JP4801078B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4801078B2
JP4801078B2 JP2007534187A JP2007534187A JP4801078B2 JP 4801078 B2 JP4801078 B2 JP 4801078B2 JP 2007534187 A JP2007534187 A JP 2007534187A JP 2007534187 A JP2007534187 A JP 2007534187A JP 4801078 B2 JP4801078 B2 JP 4801078B2
Authority
JP
Japan
Prior art keywords
film
ferroelectric
pzt
forming
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007534187A
Other languages
English (en)
Other versions
JPWO2007029282A1 (ja
Inventor
亘 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2007029282A1 publication Critical patent/JPWO2007029282A1/ja
Application granted granted Critical
Publication of JP4801078B2 publication Critical patent/JP4801078B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリが知られている。
このうち、フラッシュメモリは、絶縁ゲート型電界効果トランジスタ(IGFET)のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報を表す電荷をこのフローティングゲートに蓄積することによって情報を記憶する。しかし、このようなフラッシュメモリでは、情報の書き込みや消去の際に、ゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧が必要であるという欠点がある。
これに対し、強誘電体メモリは、FeRAM(Ferroelectric Random Access Memory)とも呼ばれ、強誘電体キャパシタが備える強誘電体膜のヒステリシス特性を利用して情報を記憶する。その強誘電体膜は、キャパシタの上部電極と下部電極の間に印加される電圧に応じて分極を生じ、その電圧を取り去っても自発分極が残留する。印加電圧の極性を反転すると、この自発分極も反転し、その自発分極の向きを「1」と「0」に対応させることで、強誘電体膜に情報が書き込まれる。この書き込みに必要な電圧はフラッシュメモリにおけるよりも低く、また、フラッシュメモリよりも高速で書き込みができるという利点がFeARMにはある。
図1は、このFeRAMのキャパシタQの断面図である。
これに示されるように、キャパシタQは、下地膜100上に下部電極101、キャパシタ誘電体膜102、及び上部電極103をこの順に積層してなる。
これらのうち、キャパシタ誘電体膜102としては一般にPZT(Pb(Zrx,Ti1-x)O3)膜が使用されるが、そのPZT膜の残留分極電荷等の強誘電体特性はPZT結晶の配向に大きく依存し、その配向が(111)に揃っているほど上記の強誘電体特性が高められる。
一方、下部電極101としては、例えばチタン(Ti)膜とプラチナ(Pt)膜とをこの順に形成した積層膜が使用される。この積層膜では、チタン膜中のチタンがプラチナ膜の粒界に沿って拡散してプラチナ膜の表面に至り、その上にスパッタ法でPZT膜を形成する際に、PZT中に含まれる微量の酸素によって上記のチタンが酸化されて酸化チタン(TiO2)核が形成され、この酸化チタンがPZT膜の初期成長核となってPZT膜の配向が(111)方向に揃えられる。
なお、その酸化チタン核は、PZT膜を酸素雰囲気中でアニールして結晶化させる際にも、雰囲気中の酸素が上記のチタンを酸化することで形成され得る。
また、Pt(111)とPZT(111)との格子不整合が小さいので、格子不整合に伴う欠陥が低減されたPZT膜をプラチナ膜上に良好に形成することもできる。
ところで、このようなキャパシタQに使用されるキャパシタ誘電体膜102は、キャパシタQを微細化しても高い強誘電性が得られるように高密度な結晶であることが要求される。そこで、この要求を叶えるために、キャパシタ誘電体膜102の成膜方法としては、ゾル・ゲル法やスパッタ法ではなく、MOCVD(Metal Organic CVD)法を採用するのが好ましい。
しかしながら、MOCVD法でPZT膜を形成する場合には、PZT膜中の鉛(Pb)と下部電極101のプラチナとが反応して下部電極101に表面荒れが発生し、その表面荒れに起因してPZT膜の配向を(111)方向に揃えるのが難しくなる。
また、下部電極101として酸化イリジウム(IrOx)膜等の酸化物を形成し、その酸化物の配向の作用によってPZT膜を(111)方向に配向させる方法もある。しかし、酸化物よりなる下部電極101上にMOCVD法でPZT膜を形成すると、PZTによって酸化物が還元されて下部電極101がアモルファスな状態となってしまうので、下部電極101の配向でPZT膜の配向をコントロールすることができなくなる。
そこで、MOCVD法でPZT膜を形成する場合は、下部電極101としてイリジウム(Ir)膜を形成する場合が多い。この場合、PZTの初期成長核となる酸化チタンを下部電極101上に形成すべく、イリジウム膜の下にチタン膜を形成し、イリジウムの粒界に沿ってそのチタンをイリジウムの上面まで拡散させることが考えられる。
しかし、イリジウム膜は、既述のプラチナ膜と比較してグレインが小さく密であるため、イリジウムの粒界に沿ったチタンの拡散は期待できず、上記した酸化チタンよりなる初期成長核は発生しない。よって、イリジウム膜とチタン膜との積層膜を下部電極101としたのでは、酸化チタンの初期成長核を利用してPZTを(111)方向に配向させることは難しい。
しかも、Ir(111)の格子定数はPZT(111)のそれよりも小さく、イリジウム膜とPZT膜との格子不整合が大きいため、イリジウム膜上に形成されたPZT膜は、分極方向とは異なる(100)方向に配向したり、ランダムに配向したりしてしまう。
上記では、PZTの初期成長核として酸化チタンを使用する点について説明したが、下記の特許文献1ではPbTiO3をその成長核として用いている。
しかしながら、PbTiO3は、3元化合物であるため、その組成比を制御するのが難しいという問題がある。
また、特許文献2には、下部電極となるイリジウム膜の上に酸化チタン膜を形成し、その酸化チタン膜を核にしてPZT膜を形成することが開示されている。
しかし、TiO2等の酸化チタンは、酸化温度や雰囲気で様々な結合状態となるので、その配向を制御するのは難しい。
このように、従来は、(111)方向に配向が揃えられたPZT膜をイリジウム膜上に形成するのがひどく困難であった。
その他に、本発明に関連する技術が特許文献3及び特許文献4にも開示されている。
特開2000−58525号公報 特開平10−12832号公報 特開平9−282943号公報 特開平11−297966号公報
本発明の目的は、キャパシタ誘電体膜の配向性を高めることが可能な半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に第1導電膜を形成する工程と、前記第1導電膜上にアルミニウム結晶膜をドット状に形成する工程と、前記アルミニウム結晶膜上に、Pb(ZrxTi1-x)O3(但し0≦x≦1)を含む強誘電体膜を形成する工程と、前記強誘電体膜上に第2導電膜を形成する工程と、前記第1導電膜、前記強誘電体膜、及び前記第2導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタを形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明では、第1導電膜上にアルミニウム結晶層を形成し、そのアルミニウム結晶層をPZT(Pb(ZrxTi1-x)O3(但し0≦x≦1))の成長の初期核として利用する。従って、従来のように、酸化チタンよりなる初期核を形成するためのチタン膜を下部電極に使用する必要が無い。また、チタンの拡散を利用して酸化チタンの初期核を形成する従来と比較して、下部電極上にPZTの初期核となるアルミニウム結晶層が確実に形成されるので、その初期核の作用によって強誘電体膜の配向性が確実に高められる。
特に、アルミニウム結晶層の配向を(111)方向にすることで、強誘電体膜を構成するPZTがその分極方向である(111)方向に配向するようになるので、強誘電体膜の強誘電体特性、例えば残留分極電荷量が増大し、キャパシタへの情報の書き込みや読み出しが行い易くなる。
しかも、Al(111)とPZT(111)との格子面間隔差が0なので、PZTを含む強誘電体膜とアルミニウム結晶層とが格子整合し易くなり、格子不整合に伴う配向の乱れが低減された強誘電体膜をアルミニウム結晶層上に形成することができる。
上記のアルミニウム結晶層は、PZTを含む強誘電体膜の成長の初期核として機能しさえすればよく、それを厚く形成すると強誘電体膜の中にアルミニウムが多量に取り込まれ、強誘電体膜の強誘電体特性が劣化する恐れがある。
そこで、アルミニウム結晶層を薄い厚さのドット状に形成することで、アルミニウムが強誘電体膜中に多く取り込まれるのを防ぐことが好ましい。
また、アルミニウム結晶層の厚さを5nm以下とすることで、強誘電体膜に取り込まれるアルミニウムの量が低減され、強誘電体膜の強誘電体特性を良好に保つことができる。
そして、MOCVD法で強誘電体膜を形成すると、強誘電体膜の結晶を高密度にしてキャパシタの微細化を可能としながら、上記のようにアルミニウム結晶層の作用で強誘電体膜の配向性を高めることができる。
また、第1導電膜の上にアルミニウム結晶層を直接形成するので、従来はその上に配向の良いPZT膜を形成するのが困難であったイリジウム膜を第1導電膜として形成しても、アルミニウム結晶層の作用で第1導電膜上に配向の揃った強誘電体膜を形成することができる。
また、本発明の別の観点によれば、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に第1導電膜を形成する工程と、前記第1導電膜をパターニングして下部電極にする工程と、前記下部電極の側面と上面とにアルミニウム結晶膜をドット状に形成する工程と、前記アルミニウム結晶膜上と前記絶縁膜上とに、Pb(ZrxTi1-x)O3(但し0≦x≦1)を含む強誘電体膜を形成する工程と、前記強誘電体膜上に第2導電膜を形成する工程と、前記強誘電体膜をパターニングして前記下部電極の側面と上面にキャパシタ誘電体膜として残す工程と、前記第2導電膜をパターニングして前記下部電極の上方と側方とに上部電極として残し、前記上部電極、前記キャパシタ誘電体膜、及び前記下部電極でキャパシタを構成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、下部電極の上面だけでなくその側面にもキャパシタ誘電体膜が形成されるので、下部電極とキャパシタ誘電体膜との対向面積が増加し、一つのキャパシタにおける残留分極電荷量を増やすことができる。更に、既述のように、アルミニウム結晶層によってキャパシタ誘電体膜の配向も高めることができる。
そして、本発明の他の観点によれば、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成され、下部電極、Pb(ZrxTi1-x)O3(但し0≦x≦1)とアルミニウムとを含むキャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタと、を有する半導体装置が提供される。
図1は、従来例に係る半導体装置が備えるキャパシタの断面図であり; 図2(a)〜(c)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その1)であり; 図3(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その2)であり; 図4(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その3)であり; 図5(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その4)であり; 図6(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その5)であり; 図7は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その6)であり; 図8は、PZT(111)との格子面間隔差を様々な結晶について調査して得られた図であり; 図9(a)、(b)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その1)であり; 図10(a)、(b)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その2)であり; 図11(a)、(b)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その3)であり; 図12(a)、(b)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その4)であり; 図13(a)、(b)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その5)であり; 図14は、本発明の第1実施形態に係る半導体装置のキャパシタ誘電体膜を二層構造にした場合の断面図であり; 図15は、本発明の第2実施形態に係る半導体装置のキャパシタ誘電体膜を二層構造にした場合の断面図である。
以下に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
(1)第1実施形態
図2〜図7は、本発明の第1実施形態に係る半導体装置の製造途中の断面図である。
最初に、図2(a)に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン(半導体)基板1表面に、トランジスタの活性領域を画定するSTI(Shallow Trench Isolation)用の溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜3とする。なお、素子分離構造はSTIに限られず、LOCOS(Local Oxidation of Silicon)法で素子分離絶縁膜3を形成してもよい。
次いで、シリコン基板1の活性領域にp型不純物を導入してpウェル2を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜4となる熱酸化膜を形成する。
続いて、シリコン基板1の上側全面に非晶質又は多結晶のシリコン膜及びタングステンシリサイド膜を順に形成し、これらの膜をフォトリソグラフィによりパターニングして二つのゲート電極5を形成する。
pウェル2上には、上記の2つのゲート電極5が間隔をおいてほぼ平行に配置され、それらのゲート電極5はワード線の一部を構成する。
次いで、ゲート電極5をマスクにするイオン注入により、ゲート電極5の横のシリコン基板1にn型不純物を導入し、第1、第2ソース/ドレインエクステンション6a、6bを形成する。
その後に、シリコン基板1の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極5の横に絶縁性サイドウォール7として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
続いて、絶縁性サイドウォール7とゲート電極5をマスクにしながら、シリコン基板1にn型不純物を再びイオン注入することにより、二つのゲート電極5の側方のシリコン基板1に互いに間隔がおかれた第1、第2ソース/ドレイン領域8a、8bを形成する。
ここまでの工程により、シリコン基板1の活性領域には、ゲート絶縁膜4、ゲート電極5、及び第1、第2ソース/ドレイン領域8a、8bによって構成される第1、第2MOSトランジスタTR1、TR2が形成されたことになる。
次に、シリコン基板1の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板1上に高融点金属シリサイド層9を形成する。その高融点金属シリサイド層9はゲート電極5の表層部分にも形成され、それによりゲート電極5が低抵抗化されることになる。
その後、素子分離絶縁膜3の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
続いて、プラズマCVD法により、シリコン基板1の上側全面に酸窒化シリコン(SiON)膜を厚さ約200nmに形成し、それをカバー絶縁膜11とする。次いで、このカバー絶縁膜11の上に、TEOSガスを使用するプラズマCVD法により第1絶縁膜12として酸化シリコン膜を厚さ約1.0μmに形成する。
次に、例えば常圧の窒素雰囲気中で第1絶縁膜12を700℃の基板温度で30分間加熱し、これにより第1絶縁膜11を緻密化する。その後に、第1絶縁膜12の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化する。
次いで、フォトリソグラフィによりカバー絶縁膜11と第1絶縁膜12とをパターニングして、第1、第2ソース/ドレイン領域8a、8bの上にコンタクトホールを形成する。そして、そのコンタクトホールの内面と第1絶縁膜の上面とに導電膜を形成し、その導電膜をCMP法により研磨して上記のコンタクトホールの中に第1、第2導電性プラグ10a、10bとして残す。その導電膜は、例えばスパッタ法で形成されたグルー膜とCVD法で形成されたタングステン膜との積層膜である。また、グルー膜としては、厚さ約20nmのチタン膜と厚さ約50nmの窒化チタン膜とをこの順に積層した膜が使用される。
なお、上記したプラグ10a、10bのうち、第2導電性プラグ10bは、その下の第2ソース/ドレイン領域8bと共にビット線の一部を構成する。
続いて、図2(b)に示すように、各導電性プラグ10a、10bと第1絶縁膜12のそれぞれの上面に、酸化防止絶縁膜14としてCVD法により酸窒化シリコン膜を厚さ約100nmに形成する。第2導電性プラグ10bは、酸素によって容易に酸化され得るタングステンを主にして構成されるが、その上面を酸化防止絶縁膜14で覆うことで、第2導電性プラグ10bを酸素雰囲気中でアニールしても該プラグ10bが酸化してコンタクト不良を引き起こすのが防止される。
そして、この酸化防止絶縁膜14の上に、TEOSガスを用いるプラズマCVD法により酸化シリコン膜を約100nmの厚さに形成し、それを絶縁性密着膜15とする。その絶縁性密着膜15は、後述するキャパシタの下部電極との密着性を向上させる役割を担う。
次に、図2(c)に示す断面構造を得るまでの工程について説明する。
まず、フォトリソグラフィにより酸化防止絶縁膜14と絶縁性密着膜15をパターニングし、これらの膜に開口14aを形成する。
そして、絶縁性密着膜15上と開口14a内とに、開口14aを完全に埋める厚さ、例えば400nmの厚さのイリジウム層をスパッタ法で形成し、それを酸素バリアメタル膜16とする。その後に、絶縁性密着膜15上の余分な酸素バリアメタル膜16をCMPにより研磨して除去し、開口14a内にのみ酸素バリアメタル膜16を島状に残す。
イリジウムよりなる酸素バリアメタル膜16は酸素の透過を阻止する能力に優れているので、酸素バリアメタル16の下の第1導電性プラグ10aは、酸素雰囲気中でアニールを行っても酸化し難くなる。
次いで、図3(a)に示すように、絶縁性密着膜15と酸素バリアメタル膜16のそれぞれの上に、DCスパッタ法によりイリジウム膜を約150nmの厚さに形成し、それを第1導電膜21とする。このDCスパッタ法における成膜条件は特に限定されないが、本実施形態では、イリジウムターゲットへの印加電力を0.3kW、スパッタガスであるアルゴンガスの流量を199sccmとする。また、第1導電膜21の成膜時における基板温度は550℃、成膜時間は350秒である。
次に、図3(b)に示す断面構造を得るまでの工程について説明する。
まず、不図示のMOCVDチャンバ内にシリコン基板1を入れ、基板温度を270℃に安定させる。そして、室温で液体のDMAH(ジメチルハイドライド:(CH3)2AlH)を高温に保持された気化器に通して気化した後、それを水素と共にチャンバ内に供給する。なお、DMAHのキャリアガスとしては窒素が使用され、チャンバ内の全圧は1.2Torr、DMAHの分圧は3×10-3Torrとされる。
このような状態を所定時間維持することで、第1導電膜21の上面に、(111)方向に配向したアルミニウム結晶層20が成長する。そのアルミニウム結晶層20は、次の工程で形成されるPZT膜の初期成長核として機能しさえすればよいので、その膜厚を厚くする必要はなく、図示のように5nm以下の厚さにドット状に形成するのが好ましい。
また、アルミニウム結晶層20を形成するためのアルミニウム原料も上記のDMAHに限定されない。DMAHに代えて、ジエチルアルミニウムハイドライド((C2H5)2AlH)、トリイソブチルアルミニウム(Al(i-C4H9)3)、トリメチルアミンアラン(AlH3N(CH3)3)、トリエチルアミンアラン(AlH3N(C2H5)3)、ジメチルエチルアミンアランAlH3N(CH3)2(C2H5)、DMAHとトリメチルアルミニウム(Al(CH3)3)との分子間化合物、或いはこれらの混合物をアルミニウム原料として使用してもよい。
次に、図4(a)に示すように、MOCVD法によりアルミニウム結晶層20の上にPZT(Pb(ZrxTi1-x)O3(但し0≦x≦1))膜を厚さ約120nmに形成し、それを強誘電体膜22とする。なお、同図において、強誘電体膜22中の点線は、PZTのグレインの界面を示すものである。
上記のMOCVD法における成膜条件は限定されないが、本実施形態ではPZTの原料としてPb(thd)2、Zr(DMHD)4、及びTi(O-iPr)2(thd)2を使用し、これらを各々0.32ml/分、0.2ml/分、0.2ml/分の流量で気化器に供給して260℃の温度で気化する。そして、気化されたこれらの原料と2500sccmの酸素とを混合し、それらを620℃に保持されたシリコン基板1に向かって5Torrの圧力下で430秒間噴霧する。
強誘電体膜22の成長の初期の段階では、(111)方向に配向したアルミニウム結晶層20がPZTの初期核となってPZTよりなる強誘電体膜22の成長が促されると共に、このアルミニウム結晶層20の作用によって強誘電体膜22中のPZT結晶が(111)方向に強く配向し、強誘電体膜22が大きな自発分極を呈するようになる。
そして、強誘電体膜22の成長が終了する時点では、アルミニウム結晶層20が強誘電体膜22の膜中に取り込まれるので、強誘電体膜22はアルミニウムを含んだPZTで構成される。
なお、上記のMOCVD法は、アルミニウム結晶層20を形成するのに使用したMOCVDチャンバを用いて行ってもよいし、それとは別のチャンバで行ってもよい。
また、上記ではMOCVD法によって強誘電体膜22を成膜したが、スパッタ法やゾル・ゲル法で強誘電体膜22を成膜してもよい。これらの成膜方法においても、強誘電体膜22を成長させる際にアルミニウム結晶層20がPZTの初期核になると共に、そのアルミニウム結晶層20により強誘電体膜22のPZTを(111)方向に配向させ易くすることができる。
なお、スパッタ法で強誘電体膜22を形成する場合には、PZTの他にストロンチウム(Sr)、カルシウム(Ca)、ランタン(La)、及びニオブ(Nb)の少なくとも一つを含んだスパッタターゲットを使用し、これらの元素の少なくとも一つを含むPZT膜を強誘電体膜22として形成してもよい。これらの元素のうち、ストロンチウム、カルシウム、及びランタンは強誘電体膜22の自発分極を大きくする作用を有する。一方、ニオブは、強誘電体膜22のリーク電流を低減させる作用を有する。
更に、スパッタ法で強誘電体膜22を形成する場合は、酸素を含む雰囲気中において500℃〜750℃の基板温度で強誘電体膜22に対して急速加熱処理を施し、強誘電体膜22の結晶化を行う。このとき、先に形成したアルミニウム結晶層20が初期核となって、結晶配向が(111)方向になるようにPZT結晶を制御性良く成長させることができる。
続いて、図4(b)に示すように、強誘電体膜22上にスパッタ法により酸化イリジウム膜を厚さ約200nmに形成し、それを第2導電膜23とする。なお、酸化イリジウム膜に代えてプラチナ膜を第2導電膜23として形成してもよい。
続いて、図5(a)に示すように、不図示のハードマスクを第2導電膜23上に形成した後、ハロゲン元素を含む雰囲気中でスパッタ反応により第2導電膜23、強誘電体膜22、及び第1導電膜21を一括してプラズマエッチングして、下部電極21a、キャパシタ誘電体膜22a、及び上部電極23aをこの順に積層してなるキャパシタQを形成する。その後にハードマスクは除去される。
そのキャパシタQの下部電極21aは、酸素バリアメタル膜16と第1導電性プラグ10aとを介して第1ソース/ドレイン領域8aと電気的に接続する。また、キャパシタQのパターニング時のエッチングでは、酸化シリコンよりなる絶縁性密着膜15がエッチングストッパとして機能するので、第2導電性プラグ10bは絶縁性密着膜15と酸化防止絶縁膜14によって保護されたままとなる。
次に、上記したプラズマエッチングによってキャパシタ誘電体膜22aが受けたダメージを回復させるため、基盤温度650℃、処理時間60分間の条件で、酸素を含むファーネス内でキャパシタ誘電体膜22aに対してアニールを施す。このようなアニールは回復アニールとも呼ばれる。
この回復アニールの際、ビット線を構成する第2導電性プラグ10bは、その上の酸化防止絶縁膜14によって酸化されるのが防がれる。一方、キャパシタQの直下の第1導電性プラグ16は、酸素バリアメタル膜16によって酸化が防止される。
続いて、図5(b)に示すように、キャパシタQの上にスパッタ法によりキャパシタ保護絶縁膜25としてPZT膜を厚さ約50nmに形成する。このキャパシタ保護絶縁膜25は、水素等の還元性雰囲気からキャパシタQを保護するものであり、PZT膜の他、アルミナ膜で構成してもよい。
その後に、ファーネス内において、基板温度を650℃とする条件でキャパシタQを約20分間アニールする。
次いで、反応ガスとしてシランガスを使用するHDPCVD(High Density Plasma CVD)法により、キャパシタ保護絶縁膜25の上に酸化シリコン膜を形成し、その酸化シリコン膜を第2絶縁膜26とする。そして、CMP法によりこの第2絶縁膜26の上面を研磨して平坦化し、上部電極23a上での第2絶縁膜26の厚さを約300nmとする。
次に、図6(a)に示すように、フォトリソグラフィにより第2絶縁膜26から酸化防止絶縁膜14までをエッチングし、これらの膜に第1ホール26aを形成する。そして、この第1ホール26aの内面と第2絶縁膜26の上面に、スパッタ法によりチタン膜と窒化チタン膜とをこの順にグルー膜として厚さ約50nmに形成する。更に、このグルー膜上にCVD法でタングステン膜を形成し、このタングステン膜で第1ホール26aを完全に埋め込む。その後に、第2絶縁膜26の上面の余分なタングステン膜とグルー膜とを研磨して除去し、これらの膜を第1ホール26a内に第3導電性プラグ27として残す。
続いて、図6(b)に示すように、第3導電性プラグ27と第2絶縁膜26のそれぞれの上面に、酸化防止膜28として酸窒化シリコン膜をCVD法により約100nmの厚さに形成する。
そして、フォトリソグラフィにより酸化防止膜28からキャパシタ保護絶縁膜25までをパターニングし、上部電極23a上の第2絶縁膜26に第2ホール26bを形成する。第2ホール26bを形成したことによってダメージを受けたキャパシタQはアニールによって回復される。そのアニールは、例えば酸素含有雰囲気中で基板温度を550℃として約60分間行われる。
このアニールの前に上記のように酸化防止膜28を予め形成したことで、アニール中に第3導電性プラグ27が酸化してコンタクト不良を起こすのを防ぐことができる。
そして、このアニールを終了した後に、酸化防止膜28はエッチバックにより除去される。
次に、図7に示す断面構造を得るまでの工程について説明する。
まず、第2ホール26bの内面と第2絶縁膜26の上面に、スパッタ法により多層金属膜を形成する。その多層金属膜として、例えば、厚さ約60nmのチタン膜、厚さ約30nmの窒化チタン膜、厚さ約400nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約70nmの窒化チタン膜をこの順に形成する。
その後に、フォトリソグラフィにより多層金属膜をパターニングすることにより、第2ホール26bを通じて上部電極23aと電気的に接続された一層目金属配線29aと、第3導電性プラグ27と電気的に接続された導電性パッド29bとを形成する。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
上記した本実施形態によれば、図4(a)で説明したように第1導電膜21上にアルミニウム結晶層20を形成するので、そのアルミニウム結晶層20を初期核としながらPZTよりなる強誘電体膜22が成長する共に、(111)方向に配向したアルミニウム結晶層20によってPZTの(111)配向が誘起される。
従って、従来のように酸化チタンよりなる初期核を形成するためのチタン膜を下部電極21aに使用する必要が無い。また、チタンの拡散を利用して酸化チタンの初期核を形成する従来と比較して、下部電極21a上にPZTの初期核となるアルミニウム結晶層20が確実に形成されるので、その初期核の作用によって強誘電体膜22の配向性が確実に高められる。
これらにより、本実施形態では、従来はその上に配向の良いPZT膜を形成するのが困難であったイリジウム膜を下部電極21aとして形成しても、アルミニウム結晶層20の作用で下部電極21a上に配向の揃ったキャパシタ誘電体膜22aを形成することができる。
更に、強誘電体膜20をMOCVD法で形成するので、その強誘電体膜22の結晶を高密度にしてキャパシタQの微細化を可能にしながら、上記のようにアルミニウム結晶層の作用で強誘電体膜22の配向性を高めることができる。
ところで、PZTの初期核は、その格子定数がPZT(111)のそれに近いほど強誘電体膜22が(111)方向に配向し、強誘電体膜22の自発分極が大きくなる。
図8は、PZT(111)との格子面間隔差を様々な結晶について調査して得られた図である。なお、格子面間隔差とは、「(PZT(111)の格子面間隔−比較対象の結晶の格子面間隔)/PZT(111)の格子面間隔」で定義される。
アルミニウム結晶層20を構成するAl(111)結晶は立方晶であり、その格子面間隔は2.34である。一方、PZT(111)結晶も立方晶で、その格子面間隔がAl(111)結晶と同じ2.34である。そのため、図8に示されるように、Al(111)とPZT(111)との格子面間隔差が0となるので、PZTよりなる強誘電体膜22がアルミニウム結晶層20と格子整合し易くなり、格子不整合に伴う配向の乱れが低減された強誘電体膜22をアルミニウム結晶層20上に形成することができる。
これに対し、PZTの(111)配向を誘起するために従来下部電極として使用されるPt(111)は、その格子面間隔が2.26であるため、格子面間隔が2.34であるPZT(111)と格子整合し難い。また、PZTの初期核として従来形成されるPbTiO3(111)やTiO2(200)は、いずれも格子面間隔が2.30であり、やはりPZT(111)と格子整合し難い
このように、Al(111)よりなるアルミニウム結晶層20は、他の結晶に比べて強誘電体膜20と非常に格子整合し易く、格子不整合に伴う欠陥を強誘電体膜20に入り難くすることが可能となる。
ところで、アルミニウム結晶層20は、PZTよりなる強誘電体膜22の配向を高める作用に優れているが、その膜厚が厚すぎると強誘電体膜22中に取り込まれたアルミニウムがAl2O3となり、これにより強誘電体膜22の強誘電体特性、例えば残留分極電荷量等が劣化する。このような不都合を回避するために、アルミニウム結晶層20の膜厚はなるべく薄く、例えば5nm以下とするのが好ましい。5nmよりも厚くアルミニウム結晶層22を形成すると、上記した理由により強誘電体膜22の強誘電体特性が劣化し、強誘電体膜22が強誘電性を示さなくなる。
(2)第2実施形態
図9〜図13は、本発明の第2実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において、第1実施形態で説明した要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
本実施形態に係る半導体装置を製造するには、まず第1実施形態で説明した図2(a)の工程を行う。その後に、図9(a)に示すように、第1、第2導電性プラグ10a、10bと第1絶縁膜12のそれぞれの上面に、第1導電膜21としてイリジウム膜を約200nmの厚さにDCスパッタ法で形成する。
次に、図9(b)に示すように、フォトリソグラフィによりこの第1導電膜21をパターニングして、第1導電性プラグ10aの上に島状の下部電極21aを形成する。
続いて、図10(a)に示すように、下部電極21aの側面と上面、及び第1絶縁膜11の上面に、第1実施形態と同じ成膜条件を採用するMOCVD法によりドット状のアルミニウム結晶層20を5nm以下の厚さに形成する。
そして、図10(b)に示すように、アルミニウム結晶層20上と第1絶縁膜12上とに、MOCVD法によりPZT膜を厚さ約120nmに形成し、それを強誘電体膜22とする。なお、強誘電体膜22の成膜条件は第1実施形態と同じなので省略する。
次に、図11(a)に示すように、強誘電体膜22上にスパッタ法で酸化イリジウム膜を形成し、その酸化イリジウム膜を第2導電膜23とする。なお、その第2導電膜23の厚さは特に限定されないが、本実施形態ではその厚さを約200nmとする。
続いて、図11(b)に示すように、フォトリソグラフィにより第2導電膜23と強誘電体膜22とを一括してパターニングすることにより、強誘電体膜22を下部電極21aの側面と上面にキャパシタ誘電体膜22aとして残すと共に、第2導電膜23を下部電極21aの上方と側方とに上部電極23aとして残す。
これにより、第1導電性プラグ10aの上には、下部電極21a、キャパシタ誘電体膜22a、及び上部電極23aをこの順に積層してなるキャパシタQが形成されたことになる。
次に、図12(a)に示すように、水素等の還元性雰囲気からキャパシタQを保護するために、キャパシタQの上にスパッタ法によりキャパシタ保護絶縁膜25としてPZT膜を厚さ約50nmに形成する。
次いで、反応ガスとしてシランガスを使用するHDPCVD法により、キャパシタ保護絶縁膜25の上に酸化シリコン膜を形成し、その酸化シリコン膜を第2絶縁膜26とする。そして、CMP法によりこの第2絶縁膜26の上面を研磨して平坦化し、上部電極23a上での第2絶縁膜26の厚さを約300nmとする。
次いで、図12(b)に示すように、フォトリソグラフィにより第2絶縁膜26とキャパシタ保護絶縁膜25とをパターニングし、第2導電性プラグ10bの上のこれらの膜に第1ホール26aを形成する。その後に、第1実施形態の図6(a)で説明したのと同様の工程を行うことにより、窒化チタン膜等のグルー膜とタングステン膜とをこの順に形成してなる第3導電性プラグ27を第1ホール26a内に形成する。
次に、図13(a)に示すように、第3導電性プラグ27と第2絶縁膜26のそれぞれの上面に、酸化防止膜28として酸窒化シリコン膜をCVD法により100nmの厚さに形成する。
そして、フォトリソグラフィにより酸化防止膜28からキャパシタ保護絶縁膜25までをパターニングして、上部電極23a上の第2絶縁膜26に第2ホール26bを形成する。
その後に、第2ホール26aを形成したときにキャパシタQが受けたダメージを回復させるために、酸素含有雰囲気中で基板温度を550℃とするアニールをキャパシタQに対して約60分間行う。
このアニールの際、第3導電性プラグ27は酸化防止膜28によって酸素含有雰囲気から保護されているので、第3導電性プラグ27が酸化してコンタクト不良を起こすのが防止される。
その後に、エッチバックにより酸化防止膜28は除去される。
次に、図13(b)に示すように、第2ホール26b内と第2絶縁膜26上とにスパッタ法により多層金属膜を形成し、この多層金属膜をパターニングして一層目金属配線29aと導電性パッド29bとを形成する。その多層金属膜は、第1実施形態と同様に、下から厚さ約60nmのチタン膜、厚さ約30nmの窒化チタン膜、厚さ約400nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約70nmの窒化チタン膜である。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
この半導体装置が備えるキャパシタQでは、図13(b)に示されるように、下部電極21aの上面だけでなくその側面にもキャパシタ誘電体膜22aが形成される。その結果、第1実施形態と比較して、下部電極21aとキャパシタ誘電体膜22aとの対向面積が増加するので、一つのキャパシタQにおける残留分極電荷量を増やすことができる。このようなキャパシタQの構造を以下では立体キャパシタ構造ということにする。
その立体キャパシタ構造では、図10(b)に示されるように、下部電極21aの側面21cに強誘電体膜22を形成する必要があるが、この強誘電体膜22のステップカバレッジが悪いと、例えば下部電極21aの角21bで強誘電体膜22の膜厚が薄くなり、この角21bにおいて下部電極21aから上部電極23a(図13(b)参照)にリーク電流が流れてしまう。
よって、立体キャパシタ構造では、強誘電体膜22に対して良好なステップカバレッジが求められる。
本実施形態では、ステップカバレッジに優れた膜を形成することが可能なMOCVD法で強誘電体膜22を形成するので、その強誘電体膜22の厚さが下部電極21aの側面と上面とで略同じとなり、上記したような上部電極23aと下部電極21aとの間のリーク電流の発生を抑えることができ、高品位なキャパシタQを形成することができる。
また、図10(b)に示したように、下部電極21aの上にPZTの成長核となるアルミニウム結晶層20を形成するので、第1実施形態で説明したように、強誘電体膜22中のPZTを(111)方向に強く配向させることができる。
(3)その他の実施形態
上記した第1、第2実施形態では、キャパシタ誘電体膜22aを単層のPZT膜で構成したが、本発明はこれに限定されない。
例えば、図14に示されるように、第1実施形態におけるキャパシタ誘電体膜22aとして、PZTよりなる第1強誘電体膜22bと、ストロンチウム、カルシウム、ランタン、及びニオブの少なくとも一つがドープされたPZTよりなる第2強誘電体膜22cとの積層膜を形成してもよい。
このような第1、第2強誘電体膜22b、22cの積層膜は、図15に示されるように、第2実施形態におけるキャパシタ誘電体膜22aとしても形成してもよい。
図14、図15のような積層構造のキャパシタ誘電体膜22aを採用しても、第1、第2実施形態で説明したように、アルミニウム結晶層20の作用によって各膜22b、22cにおいてPZT(111)の配向が誘起され、キャパシタ誘電体膜22aの配向性を極めて良好にすることができる。
また、上記した第1、第2実施形態では、第1導電性プラグ10aの上方に下部電極21aが形成されるスタック型のFeRAMについて説明したが、プレーナ型のFeRAMにも本発明は適用され得る。

Claims (7)

  1. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜上に第1導電膜を形成する工程と、
    前記第1導電膜上にアルミニウム結晶膜をドット状に形成する工程と、
    前記アルミニウム結晶膜上に、Pb(ZrxTi1-x)O3(但し0≦x≦1)を含む強誘電体膜を形成する工程と、
    前記強誘電体膜上に第2導電膜を形成する工程と、
    前記第1導電膜、前記強誘電体膜、及び前記第2導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタを形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記アルミニウム結晶層の配向は(111)方向であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記アルミニウム結晶層を形成する工程において、該アルミニウム結晶層を5nm以下の厚さに形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記強誘電体膜を形成する工程において、MOCVD(Metal Organic CVD)法により該強誘電体膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記第1導電膜を形成する工程において、該第1導電膜としてイリジウム膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜上に第1導電膜を形成する工程と、
    前記第1導電膜をパターニングして下部電極にする工程と、
    前記下部電極の側面と上面とにアルミニウム結晶膜をドット状に形成する工程と、
    前記アルミニウム結晶膜上と前記絶縁膜上とに、Pb(ZrxTi1-x)O3(但し0≦x≦1)を含む強誘電体膜を形成する工程と、
    前記強誘電体膜上に第2導電膜を形成する工程と、
    前記強誘電体膜をパターニングして前記下部電極の側面と上面にキャパシタ誘電体膜として残す工程と、
    前記第2導電膜をパターニングして前記下部電極の上方と側方とに上部電極として残し、前記上部電極、前記キャパシタ誘電体膜、及び前記下部電極でキャパシタを構成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 前記アルミニウム結晶層の配向は(111)方向であることを特徴とする請求項6に記載の半導体装置の製造方法。
JP2007534187A 2005-09-01 2005-09-01 半導体装置の製造方法 Expired - Fee Related JP4801078B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/015985 WO2007029282A1 (ja) 2005-09-01 2005-09-01 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007029282A1 JPWO2007029282A1 (ja) 2009-03-26
JP4801078B2 true JP4801078B2 (ja) 2011-10-26

Family

ID=37835421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534187A Expired - Fee Related JP4801078B2 (ja) 2005-09-01 2005-09-01 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8263419B2 (ja)
JP (1) JP4801078B2 (ja)
KR (1) KR100960284B1 (ja)
CN (1) CN100576515C (ja)
WO (1) WO2007029282A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105388A (ja) * 2007-10-05 2009-05-14 Toshiba Corp 半導体装置及びその製造方法
JP6286169B2 (ja) * 2013-09-26 2018-02-28 新光電気工業株式会社 配線基板及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262174A (ja) * 1990-03-13 1991-11-21 Nikko Kyodo Co Ltd 酸化物薄膜デバイス
JPH06196648A (ja) * 1992-12-25 1994-07-15 Fuji Xerox Co Ltd 配向性強誘電体薄膜素子
JPH0738004A (ja) * 1993-07-22 1995-02-07 Sharp Corp 強誘電体メモリ素子
JPH08335676A (ja) * 1995-06-09 1996-12-17 Rohm Co Ltd 複合酸化物の結晶性薄膜の製造方法
JP2000109362A (ja) * 1998-10-06 2000-04-18 Yamaha Corp 強誘電体材料、その製造方法及び強誘電体メモリ
JP2003324101A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd 半導体装置の製造方法
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635199A (en) * 1995-10-27 1997-06-03 Nestec Ltd. Support of pediatric patients
JPH09282943A (ja) 1996-04-19 1997-10-31 Sharp Corp 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
JPH1012832A (ja) 1996-06-21 1998-01-16 Texas Instr Japan Ltd 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
JPH11297966A (ja) 1998-02-13 1999-10-29 Murata Mfg Co Ltd 強誘電体薄膜素子及びその製造方法
JP3109485B2 (ja) 1998-08-03 2000-11-13 日本電気株式会社 金属酸化物誘電体膜の気相成長方法
KR100433465B1 (ko) 1998-08-03 2004-05-31 닛본 덴끼 가부시끼가이샤 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262174A (ja) * 1990-03-13 1991-11-21 Nikko Kyodo Co Ltd 酸化物薄膜デバイス
JPH06196648A (ja) * 1992-12-25 1994-07-15 Fuji Xerox Co Ltd 配向性強誘電体薄膜素子
JPH0738004A (ja) * 1993-07-22 1995-02-07 Sharp Corp 強誘電体メモリ素子
JPH08335676A (ja) * 1995-06-09 1996-12-17 Rohm Co Ltd 複合酸化物の結晶性薄膜の製造方法
JP2000109362A (ja) * 1998-10-06 2000-04-18 Yamaha Corp 強誘電体材料、その製造方法及び強誘電体メモリ
JP2003324101A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd 半導体装置の製造方法
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101253621A (zh) 2008-08-27
KR20080026220A (ko) 2008-03-24
JPWO2007029282A1 (ja) 2009-03-26
US8263419B2 (en) 2012-09-11
KR100960284B1 (ko) 2010-06-07
CN100576515C (zh) 2009-12-30
WO2007029282A1 (ja) 2007-03-15
US20080149977A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP5109341B2 (ja) 半導体装置とその製造方法
JP5205741B2 (ja) 半導体装置の製造方法
US8067817B2 (en) Semiconductor device and method of manufacturing the same
KR100774898B1 (ko) 반도체 장치의 제조 방법
US8093071B2 (en) Semiconductor device and method of manufacturing the same
JP4637733B2 (ja) 半導体装置およびその製造方法
JP4887802B2 (ja) 半導体装置とその製造方法
JP2008010775A (ja) 半導体装置の製造方法
JP2008124330A (ja) 半導体装置の製造方法
JP4845624B2 (ja) 半導体装置とその製造方法
US6900062B2 (en) Method of manufacturing a semiconductor device utilizing active oxygen
JP4809354B2 (ja) 半導体装置とその製造方法
JP4657545B2 (ja) 半導体装置の製造方法
JP4801078B2 (ja) 半導体装置の製造方法
JP5239294B2 (ja) 半導体装置の製造方法
JP5007723B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP5304810B2 (ja) 半導体装置の製造方法
JP2007266023A (ja) 半導体装置、及び半導体装置の製造方法
JP2006287261A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4801078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees