JP4841834B2 - ホトダイオードアレイ - Google Patents

ホトダイオードアレイ Download PDF

Info

Publication number
JP4841834B2
JP4841834B2 JP2004374062A JP2004374062A JP4841834B2 JP 4841834 B2 JP4841834 B2 JP 4841834B2 JP 2004374062 A JP2004374062 A JP 2004374062A JP 2004374062 A JP2004374062 A JP 2004374062A JP 4841834 B2 JP4841834 B2 JP 4841834B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
surface side
light receiving
photodiode array
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004374062A
Other languages
English (en)
Other versions
JP2006179828A (ja
Inventor
嘉隆 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2004374062A priority Critical patent/JP4841834B2/ja
Priority to EP19201786.1A priority patent/EP3627555A1/en
Priority to EP05820225.0A priority patent/EP1840967B1/en
Priority to PCT/JP2005/023503 priority patent/WO2006068184A1/ja
Priority to US11/793,651 priority patent/US20090121306A1/en
Publication of JP2006179828A publication Critical patent/JP2006179828A/ja
Application granted granted Critical
Publication of JP4841834B2 publication Critical patent/JP4841834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663Indirect radiation imagers, e.g. using luminescent members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1446Devices controlled by radiation in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、ガイガーモードで動作させてフォトンカウンティングに利用されるホトダイオードアレイに関する。
例えば化学や医療などの分野において、アバランシェ(電子なだれ)増倍を利用したホトダイオードアレイをシンチレータに装着してフォトンカウンティングを行う技術がある。このようなホトダイオードアレイでは、同時に入射する複数のフォトンを弁別するため、複数に分割された受光チャンネルが共通基板上に形成されており、この受光チャンネルごとに増倍部が配置されている(例えば、非特許文献1及び非特許文献2参照)。
各増倍部は、微弱な光を良好に検出するため、ガイガーモードと呼ばれる動作条件下で動作させられる。すなわち、各増倍部にはブレークダウン電圧よりも高い逆電圧が印加され、入射したフォトンによって発生したキャリアがなだれ式に増倍される現象が利用される。一方で、各受光チャンネルには増倍部からの出力信号を取り出すための抵抗が接続され、各抵抗は互いに並列接続されている。そして、各受光チャンネルに入射したフォトンは、各抵抗を介して外部に取り出された出力信号の波高値に基づいて検出される
P. Buzhan, et al.,「An Advanced Study of Silicon Photomultiplier」[online],ICFA Instrumentation BULLETIN Fall 2001 Issue,、[平成16年11月4日検索],〈URL: http://www.slac.stanford.edu/pubs/icfa/〉 P. Buzhan, et al.,「Silicon Photomultiplier And Its Possible applications」,Nuclear Instruments and Methods in Physics Research A 504(2003) 48-52
ところで、ホトダイオードアレイをフォトンカウンティングに用いる場合には、良好な検出結果を得る上で、被検出光に対する開口率を高めて量子効率を大きくすることや、ガイガーモードでの動作によって発生する受光チャンネル間のクロストークを抑制することが重要となっている。
しかしながら、上述した従来のホトダイオードアレイでは、ガイガーモード動作時に発生する受光チャンネル間のクロストークを抑えるために各増倍部間をある程度離間させる必要が生じていた。その結果、被検出光に対する開口率の低下を招き、検出感度特性を向上させることが困難であった。
本発明は上記課題の解決のためになされたもので、ガイガーモードで動作させる場合であっても、受光チャンネル間のクロストークの発生を抑制しつつ被検出光に対する開口率を十分に確保できるホトダイオードアレイを提供することを目的とする。
上記課題の解決のため、本発明に係るホトダイオードアレイは、被検出光を入射させる複数の受光チャンネルが半導体基板に形成されてなるホトダイオードアレイであって、半導体基板における被検出光の入射面側には、半導体基板よりも高い不純物濃度を有するアキュムレーション層が形成され、半導体基板における入射面の反対面側には、被検出光の入射によって生じたキャリアをアバランシェ増倍させる増倍部と、増倍部と電気的に接続されると共に、互いに並列接続される抵抗と、が受光チャンネルごとに形成され、受光チャンネル同士は、各増倍部の周囲に形成される分離部によって互いに分離されていることを特徴としている。
このホトダイオードアレイでは、各増倍部に電気的に接続される抵抗が半導体基板における光入射面の反対面側に集められて形成されている。したがって、被検出光の入射面側には抵抗が介在しないので、分離部の形成領域を除いて受光チャンネル間のギャップを狭めることが可能となる。この結果、受光チャンネル間のクロストークを分離部により抑制しつつ、被検出光に対する開口率を十分に確保することができる。さらには、被検出光の入射面側には半導体基板よりも高い不純物濃度を有するアキュムレーション層が形成されているため、半導体基板内で発生するキャリアが入射面側近傍で再結合することが抑制される。これにより、各受光チャンネルにおける高い量子効率が確保されるため、被検出光に対する実効的な開口率の向上が図られる。
また、分離部は、トレンチ溝によって形成されていることが好ましい。分離部としてトレンチ溝を採用することで幅の狭い分離部を形成することができるため、被検出光に対する開口率が一層確保される。
また、トレンチ溝内には、半導体基板よりも低い屈折率を有する低屈折率物質が形成されていることが好ましい。こうすると、ガイガーモードでの動作条件下において各増倍部で発生したプラズマ発光が低屈折率物質で反射され、隣接する受光チャンネルに到達することが抑えられる。これにより、光クロストークの発生を抑制することが可能となる。
また、低屈折率物質は、SiOにより形成されていることが好ましい。この場合、低屈折率物質と半導体基板との間に十分な屈折率差を持たせることができる。したがって、プラズマ発光を低屈折率物質でより確実に反射させることができ、光クロストークの発生をより効果的に抑制することが可能となる。さらに、SiOは高い絶縁性を有しているため、電気的クロストークの発生を効果的に抑制することも可能となる。
また、トレンチ溝及び低屈折率物質は、半導体基板の入射面側から反対面側まで貫通して形成されていることが好ましい。これにより、隣接する受光チャンネル同士の分離がより確実化されるため、光クロストーク及び電気的クロストークの発生をより効果的に抑制することができる。
また、アキュムレーション層は、受光チャンネルごとに形成され、各アキュムレーション層は、半導体基板の入射面側に形成された透明電極層によって互いに電気的に接続されていることが好ましい。こうすると、各受光チャンネル同士が透明電極層によって導通され、同電位を保つことができる。さらに、この場合には、アキュムレーション層は半導体基板と透明電極層との接触抵抗を下げ、良好なコンタクトの形成を可能とする。
以上説明したように、本発明に係るホトダイオードアレイによれば、ガイガーモードで動作させる場合であっても、受光チャンネル間のクロストークの発生を抑制しつつ被検出光に対する開口率を十分に確保できる
以下、本発明に係るホトダイオードアレイの好適な実施形態について、図面を参照しながら詳細に説明する。なお、「上」、「下」等の語は図面に示す状態に基づいており、便宜的なものである。
[第1実施形態]
図1は、本発明の第1実施形態に係るホトダイオードアレイ1を被検出光の入射面側から見た図であり、図2はホトダイオードアレイ1を入射面の反対側から見た図である。
図1及び図2に示すように、ホトダイオードアレイ1は半導体基板2と、透明電極層3と、パターン配線4とを有している。半導体基板2は、一辺が1mm〜5mm程度の正方形状を有しており、マトリクス状(本実施形態では5×5)に分割された受光チャンネル10が形成されている。各受光チャンネル10は、一辺が5μm〜100μm程度の正方形状とされており、格子状に形成された分離部5によって互いに分離されている。また、各受光チャンネル10の中央部分には、被検出光の入射によって生じたキャリアをアバランシェ(電子なだれ)増倍させる所定パターン(本実施形態では矩形パターン)のアバランシェ増倍部6がそれぞれ配置されている。
透明電極層3は、例えばITO(Indium Tin Oxide)からなり、半導体基板2の下面側(被検出光の入射面側)の全面に形成されている。この透明電極層3は、被検出光の透過を許容すると共に、アノードとして各受光チャンネル10と電気的に接続されている。
また、パターン配線4は、受光チャンネル10ごとに形成された電極41及び抵抗42と、配線43とによって構成されており、半導体基板2の上面側(入射面側と反対面側)に形成されている。電極41は、例えばAlからなり、カソードとして各受光チャンネル10と電気的に接続されている。抵抗42は、例えばポリシリコンからなり、電極41を介して各受光チャンネル10と電気的に接続されている。配線43は、例えばAlからなり、各電極41及び各抵抗42を並列接続すると共にその出力側が増幅回路(図示しない)に接続されている。係る構成により、このホトダイオードアレイ1は、いわゆるマルチチャンネル型の光検出素子として構成されている。
次に、図3を参照して各受光チャンネル10の詳細な構成について説明する。図3は図2におけるIII−III線断面図である。
図3に示すように、各受光チャンネル10は、上述した半導体基板2と、半導体基板2の上面側に形成されたアバランシェ増倍部6と、下面側に形成されたアキュムレーション層7とによって構成されている。また、隣接する受光チャンネル10同士は、分離部5によって互いに分離されている。
半導体基板2は、不純物濃度の低い導電型がp型のSiからなり、厚さは2μm〜100μmとされている。アバランシェ増倍部6は、導電型がp型のSiからなるp型半導体層61と、不純物濃度の高い導電型がn型のSiからなるn型半導体層62とによって構成されている。このp型半導体層61は、半導体基板2の上面側に所定の深さをもって矩形状(図1参照)に形成され、半導体基板2よりも高い不純物濃度を有している。n型半導体層62は、p型半導体層61の上面側にp型半導体層61よりも大きい(または同形の)矩形状(図1参照)に形成され、p型半導体層61との間でpn接合が形成されている。また、n型半導体層62の上面側には例えばSiOからなる絶縁層8が形成されており、この絶縁層8上にパターン配線4が形成されている。そして、n型半導体層62は、パターン配線4のうち、カソードである電極41と電気的に接続されている。
アキュムレーション層7は、半導体基板2よりも不純物濃度の高い導電型がp型のSiからなり、その厚さは0.5μm〜1.0μmとされている。このアキュムレーション層7は、その下面に形成されたアノードとしての透明電極層3と電気的に接続している。
分離部5は、トレンチ溝51と、このトレンチ溝51内に形成された低屈折率物質52とによって構成されている。トレンチ溝51は、各アバランシェ増倍部6の周囲を完全に囲うように格子状に形成され、その溝幅は5μm以下とされている。また、低屈折率物質52は、より具体的にはSiOによって形成されており、半導体基板2よりも低い屈折率(約1.46)を有すると共に、高い絶縁性を有する層とされている。そして、このトレンチ溝51と低屈折率物質52とは、半導体基板2の厚み方向に上面側から下面側まで貫通して形成されており、これにより、隣接する受光チャンネル10,10同士が電気的及び光学的に分離されている。
このように構成されたホトダイオードアレイ1をフォトンカウンティングに用いる場合、ガイガーモードと呼ばれる動作条件下で動作させる。このガイガーモード動作時には、電極41及び透明電極層3を介して各受光チャンネル10にブレークダウン電圧よりも高い逆電圧(例えば40V以上)が印加される。この状態で下面側から各受光チャンネル10に被検出光が入射すると、被検出光が半導体基板2内で吸収されてキャリアが発生する。発生したキャリアは半導体基板2内の電界に従って加速しながら上面側に移動し、各アバランシェ増倍部6によって1×10倍程度に増倍される。そして、増倍されたキャリアは抵抗42及び配線43を介して外部へと取り出され、その出力信号の波高値に基づいて検出される。
以上説明したように、本実施形態に係るホトダイオードアレイ1では、各アバランシェ増倍部6に電気的に接続される抵抗42及び配線43が半導体基板2の上面側に集められて形成されている。したがって、抵抗42及びその配線43が介在しない半導体基板2の下面側を被検出光の入射側とすることで、分離部5の形成領域を除いて受光チャンネル10間のギャップを狭めることが可能となっている。この結果、ホトダイオードアレイ1では、受光チャンネル10間に発生するクロストークを分離部5により抑制しつつ、被検出光に対する開口率を十分に確保することができる。さらには、被検出光の入射面側である半導体基板2の下面側には、半導体基板2よりも高い不純物濃度を有するアキュムレーション層7が受光チャンネル10ごとに形成されているため、被検出光の入射によって半導体基板2内で発生するキャリアが半導体基板2の下面近傍で再結合することが抑制される。これにより、各受光チャンネル10における高い量子効率が確保されるため、被検出光に対する実効的な開口率の向上が図られる。
また、ホトダイオードアレイ1では、隣接する受光チャンネル10同士を分離する分離部5が、トレンチ溝51と、このトレンチ溝51内に形成された低屈折率物質52とによって構成されている。この分離部5により、被検出光の入射によって半導体基板2内に生じたキャリアが隣接する受光チャンネル10に移動して生じる電気的クロストークの発生を抑制することが可能となる。さらに、ホトダイオードアレイ1のガイガーモード動作時には各アバランシェ増倍部6にブレークダウン電圧よりも高い逆電圧が印加されるため、キャリア増倍時にプラズマ発光を伴う場合があるが、このとき発生したプラズマ発光は、低屈折率物質52と半導体基板2との屈折率差によって同受光チャンネル10内に反射される。これにより、隣接する受光チャンネル10にプラズマ発光が到達することを効果的に抑えることができ、光クロストークの発生を抑制することも可能となる。なお、分離部5の形成にトレンチ溝51を採用することで分離部5の幅を5μm以下で形成することができるため、受光チャンネル10間のギャップが拡張されることは殆どなく、被検出光に対する開口率が確保される。
また、上述したクロストーク抑制効果は、低屈折率物質52をSiOにより形成することで、一層顕著なものとなっている。すなわち、SiOは高い絶縁性を有しているため、電気的クロストークの発生がより効果的に抑制される。また、SiOの屈折率は約1.46であり、Siからなる半導体基板2の屈折率は約3.5〜5.0であるため、低屈折率物質52と半導体基板2との間の屈折率差が十分確保される。したがって、プラズマ発光を低屈折率物質52でより確実に反射させることができ、光クロストークの発生がより効果的に抑制される。さらに、トレンチ溝51及び低屈折率物質52は、半導体基板2の上面側から下面側まで貫通して形成されているため、隣接する受光チャンネル10同士の分離がより確実化される。このことは、ガイガーモード動作時に各アバランシェ増倍部6から全方位に放射するプラズマ発光の遮断に特に有効であり、光クロストークの抑制を一層確実なものとすることができる。
さらに、ホトダイオードアレイ1では、各受光チャンネル10において、半導体基板2の下面側に形成されたアキュムレーション層7同士が、透明電極層3によって互いに電気的に接続されている。これにより、各受光チャンネル10同士が透明電極層3によって導通され、同電位を保つことができる。また、アキュムレーション層7は、半導体基板2と透明電極層3との接触抵抗を下げ、良好なコンタクトの形成を可能にしている。
以上のような構成を有するホトダイオードアレイ1を製造する場合、まず、図4(a)に示すように、中間絶縁層19を有する導電型がp型のSOI(Silicon on insulator)基板を半導体基板2として用意する。次に、所定のマスク(図示しない)を用いたエッチング処理により、図4(b)に示すように、格子状のトレンチ溝51を、SOI基板の上面から中間絶縁層19の上面まで到達するように形成し、マトリクス状の受光チャンネル10を形成する。さらに、例えばスパッタ法により、図4(c)に示すように、このトレンチ溝51内全体に低屈折率物質52を埋め込み、分離部5を形成する。
次に、図5(a)に示すように、各受光チャンネル10において、半導体基板2の上面側から例えばB(ボロン)などのp型不純物を添加・拡散させ、この半導体基板2の上面側に所定の厚さのp型半導体層61を形成する。さらに、このp型半導体層61の上面側から例えばP(リン)などのn型不純物を添加・拡散させ、p型半導体層61の上面側に所定の厚さのn型半導体層62を形成する。これにより、半導体基板2の上面側にアバランシェ増倍部6が形成される。そして、図5(b)に示すように、例えば熱酸化法を用いて半導体基板2の上面に絶縁層8を形成する。なお、本実施形態においては、アバランシェ増倍部6を形成する工程を、分離部5を形成する工程よりも先に行ってもよい。
さらに、図6(a)に示すように、エッチング処理によってSOI基板の中間絶縁層19及びこの中間絶縁層19よりも下面側のシリコン層を除去し、半導体基板2の下面側を露出させる。次に、図6(b)に示すように、この半導体基板2の下面側から例えばB(ボロン)などのp型不純物を添加・拡散させて受光チャンネル10ごとにアキュムレーション層7を形成し、さらに、フォトレジストを用いて絶縁層8の必要な部分に穴をあけた後、絶縁層8の上面に例えばスパッタ法または蒸着法を用いてパターン配線4を形成する。パターン配線4を形成した後、最後に各アキュムレーション層7の下面側に、例えば蒸着法によって透明電極層3を形成し、各アキュムレーション層7を互いに電気的に接続すると、図1〜図3に示したいわゆるマルチチャンネル型のホトダイオードアレイ1が完成する。
なお、本実施形態における各層には種々の変形を適用できる。例えば、各アバランシェ増倍部6におけるp型半導体層61はアキュムレーション層7に到達する厚さで形成してもよく、抵抗42は絶縁層8を介在してn+型半導体層62にオーバーラップする形で形成してもよい。また、アキュムレーション層7は受光チャンネル10ごとに形成するのではなく、図7に示すように、半導体基板2の下面側に全面的に形成したアキュムレーション層7Aとしてもよい。さらに、各アバランシェ増倍部6の周縁部には、導電型がn型の半導体層からなるガードリングを形成してもよい。こうすると、ガードリングによってアバランシェ増倍部6を高電圧のリークから保護することができ、pn接合部分での均一なアバランシェ増倍を得ることができる。
[第2実施形態]
第2実施形態に係るホトダイオードアレイ20は、図8に示すように、各アバランシェ増倍部6を構成するn型半導体層62Aが各受光チャンネル10の全面に渡って形成され、周囲の分離部5と接触している点で、n型半導体層62が各受光チャンネル10の中央にのみ形成されている第1実施形態と異なる。
このホトダイオードアレイ20においても、第1実施形態と同様に、各アバランシェ増倍部6に電気的に接続される抵抗42及びその配線43が半導体基板2の上面側に集められて形成されているため、半導体基板2の下面側を被検出光の入射側とすることで、分離部5の形成領域を除いて各受光チャンネル10間のギャップを狭めることが可能となっている。この結果、受光チャンネル10間に発生するクロストークを分離部5により抑制しつつ、被検出光に対する開口率を十分に確保することができる。さらには、被検出光の入射側である半導体基板2の下面側にはアキュムレーション層7が形成されているため、各受光チャンネル10における高い量子効率が確保され、被検出光に対する実効的な開口率の向上が図られる。
また、ホトダイオードアレイ20においても、第一実施形態と同様に構成された分離部5により、電気的クロストーク及び光クロストークの発生を効果的に抑制することができる。また、分離部5の形成にトレンチ溝51を採用することで受光チャンネル10間のギャップが拡張されることは殆どなく、被検出光に対する開口率が確保される。
さらに、ホトダイオードアレイ20においても、各アキュムレーション層7は、透明電極層3によって互いに電気的に接続されている。これにより、各受光チャンネル10同士が導通され、同電位を保つことができる。また、アキュムレーション層は、半導体基板2と透明電極層3との接触抵抗を下げ、良好なコンタクトの形成を可能としている。
このようなホトダイオードアレイ20を製造する場合、まず、図4(a)〜図4(c)に示した製造工程と同様にして、半導体基板2として用意したSOI基板に分離部5及び受光チャンネル10を形成する。
次に、図9(a)に示すように、半導体基板2の上面側から例えばB(ボロン)などのp型不純物を添加・拡散させ、この半導体基板2の上面側に所定の厚さのp型半導体層61を形成する。さらに、このp型半導体層61の上面側から例えばP(リン)などのn型不純物を受光チャンネル10の全面に添加・拡散させ、p型半導体層61の上面側に所定の厚さのn型半導体層62Aを形成する。これにより、半導体基板2の上面側にアバランシェ増倍部6が形成される。なお、本実施形態においては、このアバランシェ増倍部6を形成する工程を、分離部5を形成する工程よりも先に行ってもよい。
次に、図9(b)に示すように、例えば熱酸化法を用いて半導体基板2の上面に絶縁層8を形成する。また、図10(a)に示すように、エッチング処理によってSOI基板の中間絶縁層19及びこの中間絶縁層19よりも下面側のシリコン層を除去し、半導体基板2の下面側を露出させる。次に、図10(b)に示すように、この露出した半導体基板2の下面側から例えばB(ボロン)などのp型不純物を添加・拡散させて受光チャンネル10ごとにアキュムレーション層7を形成し、さらに、フォトレジストを用いて絶縁層8の必要な部分に穴をあけた後、絶縁層8の上面に例えばスパッタ法または蒸着法を用いてパターン配線4を形成する。パターン配線4を形成した後、最後に各アキュムレーション層7の下面側に例えば蒸着法によって透明電極層3を形成し、各アキュムレーション層7を互いに電気的に接続すると、図8に示したいわゆるマルチチャンネル型のホトダイオードアレイ20が完成する。
なお、本実施形態における各層にも種々の変形を適用できる。例えば、p型半導体層61はアキュムレーション層7に到達する厚さで形成してもよく、抵抗42は絶縁層8を介在してn+半導体層62Aにオーバーラップする形で形成してもよい。また、アキュムレーション層7は、図7に示したように、半導体基板2の下面側に全面的に形成したアキュムレーション層7Aとしてもよい。
[第3実施形態]
第3実施形態に係るホトダイオードアレイ22は、図11に示すように、各アバランシェ増倍部6を構成するp型半導体層61A及びn型半導体層62Aの双方が各受光チャンネル10の全面に渡って形成され、周囲の分離部5に接触している点で、p型半導体層61及びn型半導体層62が各受光チャンネル10の中央にのみ形成されている第1実施形態と異なる。
このホトダイオードアレイ22においても、第1実施形態と同様に、各アバランシェ増倍部6に電気的に接続される抵抗42及びその配線43が半導体基板2の上面側に集められて形成されているため、半導体基板2の下面側を被検出光の入射側とすることで、分離部5の形成領域を除いて各受光チャンネル10間のギャップを狭めることが可能となっている。この結果、受光チャンネル10間に発生するクロストークを分離部5により抑制しつつ、被検出光に対する開口率を十分に確保することができる。さらには、被検出光の入射側である半導体基板2の下面側にはアキュムレーション層7が形成されているため、各受光チャンネル10における高い量子効率が確保され、被検出光に対する実効的な開口率の向上が図られる。
また、ホトダイオードアレイ22においても、第一実施形態と同様に構成された分離部5により、電気的クロストーク及び光クロストークの発生を効果的に抑制することができる。また、分離部5の形成にトレンチ溝51を採用することで受光チャンネル10間のギャップが拡張されることは殆どなく、被検出光に対する開口率が確保される。
さらに、ホトダイオードアレイ22においても、各アキュムレーション層7は、透明電極層3によって互いに電気的に接続されている。これにより、各受光チャンネル10同士が透明電極層3によって導通され、同電位を保つことができる。また、アキュムレーション層は、半導体基板2と透明電極層3との接触抵抗を下げ、良好なコンタクトの形成を可能としている。
このようなホトダイオードアレイ22を製造する場合、まず、図4(a)〜図4(c)に示した製造工程と同様にして、半導体基板2として用意したSOI基板に分離部5及び受光チャンネル10を形成する。
次に、図12(a)に示すように、半導体基板2の上面側から例えばB(ボロン)などのp型不純物を全面に添加・拡散させ、この半導体基板2の上面側に所定の厚さのp型半導体層61Aを形成する。さらに、このp型半導体層61の上面側から例えばP(リン)などのn型不純物を受光チャンネル10の全面に添加・拡散させ、p型半導体層61の上面側に所定の厚さのn型半導体層62Aを形成する。これにより、半導体基板2の上面側にアバランシェ増倍部6が形成される。なお、本実施形態においても、このアバランシェ増倍部6を形成する工程を、分離部5を形成する工程よりも先に行ってもよい。
次に、図12(b)に示すように、例えば熱酸化法を用いて半導体基板2の上面に絶縁層8を形成する。図13(a)に示すように、エッチング処理によってSOI基板の中間絶縁層19及びこの中間絶縁層19よりも下面側のシリコン層を除去し、半導体基板2の下面側を露出させる。次に、図13(b)に示すように、この露出した半導体基板2の下面側から例えばB(ボロン)などのp型不純物を添加・拡散させて受光チャンネル10ごとにアキュムレーション層7を形成し、さらに、フォトレジストを用いて絶縁層8の必要な部分に穴をあけた後、絶縁層8の上面に例えばスパッタ法または蒸着法を用いてパターン配線4を形成する。パターン配線4を形成した後、最後に各アキュムレーション層7の下面側に例えば蒸着法によって透明電極層3を形成し、各アキュムレーション層7を互いに電気的に接続すると、図11に示したいわゆるマルチチャンネル型のホトダイオードアレイ22が完成する。
なお、本実施形態における各層にも種々の変形を適用できる。例えば、p型半導体層61Aはアキュムレーション層7に到達する厚さで形成してもよく、抵抗42は絶縁層8を介在してn+半導体層62Aにオーバーラップする形で形成してもよい。また、アキュムレーション層7は、図7に示したように、半導体基板2の下面側に全面的に形成したアキュムレーション層7Aとしてもよい。
本発明の第1実施形態に係るホトダイオードアレイを光入射面側から見た図である。 図1に示したホトダイオードアレイを光入射面の反対側から見た図である。 図2におけるIII−III線断面図である。 (a)は図1に示したホトダイオードアレイの製造工程を示す断面図であり、(b)はその後続の製造工程を示す断面図であり、(c)はさらに後続の製造工程を示す断面図である。 (a)は図4(c)の後続の製造工程を示す断面図であり、(b)はその後続の製造工程を示す断面図である。 (a)は図5(b)の後続の製造工程を示す断面図であり、(b)はその後続の製造工程を示す断面図である。 第1実施形態に係るホトダイオードアレイの変形例を示す断面図である。 本発明の第2実施形態に係るホトダイオードアレイを示す断面図である。 (a)は図8に示したホトダイオードアレイの製造工程を示す断面図であり、(b)はその後続の製造工程を示す断面図である。 (a)は図9(b)の後続の製造工程を示す断面図であり、(b)はその後続の製造工程を示す断面図である。 本発明の第3実施形態に係るホトダイオードアレイを示す断面図である。 (a)は図11に示したホトダイオードアレイの製造工程を示す断面図であり、(b)はその後続の製造工程を示す断面図である。 (a)は図12(b)の後続の製造工程を示す断面図であり、(b)はその後続の製造工程を示す断面図である。
符号の説明
1,…ホトダイオードアレイ、2…半導体基板、3…透明電極層、5…分離部、6…アバランシェ増倍部(増倍部)、7…アキュムレーション層、10…受光チャンネル、51…トレンチ溝、52…低屈折率物質、42…抵抗、20,22…ホトダイオードアレイ。

Claims (4)

  1. 被検出光を入射させる複数の受光チャンネルが半導体基板に形成されてなるホトダイオードアレイであって、
    前記半導体基板における前記被検出光の入射面側には、
    前記半導体基板よりも高い不純物濃度を有するアキュムレーション層が形成され、
    前記半導体基板における前記入射面の反対面側には、
    前記被検出光の入射によって生じたキャリアをアバランシェ増倍させる増倍部と、
    前記増倍部と電気的に接続されると共に、互いに並列接続される抵抗と、が前記受光チャンネルごとに形成され、
    前記受光チャンネル同士は、トレンチ溝によって前記各増倍部の周囲に形成される分離部によって互いに分離され
    前記アキュムレーション層は、前記受光チャンネルごとに形成され、
    前記各アキュムレーション層は、前記半導体基板の前記入射面側に形成された透明電極層によって互いに電気的に接続されていることを特徴とするホトダイオードアレイ。
  2. 前記トレンチ溝内には、前記半導体基板よりも低い屈折率を有する低屈折率物質が形成されていることを特徴とする請求項記載のホトダイオードアレイ。
  3. 前記低屈折率物質は、SiOにより形成されていることを特徴とする請求項記載のホトダイオードアレイ。
  4. 前記トレンチ溝及び前記低屈折率物質は、前記半導体基板の前記入射面側から前記反対面側まで貫通して形成されていることを特徴とする請求項記載のホトダイオードアレイ。

JP2004374062A 2004-12-24 2004-12-24 ホトダイオードアレイ Active JP4841834B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004374062A JP4841834B2 (ja) 2004-12-24 2004-12-24 ホトダイオードアレイ
EP19201786.1A EP3627555A1 (en) 2004-12-24 2005-12-21 Photodiode array
EP05820225.0A EP1840967B1 (en) 2004-12-24 2005-12-21 Photodiode array
PCT/JP2005/023503 WO2006068184A1 (ja) 2004-12-24 2005-12-21 ホトダイオードアレイ
US11/793,651 US20090121306A1 (en) 2004-12-24 2005-12-21 Photodiode Array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004374062A JP4841834B2 (ja) 2004-12-24 2004-12-24 ホトダイオードアレイ

Publications (2)

Publication Number Publication Date
JP2006179828A JP2006179828A (ja) 2006-07-06
JP4841834B2 true JP4841834B2 (ja) 2011-12-21

Family

ID=36601781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004374062A Active JP4841834B2 (ja) 2004-12-24 2004-12-24 ホトダイオードアレイ

Country Status (4)

Country Link
US (1) US20090121306A1 (ja)
EP (2) EP3627555A1 (ja)
JP (1) JP4841834B2 (ja)
WO (1) WO2006068184A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2290721C2 (ru) 2004-05-05 2006-12-27 Борис Анатольевич Долгошеин Кремниевый фотоэлектронный умножитель (варианты) и ячейка для кремниевого фотоэлектронного умножителя
US8139130B2 (en) 2005-07-28 2012-03-20 Omnivision Technologies, Inc. Image sensor with improved light sensitivity
US8274715B2 (en) 2005-07-28 2012-09-25 Omnivision Technologies, Inc. Processing color and panchromatic pixels
US7916362B2 (en) 2006-05-22 2011-03-29 Eastman Kodak Company Image sensor with improved light sensitivity
WO2008004547A1 (fr) * 2006-07-03 2008-01-10 Hamamatsu Photonics K.K. Ensemble photodiode
US8188563B2 (en) * 2006-07-21 2012-05-29 The Regents Of The University Of California Shallow-trench-isolation (STI)-bounded single-photon CMOS photodetector
US8031258B2 (en) 2006-10-04 2011-10-04 Omnivision Technologies, Inc. Providing multiple video signals from single sensor
JP2008103614A (ja) * 2006-10-20 2008-05-01 Mitsui Eng & Shipbuild Co Ltd 光電変換デバイス
US7652257B2 (en) * 2007-06-15 2010-01-26 General Electric Company Structure of a solid state photomultiplier
US8896712B2 (en) 2007-07-20 2014-11-25 Omnivision Technologies, Inc. Determining and correcting for imaging device motion during an exposure
DE102007037020B3 (de) 2007-08-06 2008-08-21 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Avalanche-Photodiode
US8350952B2 (en) * 2008-06-04 2013-01-08 Omnivision Technologies, Inc. Image sensors with improved angle response
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
US20100006908A1 (en) * 2008-07-09 2010-01-14 Brady Frederick T Backside illuminated image sensor with shallow backside trench for photodiode isolation
US7915067B2 (en) * 2008-07-09 2011-03-29 Eastman Kodak Company Backside illuminated image sensor with reduced dark current
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185208B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5805681B2 (ja) * 2009-02-24 2015-11-04 浜松ホトニクス株式会社 フォトダイオードアレイ
US8237831B2 (en) * 2009-05-28 2012-08-07 Omnivision Technologies, Inc. Four-channel color filter array interpolation
JP2010283223A (ja) * 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
ITVI20100110A1 (it) * 2010-04-22 2011-10-23 Fond Bruno Kessler Dispositivo fotomoltiplicatore a stato solido perfezionato
JP5562207B2 (ja) 2010-10-29 2014-07-30 浜松ホトニクス株式会社 フォトダイオードアレイ
EP2549536B1 (de) * 2011-07-22 2020-08-19 Espros Photonics AG Halbleiterstruktur zur Photonendetektion
US8941204B2 (en) * 2012-04-27 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing cross talk in image sensors
JP5984617B2 (ja) * 2012-10-18 2016-09-06 浜松ホトニクス株式会社 フォトダイオードアレイ
US9160949B2 (en) * 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation
GB201311055D0 (en) 2013-06-21 2013-08-07 St Microelectronics Res & Dev Single-photon avalanche diode and an array thereof
JP2015056622A (ja) * 2013-09-13 2015-03-23 株式会社リコー 半導体装置
CN104752340B (zh) * 2013-12-31 2018-05-01 上海丽恒光微电子科技有限公司 雪崩光电二极管阵列装置及形成方法、激光三维成像装置
JP2016092178A (ja) * 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
CN105842706B (zh) * 2015-01-14 2019-02-22 上海丽恒光微电子科技有限公司 激光三维成像装置及其制造方法
US9450007B1 (en) 2015-05-28 2016-09-20 Stmicroelectronics S.R.L. Integrated circuit with reflective material in trenches and related methods
JP6738129B2 (ja) 2015-07-28 2020-08-12 株式会社東芝 光検出器およびこれを用いたライダー装置
WO2017043068A1 (ja) * 2015-09-09 2017-03-16 パナソニックIpマネジメント株式会社 固体撮像素子
KR101762431B1 (ko) * 2015-12-22 2017-07-28 한국과학기술원 크로스톡 방지 구조를 가지는 실리콘 광전자 증배센서
EP3309847B1 (en) 2016-10-13 2024-06-05 Canon Kabushiki Kaisha Photo-detection apparatus and photo-detection system
JP6701135B2 (ja) 2016-10-13 2020-05-27 キヤノン株式会社 光検出装置および光検出システム
JP6712215B2 (ja) * 2016-11-11 2020-06-17 浜松ホトニクス株式会社 光検出装置
WO2018123112A1 (ja) 2016-12-27 2018-07-05 株式会社島津製作所 光検出器
JP2018148183A (ja) * 2017-03-09 2018-09-20 株式会社東芝 光検出器および放射線検出器
JP6884948B2 (ja) * 2017-03-17 2021-06-09 国立研究開発法人情報通信研究機構 高速フォトディテクターアレー
JP7242527B2 (ja) 2017-11-15 2023-03-20 ソニーセミコンダクタソリューションズ株式会社 光検出素子およびその製造方法
JP2018078304A (ja) * 2017-12-07 2018-05-17 株式会社東芝 光検出器
JP6874714B2 (ja) 2018-02-22 2021-05-19 株式会社豊田中央研究所 光検出器及び光学測距装置
JP6878338B2 (ja) * 2018-03-14 2021-05-26 株式会社東芝 受光装置および受光装置の製造方法
JP2019165181A (ja) * 2018-03-20 2019-09-26 株式会社東芝 光検出装置
JP6967755B2 (ja) * 2018-03-30 2021-11-17 パナソニックIpマネジメント株式会社 光検出器
US10332732B1 (en) * 2018-06-01 2019-06-25 Eagle Technology, Llc Image intensifier with stray particle shield
JP7178819B2 (ja) 2018-07-18 2022-11-28 浜松ホトニクス株式会社 半導体光検出装置
JP7182978B2 (ja) * 2018-09-28 2022-12-05 キヤノン株式会社 光検出装置、光検出システム
WO2020179696A1 (ja) * 2019-03-07 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 受光装置および測距装置
RU2732694C1 (ru) * 2019-03-12 2020-09-21 Общество С Ограниченной Ответственностью "Детектор Фотонный Аналоговый" (Ооо "Дефан") Лавинный фотодетектор (варианты) и способ его изготовления (варианты)
WO2020203250A1 (ja) * 2019-03-29 2020-10-08 パナソニックIpマネジメント株式会社 光検出器
JP7222851B2 (ja) * 2019-08-29 2023-02-15 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
JP7328868B2 (ja) * 2019-10-30 2023-08-17 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
JP2021100057A (ja) * 2019-12-23 2021-07-01 浜松ホトニクス株式会社 半導体光検出素子
JP7441086B2 (ja) * 2020-03-23 2024-02-29 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
CN112033529B (zh) * 2020-08-14 2024-01-02 桂林电子科技大学 高填充因子低串扰的单光子探测器阵列及系统
JP2022039524A (ja) * 2020-08-28 2022-03-10 株式会社東芝 半導体装置
JP7515422B2 (ja) * 2021-01-14 2024-07-12 株式会社東芝 光検出器、光検出システム、ライダー装置、及び移動体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124458A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 受光素子
JP2762939B2 (ja) * 1994-03-22 1998-06-11 日本電気株式会社 超格子アバランシェフォトダイオード
JPH09237913A (ja) * 1995-12-28 1997-09-09 Fuji Xerox Co Ltd 半導体受光素子及びその製造方法
US5844291A (en) * 1996-12-20 1998-12-01 Board Of Regents, The University Of Texas System Wide wavelength range high efficiency avalanche light detector with negative feedback
JP3284986B2 (ja) * 1998-12-04 2002-05-27 日本電気株式会社 光電変換素子およびそれを用いた固体撮像装置
JP4767396B2 (ja) * 2000-07-31 2011-09-07 浜松ホトニクス株式会社 アバランシェホトダイオードのバイアス回路
JP4482253B2 (ja) * 2001-09-12 2010-06-16 浜松ホトニクス株式会社 ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
JP4342142B2 (ja) * 2002-03-22 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体受光素子
AU2003235925A1 (en) * 2002-05-10 2003-11-11 Hamamatsu Photonics K.K. Rear surface irradiation photodiode array and method for producing the same
US6933489B2 (en) * 2002-05-10 2005-08-23 Hamamatsu Photonics K.K. Back illuminated photodiode array and method of manufacturing the same
AU2003254876A1 (en) * 2002-08-09 2004-03-11 Hamamatsu Photonics K.K. Photodiode array, production method therefor, and radiation detector
US7810740B2 (en) * 2002-11-18 2010-10-12 Hamamatsu Photonics K.K. Back illuminated photodiode array, manufacturing method and semiconductor device thereof
WO2004100200A2 (en) * 2003-05-01 2004-11-18 Yale University Solid state microchannel plate photodetector

Also Published As

Publication number Publication date
EP1840967B1 (en) 2019-11-13
US20090121306A1 (en) 2009-05-14
EP1840967A1 (en) 2007-10-03
EP1840967A4 (en) 2010-12-01
EP3627555A1 (en) 2020-03-25
JP2006179828A (ja) 2006-07-06
WO2006068184A1 (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4841834B2 (ja) ホトダイオードアレイ
JP6454373B2 (ja) フォトダイオードアレイ
JP5185207B2 (ja) フォトダイオードアレイ
JP5805681B2 (ja) フォトダイオードアレイ
JP5726434B2 (ja) 半導体光検出素子
US11398572B2 (en) Semiconductor wafer manufacturing method, method of manufacturing semiconductor energy beam detecting element, and semiconductor wafer
JP3967083B2 (ja) 半導体受光素子
JP2024127279A (ja) 光検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Ref document number: 4841834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3