JP4767396B2 - アバランシェホトダイオードのバイアス回路 - Google Patents
アバランシェホトダイオードのバイアス回路 Download PDFInfo
- Publication number
- JP4767396B2 JP4767396B2 JP2000232030A JP2000232030A JP4767396B2 JP 4767396 B2 JP4767396 B2 JP 4767396B2 JP 2000232030 A JP2000232030 A JP 2000232030A JP 2000232030 A JP2000232030 A JP 2000232030A JP 4767396 B2 JP4767396 B2 JP 4767396B2
- Authority
- JP
- Japan
- Prior art keywords
- apd
- transistor
- avalanche photodiode
- bias circuit
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Communication System (AREA)
- Light Receiving Elements (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アバランシェホトダイオード（以下、「ＡＰＤ」と称する）のバイアス回路に関する。
【０００２】
【従来の技術】
従来のＡＰＤのバイアス回路は、特開平７−１６２３６９号公報に記載されている。この回路においては、ＡＰＤ駆動用のトランジスタとＡＰＤとの間に高抵抗を接続し、この抵抗を流れる電流による電圧降下を用いてＡＰＤのバイアス電位を低下させ、ＡＰＤを保護している。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のバイアス回路においては、ＡＰＤに高抵抗が直列接続されているため、ＡＰＤ動作時の過電流破壊は抑制されるが、ＡＰＤで発生する光電流に対しても当該高抵抗が機能するため、ＡＰＤ出力の線形性が低下し、したがって、ダイナミックレンジを十分に広げることができないという不具合が発生する。本発明は、このような課題に鑑みてなされたものであり、ＡＰＤのダイナミックレンジを更に広げることが可能な線形性を有するＡＰＤのバイアス回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係るＡＰＤのバイアス回路は、抵抗素子とＡＰＤとの間に電流経路が設定されるＡＰＤのバイアス回路において、その制御端子の電位に応じて前記電流経路を流れる電流を制御する第１トランジスタと、前記ＡＰＤに対して並列であって前記第１トランジスタの一端に接続された分圧抵抗と、前記分圧抵抗の分圧出力に応じて前記制御端子の電位を制御する帰還制御回路とを備え、前記制御端子は、抵抗要素を介して前記抵抗素子に接続されており、前記帰還制御回路は、前記分圧出力と基準電位が入力される比較器と、前記比較器の出力が、その制御端子に入力される第２トランジスタとを備え、前記第２トランジスタを流れる電流経路は前記第１トランジスタの制御端子及び前記抵抗要素を介して前記抵抗素子に接続され、前記第１トランジスタの前記分圧抵抗の接続された側とは反対側の他方端が、前記抵抗要素と前記抵抗素子との接続点に接続されていることを特徴とする。なお、抵抗素子はトランジスタ等を用いて形成することもできる。
【０００５】
この場合、ＡＰＤの電流に対する電圧の変化（出力抵抗）は帰還制御回路によって抑制されるため、出力抵抗を低下させ、すなわち線形性（リニアリティ）を向上して、そのダイナミックレンジを広げることができる。
【０００６】
上述のように、本発明のＡＰＤのバイアス回路においては、前記制御端子は所定の抵抗要素を介して前記抵抗素子に接続されており、前記帰還制御回路は、前記分圧出力と基準電位が入力される比較器と、前記比較器の出力が、その制御端子に入力される第２トランジスタとを備え、前記第２トランジスタを流れる電流経路は前記第１トランジスタの制御端子及び前記抵抗要素を介して前記抵抗素子に接続され、前記第１トランジスタの前記分圧抵抗の接続された側とは反対側の他方端が、前記抵抗要素と前記抵抗素子との接続点に接続されている。
【０００７】
この場合、ＡＰＤに流れる電流量に応じて、前記第２トランジスタの電流が変化し、ＡＰＤにかかるバイアス電圧を一定に保つように帰還制御が働く。ＡＰＤの電流が大きくなると前記第２トランジスタの電流が減少する。さらにＡＰＤの電流が大きくなり、第２トランジスタの電流が零となった時点で帰還制御が動作しなくなり、バイアス回路は抵抗要素によって出力抵抗が著しく増大する。これ以降はＡＰＤに流れる電流は抵抗素子によるバイアス電圧効果が働き、ＡＰＤのバイアス電圧が低下して、ＡＰＤの破壊が抑制される。
【０００８】
本発明のＡＰＤのバイアス回路においては、前記第１及び第２トランジスタは共にバイポーラトランジスタであって、これらの制御端子はそれぞれベースを構成することを特徴とする。この場合、トランジスタがバイポーラトランジスタであるので、ＭＯＳ型トランジスタに比較して高速動作を行うことができる。
【０００９】
本発明のＡＰＤのバイアス回路においては、前記ＡＰＤの出力は反転増幅器の反転入力端子に入力されていることを特徴とする。この出力は反転増幅器によって増幅される。また、反転増幅器はトランスインピダンスアンプであることが好ましい。
【００１０】
本発明のＡＰＤのバイアス回路においては、前記ＡＰＤは多分割ホトダイオードであることを特徴とする。この場合、ＤＶＤの光ピックアップ等に本回路を適用することができる。
【００１１】
本発明のＡＰＤのバイアス回路においては、前記比較器に入力される基準電圧は、固定電圧を温度センサに入力することによって生成されることを特徴とする。この場合、温度センサの出力は温度によって変化するため、温度センサの温度特性を適当に選択すれば、ＡＰＤ出力の温度依存性を低下させることができる。
【００１２】
【発明の実施の形態】
以下、実施の形態に係るＡＰＤのバイアス回路について説明する。同一要素には同一符号を用い、重複する説明は省略する。なお、ＡＰＤは略称及び符号を合せてＡＰＤとして記載する。
【００１３】
図１は実施の形態に係るＡＰＤのバイアス回路の回路図である。この回路は、抵抗素子Ｒ２とＡＰＤとの間に電流経路が設定されるＡＰＤのバイアス回路である。すなわち、高電圧（本例では１２０Ｖ程度）の電源ＶＨと参照電位Ｖｒｅｆとの間には、抵抗素子Ｒ２、第１トランジスタＱ１、ＡＰＤが直列に接続されており、第１トランジスタ（本例ではバイポーラトランジスタ）は、その制御端子（本例ではベース）の電位（ベース電流に比例する）に応じて前記電流経路を流れる電流を制御する。
【００１４】
第１トランジスタＱ１のエミッタとグランドとの間には、分圧抵抗Ｒ３、Ｒ４が接続されている。すなわち、この分圧抵抗Ｒ３，Ｒ４はＡＰＤに対して並列であって第１トランジスタＱ１の一端に接続されている。
【００１５】
本回路は帰還制御回路ＦＢＣを備えており、帰還制御回路ＦＢＣは分圧抵抗Ｒ３，Ｒ４の分圧出力に応じて制御端子Ｂ１の電位を制御する。すなわち、ＡＰＤのカソード側の電位Ｖｋが低下した場合には、この電位の低下に応じて分圧抵抗Ｒ３，Ｒ４の分圧点の電位が低下し、これに応じて帰還制御回路ＦＢＣが制御端子Ｂ１の電位を上昇させて、第１トランジスタＱ１を流れる電流を増加させ、分圧抵抗Ｒ３，Ｒ４に流れる電流を増加させて、ＡＰＤのカソード側の電位Ｖｋを上昇させる。
【００１６】
帰還制御回路ＦＢＣは、前記分圧出力と基準電位ＶＬ（本例では５Ｖ）が入力される比較器（誤差アンプ）ＣＯＭＰと、比較器ＣＯＭＰの出力が、その制御端子Ｂ２に入力される第２トランジスタＱ２とを備えている。制御端子Ｂ１は抵抗要素（抵抗素子）Ｒ１を介して抵抗素子Ｒ２に接続されている。すなわち、第２トランジスタＱ２を流れる電流経路は第１トランジスタＱ１の制御端子Ｂ１及び抵抗素子Ｒ１を介して抵抗素子Ｒ２に接続されている。
【００１７】
上記分圧出力と基準電圧ＶＬとの比較結果が抵抗素子Ｒ９を介してトランジスタＱ２の制御端子Ｂ２に入力される。ＡＰＤのカソードの電位Ｖｋの低下によって、制御端子Ｂ２の電位が低下するように設定すると、トランジスタＱ２のコレクタ−エミッタ間を通じ抵抗素子Ｒ８を介してグランドに流れる電流は、カソード電位Ｖｋの低下によって減少し、したがって、抵抗素子Ｒ１を流れる電流が減少し、その電圧降下が減少するので、制御端子Ｂ１の電位が上昇する。帰還制御回路ＦＢＣは、このようにして制御端子Ｂ１の電位を上昇させて、第１トランジスタＱ１を流れる電流を増加させ、分圧抵抗Ｒ３，Ｒ４に流れる電流を増加させて、ＡＰＤのカソード側の電位Ｖｋを上昇させる。
【００１８】
このような抵抗素子Ｒ１の両端間の電位差は、零ボルト以下より高い電位に維持できるため、ＡＰＤを流れる電流が著しく増加した場合、すなわち、ＡＰＤのブレークダウン電圧を越える電流が流れている場合において、帰還制御回路ＦＢＣによるフィードバック制御は機能しなくなり、抵抗素子Ｒ２の電圧降下によってＡＰＤのカソード側の電位Ｖｋが低下し、すなわち、バイアス電圧が低下し、ＡＰＤに供給される電流が減少する。すなわち、ブレークダウン電圧（電流）を越えると、抵抗素子Ｒ２がリミッタとして機能する。
【００１９】
このように、本実施形態のバイアス回路では、ＡＰＤに流れる電流が小さい場合にはフィードバック機能を達成することによりカソード側の電位Ｖｋを一定に保持し、換言すれば、電流に対する電圧の変化量（出力抵抗）を小さくすると共に、ＡＰＤに流れる電流が大きい場合にはフィードバック機能を停止させることにより出力抵抗を大きくしてＡＰＤの永久破壊を抑制することができる。すなわち、ＡＰＤに入射する光パワーが小さい領域においては出力抵抗（リニアリティ）を小さく且つ一定とし、及びその光パワーに対する変動を小さくすることができる。なお、上記いずれの抵抗素子もトランジスタ等を用いて形成することができる。
【００２０】
なお、ＡＰＤの出力は反転増幅器ＡＭＰの反転入力端子に入力されるが、非反転入力端子は参照電位Ｖｒｅｆに固定されている。これらの端子は仮想短絡しているので、ＡＰＤのアノード側の電位はＶｒｅｆに保持される。反転増幅器ＡＭＰはトランスインピダンスアンプである。
【００２１】
また、上記第１及び第２トランジスタＱ１，Ｑ２は共にバイポーラトランジスタであって、これらの制御端子Ｂ１，Ｂ２はそれぞれベースを構成しており、ＭＯＳ型トランジスタと比較して高速動作を行うことができる。もちろん、第１及び第２トランジスタＱ１，Ｑ２をＭＯＳ型トランジスタで構成することも可能であるが、この場合には制御端子Ｂ１，Ｂ２はゲートとなる。
【００２２】
かかる高速動作は、光ピックアップ等に有用である。例えば、ＤＶＤ用の光ピックアップにおいては、ＡＰＤは多分割ホトダイオードであることが好ましい。また、安定化等の必要に応じて容量素子Ｃ１、Ｃ２を図示の如く挿入してもよい。
【００２３】
また、温度補償機能を有するように、比較器ＣＯＭＰに入力される基準電位ＶＬは、固定電圧（例えば、５Ｖ）を温度センサに入力することによって生成されることにしてもよい。この場合、温度センサの出力は温度によって変化するため、温度センサの温度特性を適当に選択すれば、ＡＰＤ出力の温度依存性を低下させることができる。
【００２４】
図２は、このような場合のＡＰＤのバイアス回路である。図１のものとの違いは、（１）ＡＰＤが４分割ホトダイオードであって４つのダイオードからなる点、（２）それぞれのダイオードの出力は複数の反転増幅器にそれぞれ入力されている点、（３）基準電圧ＶＬを温度センサＳの出力から生成している点、（４）ＡＰＤを含む回路の一部、すなわち、温度センサＳ、比較器ＣＯＭＰ、分圧抵抗Ｒ３，Ｒ４を１つのパッケージＰＫＧ内に収納している点、（５）パッケージの外周に幾つかの端子（ピン）を設けている点である。なお、多分割型のホトダイオードは、ＤＶＤの光ピックアップ等に適用することができる。
【００２５】
増幅器ＡＭＰからは、ＡＰＤを流れる電流量に比例して出力Ａ、Ｂ、Ｃ、Ｄが出力される。
【００２６】
図中の１番端子から１２番端子の役割は以下の通りである。
１番端子：グランド接続用
２番端子：電源（ＶＬ）接続用
３番端子：温度センサＳの出力モニタ用
４番端子：ＡＰＤゲイン設定抵抗用
５番端子：ＡＰＤのアノード
６番端子：ＡＰＤのアノード
７番端子：ＡＰＤのアノード
８番端子：ＡＰＤのアノード
９番端子：誤差アンプ（比較器ＣＯＭＰ）の出力用
１０番端子：帰還電圧モニタ用
１１番端子：ＡＰＤのカソード
１２番端子：カソード電圧入力
【００２７】
なお、４番端子に接続される抵抗の温度係数は１００ｐｐｍ／℃以下とする。また、回路素子の定数は図示の如く設定されることが好ましい。これらの定数の大小関係の説明は、図面から明らかであるので省略する。
【００２８】
図３は、図２に示した回路における光パワー（Ｗ）と、基準化したリニアリティの関係を示すグラフである。光の波長は４６６ｎｍである。同グラフに示すように、光パワーの変動に対するＡＰＤのリニアリティの変化は、増倍率が４倍から２５５倍の間において、著しく小さく、したがって、検出可能な光強度のダイナミックレンジを増加させることができる。なお、本例の出力抵抗は数Ωである。
【００２９】
なお、上記実施の形態に係るＡＰＤのバイアス回路と比較されるべき回路について説明しておく。
【００３０】
図４は、比較例に係るＡＰＤのバイアス回路の回路図である。この回路においては、ＡＰＤに対して直列に抵抗素子Ｒが接続され、その出力を増幅器ＡＭＰによって増幅している。なお、安定化のため、容量素子ＣがＡＰＤに対して並列に介在している。
【００３１】
図５は、比較例に係る回路による光パワー（Ｗ）と、基準化したリニアリティの関係を示すグラフである。抵抗素子Ｒの抵抗値は２２ｋΩである。同グラフに示すように、光パワーの変動に対するＡＰＤのリニアリティの変化は、増倍率が５倍から１２７倍の間において比較的大きく、検出可能な光強度のダイナミックレンジを増加させることができない。
【００３２】
図６は、別の比較例に係るＡＰＤのバイアス回路の回路図である。この回路は、特開平７−１６２３６９号公報に記載されているものである。この回路においても、ＡＰＤに対して直列に抵抗Ｒが接続され、その出力を増幅器ＡＭＰによって増幅している。
【００３３】
図７は、上記別の比較例に係る回路による光パワー（受光電力（μＷ））と、基準化したリニアリティの関係を示すグラフである。なお、図中には、増倍率２〜１６６の場合の特性が示される。抵抗素子Ｒの抵抗値は１ｋΩである。同グラフに示すように、光パワーの変動に対するＡＰＤのリニアリティの変化は、増倍率が大きい場合において大きく、検出可能な光強度のダイナミックレンジを増加させることができない。
【００３４】
図８は、ＡＰＤを流れる電流と出力抵抗との関係を概略的に示すグラフである。図８（Ａ）は実施形態に係るもの、図８（Ｂ）は比較例に係るもの、図８（Ｃ）は別の比較例に係るもののグラフである。
【００３５】
実施形態に係るものにおいては、ＡＰＤ電流が低い領域において出力抵抗が低い一方でＡＰＤ電流が高い領域においては出力抵抗が急激に上昇し、リミッタ（保護回路）機能が発生する。比較例に係るものにおいてはＡＰＤ電流に拘わらず出力抵抗が高く、別の比較例においてはＡＰＤ電流が低い領域においても出力抵抗が高い。出力抵抗が急激に上昇してリミッタ機能が生じる際のＡＰＤ電流をＩｓとする。Ｉｓは以下の式で与えられる。なお、抵抗素子Ｒ１乃至Ｒ４の抵抗値、電源ＶＨの電圧、カソード電位Ｖｋを、符号と同一記号で表記する。第１トランジスタＱ１のベース−エミッタ間電圧はＶｂｅとする。
【００３６】
Ｉｓ＝（ＶＨ−（１＋Ｒ２／（Ｒ３＋Ｒ４））Ｖｋ−Ｖｂｅ）／Ｒ２
【００３７】
分圧抵抗Ｒ３，Ｒ４の抵抗値が十分に大きい場合には、Ｉｓは以下の式で与えられる。
【００３８】
Ｉｓ＝（ＶＨ−Ｖｋ−Ｖｂｅ）／Ｒ２
【００３９】
以上、説明したように、上述の実施形態のバイアス回路においては、ＡＰＤに流れる電流が小さい場合にはフィードバック機能を達成することによりカソード電位Ｖｋを一定に保持し、大きい場合にはフィードバック機能を停止させ（リミッタ機能を有効とする）ることにより出力抵抗を大きくしてＡＰＤの永久破壊を抑制することができる。
【００４０】
【発明の効果】
本発明のＡＰＤのバイアス回路によれば、ＡＰＤのダイナミックレンジを更に広げることが可能な線形性を有する。
【図面の簡単な説明】
【図１】実施の形態に係るＡＰＤのバイアス回路の回路図である。
【図２】４分割ＡＰＤのバイアス回路図である。
【図３】図２に示した回路における光パワー（Ｗ）と基準化したリニアリティの関係を示すグラフである。
【図４】比較例に係るＡＰＤのバイアス回路の回路図である。
【図５】比較例に係る回路による光パワー（Ｗ）と基準化したリニアリティの関係を示すグラフである。
【図６】別の比較例に係るＡＰＤのバイアス回路の回路図である。
【図７】上記別の比較例に係る回路による受光電力（μＷ）と基準化したリニアリティの関係を示すグラフである。
【図８】ＡＰＤを流れる電流と出力抵抗との関係を概略的に示すグラフである。
【符号の説明】
ＡＭＰ…反転増幅器、Ｂ１，Ｂ２…制御端子、Ｃ…容量素子、Ｃ１…容量素子、ＣＯＭＰ…比較器、ＦＢＣ…帰還制御回路、ＰＫＧ…パッケージ、Ｑ１，Ｑ２…トランジスタ、Ｒ…抵抗素子、Ｒ１…抵抗素子、Ｒ２…抵抗素子、Ｒ３，Ｒ４…分圧抵抗、Ｒ８…抵抗素子、Ｒ９…抵抗素子、Ｓ…温度センサ、ＶＨ…電源、ＶＬ…基準電位、Ｖｋ…カソード電位、Ｖｒｅｆ…参照電位。
【発明の属する技術分野】
本発明は、アバランシェホトダイオード（以下、「ＡＰＤ」と称する）のバイアス回路に関する。
【０００２】
【従来の技術】
従来のＡＰＤのバイアス回路は、特開平７−１６２３６９号公報に記載されている。この回路においては、ＡＰＤ駆動用のトランジスタとＡＰＤとの間に高抵抗を接続し、この抵抗を流れる電流による電圧降下を用いてＡＰＤのバイアス電位を低下させ、ＡＰＤを保護している。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のバイアス回路においては、ＡＰＤに高抵抗が直列接続されているため、ＡＰＤ動作時の過電流破壊は抑制されるが、ＡＰＤで発生する光電流に対しても当該高抵抗が機能するため、ＡＰＤ出力の線形性が低下し、したがって、ダイナミックレンジを十分に広げることができないという不具合が発生する。本発明は、このような課題に鑑みてなされたものであり、ＡＰＤのダイナミックレンジを更に広げることが可能な線形性を有するＡＰＤのバイアス回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係るＡＰＤのバイアス回路は、抵抗素子とＡＰＤとの間に電流経路が設定されるＡＰＤのバイアス回路において、その制御端子の電位に応じて前記電流経路を流れる電流を制御する第１トランジスタと、前記ＡＰＤに対して並列であって前記第１トランジスタの一端に接続された分圧抵抗と、前記分圧抵抗の分圧出力に応じて前記制御端子の電位を制御する帰還制御回路とを備え、前記制御端子は、抵抗要素を介して前記抵抗素子に接続されており、前記帰還制御回路は、前記分圧出力と基準電位が入力される比較器と、前記比較器の出力が、その制御端子に入力される第２トランジスタとを備え、前記第２トランジスタを流れる電流経路は前記第１トランジスタの制御端子及び前記抵抗要素を介して前記抵抗素子に接続され、前記第１トランジスタの前記分圧抵抗の接続された側とは反対側の他方端が、前記抵抗要素と前記抵抗素子との接続点に接続されていることを特徴とする。なお、抵抗素子はトランジスタ等を用いて形成することもできる。
【０００５】
この場合、ＡＰＤの電流に対する電圧の変化（出力抵抗）は帰還制御回路によって抑制されるため、出力抵抗を低下させ、すなわち線形性（リニアリティ）を向上して、そのダイナミックレンジを広げることができる。
【０００６】
上述のように、本発明のＡＰＤのバイアス回路においては、前記制御端子は所定の抵抗要素を介して前記抵抗素子に接続されており、前記帰還制御回路は、前記分圧出力と基準電位が入力される比較器と、前記比較器の出力が、その制御端子に入力される第２トランジスタとを備え、前記第２トランジスタを流れる電流経路は前記第１トランジスタの制御端子及び前記抵抗要素を介して前記抵抗素子に接続され、前記第１トランジスタの前記分圧抵抗の接続された側とは反対側の他方端が、前記抵抗要素と前記抵抗素子との接続点に接続されている。
【０００７】
この場合、ＡＰＤに流れる電流量に応じて、前記第２トランジスタの電流が変化し、ＡＰＤにかかるバイアス電圧を一定に保つように帰還制御が働く。ＡＰＤの電流が大きくなると前記第２トランジスタの電流が減少する。さらにＡＰＤの電流が大きくなり、第２トランジスタの電流が零となった時点で帰還制御が動作しなくなり、バイアス回路は抵抗要素によって出力抵抗が著しく増大する。これ以降はＡＰＤに流れる電流は抵抗素子によるバイアス電圧効果が働き、ＡＰＤのバイアス電圧が低下して、ＡＰＤの破壊が抑制される。
【０００８】
本発明のＡＰＤのバイアス回路においては、前記第１及び第２トランジスタは共にバイポーラトランジスタであって、これらの制御端子はそれぞれベースを構成することを特徴とする。この場合、トランジスタがバイポーラトランジスタであるので、ＭＯＳ型トランジスタに比較して高速動作を行うことができる。
【０００９】
本発明のＡＰＤのバイアス回路においては、前記ＡＰＤの出力は反転増幅器の反転入力端子に入力されていることを特徴とする。この出力は反転増幅器によって増幅される。また、反転増幅器はトランスインピダンスアンプであることが好ましい。
【００１０】
本発明のＡＰＤのバイアス回路においては、前記ＡＰＤは多分割ホトダイオードであることを特徴とする。この場合、ＤＶＤの光ピックアップ等に本回路を適用することができる。
【００１１】
本発明のＡＰＤのバイアス回路においては、前記比較器に入力される基準電圧は、固定電圧を温度センサに入力することによって生成されることを特徴とする。この場合、温度センサの出力は温度によって変化するため、温度センサの温度特性を適当に選択すれば、ＡＰＤ出力の温度依存性を低下させることができる。
【００１２】
【発明の実施の形態】
以下、実施の形態に係るＡＰＤのバイアス回路について説明する。同一要素には同一符号を用い、重複する説明は省略する。なお、ＡＰＤは略称及び符号を合せてＡＰＤとして記載する。
【００１３】
図１は実施の形態に係るＡＰＤのバイアス回路の回路図である。この回路は、抵抗素子Ｒ２とＡＰＤとの間に電流経路が設定されるＡＰＤのバイアス回路である。すなわち、高電圧（本例では１２０Ｖ程度）の電源ＶＨと参照電位Ｖｒｅｆとの間には、抵抗素子Ｒ２、第１トランジスタＱ１、ＡＰＤが直列に接続されており、第１トランジスタ（本例ではバイポーラトランジスタ）は、その制御端子（本例ではベース）の電位（ベース電流に比例する）に応じて前記電流経路を流れる電流を制御する。
【００１４】
第１トランジスタＱ１のエミッタとグランドとの間には、分圧抵抗Ｒ３、Ｒ４が接続されている。すなわち、この分圧抵抗Ｒ３，Ｒ４はＡＰＤに対して並列であって第１トランジスタＱ１の一端に接続されている。
【００１５】
本回路は帰還制御回路ＦＢＣを備えており、帰還制御回路ＦＢＣは分圧抵抗Ｒ３，Ｒ４の分圧出力に応じて制御端子Ｂ１の電位を制御する。すなわち、ＡＰＤのカソード側の電位Ｖｋが低下した場合には、この電位の低下に応じて分圧抵抗Ｒ３，Ｒ４の分圧点の電位が低下し、これに応じて帰還制御回路ＦＢＣが制御端子Ｂ１の電位を上昇させて、第１トランジスタＱ１を流れる電流を増加させ、分圧抵抗Ｒ３，Ｒ４に流れる電流を増加させて、ＡＰＤのカソード側の電位Ｖｋを上昇させる。
【００１６】
帰還制御回路ＦＢＣは、前記分圧出力と基準電位ＶＬ（本例では５Ｖ）が入力される比較器（誤差アンプ）ＣＯＭＰと、比較器ＣＯＭＰの出力が、その制御端子Ｂ２に入力される第２トランジスタＱ２とを備えている。制御端子Ｂ１は抵抗要素（抵抗素子）Ｒ１を介して抵抗素子Ｒ２に接続されている。すなわち、第２トランジスタＱ２を流れる電流経路は第１トランジスタＱ１の制御端子Ｂ１及び抵抗素子Ｒ１を介して抵抗素子Ｒ２に接続されている。
【００１７】
上記分圧出力と基準電圧ＶＬとの比較結果が抵抗素子Ｒ９を介してトランジスタＱ２の制御端子Ｂ２に入力される。ＡＰＤのカソードの電位Ｖｋの低下によって、制御端子Ｂ２の電位が低下するように設定すると、トランジスタＱ２のコレクタ−エミッタ間を通じ抵抗素子Ｒ８を介してグランドに流れる電流は、カソード電位Ｖｋの低下によって減少し、したがって、抵抗素子Ｒ１を流れる電流が減少し、その電圧降下が減少するので、制御端子Ｂ１の電位が上昇する。帰還制御回路ＦＢＣは、このようにして制御端子Ｂ１の電位を上昇させて、第１トランジスタＱ１を流れる電流を増加させ、分圧抵抗Ｒ３，Ｒ４に流れる電流を増加させて、ＡＰＤのカソード側の電位Ｖｋを上昇させる。
【００１８】
このような抵抗素子Ｒ１の両端間の電位差は、零ボルト以下より高い電位に維持できるため、ＡＰＤを流れる電流が著しく増加した場合、すなわち、ＡＰＤのブレークダウン電圧を越える電流が流れている場合において、帰還制御回路ＦＢＣによるフィードバック制御は機能しなくなり、抵抗素子Ｒ２の電圧降下によってＡＰＤのカソード側の電位Ｖｋが低下し、すなわち、バイアス電圧が低下し、ＡＰＤに供給される電流が減少する。すなわち、ブレークダウン電圧（電流）を越えると、抵抗素子Ｒ２がリミッタとして機能する。
【００１９】
このように、本実施形態のバイアス回路では、ＡＰＤに流れる電流が小さい場合にはフィードバック機能を達成することによりカソード側の電位Ｖｋを一定に保持し、換言すれば、電流に対する電圧の変化量（出力抵抗）を小さくすると共に、ＡＰＤに流れる電流が大きい場合にはフィードバック機能を停止させることにより出力抵抗を大きくしてＡＰＤの永久破壊を抑制することができる。すなわち、ＡＰＤに入射する光パワーが小さい領域においては出力抵抗（リニアリティ）を小さく且つ一定とし、及びその光パワーに対する変動を小さくすることができる。なお、上記いずれの抵抗素子もトランジスタ等を用いて形成することができる。
【００２０】
なお、ＡＰＤの出力は反転増幅器ＡＭＰの反転入力端子に入力されるが、非反転入力端子は参照電位Ｖｒｅｆに固定されている。これらの端子は仮想短絡しているので、ＡＰＤのアノード側の電位はＶｒｅｆに保持される。反転増幅器ＡＭＰはトランスインピダンスアンプである。
【００２１】
また、上記第１及び第２トランジスタＱ１，Ｑ２は共にバイポーラトランジスタであって、これらの制御端子Ｂ１，Ｂ２はそれぞれベースを構成しており、ＭＯＳ型トランジスタと比較して高速動作を行うことができる。もちろん、第１及び第２トランジスタＱ１，Ｑ２をＭＯＳ型トランジスタで構成することも可能であるが、この場合には制御端子Ｂ１，Ｂ２はゲートとなる。
【００２２】
かかる高速動作は、光ピックアップ等に有用である。例えば、ＤＶＤ用の光ピックアップにおいては、ＡＰＤは多分割ホトダイオードであることが好ましい。また、安定化等の必要に応じて容量素子Ｃ１、Ｃ２を図示の如く挿入してもよい。
【００２３】
また、温度補償機能を有するように、比較器ＣＯＭＰに入力される基準電位ＶＬは、固定電圧（例えば、５Ｖ）を温度センサに入力することによって生成されることにしてもよい。この場合、温度センサの出力は温度によって変化するため、温度センサの温度特性を適当に選択すれば、ＡＰＤ出力の温度依存性を低下させることができる。
【００２４】
図２は、このような場合のＡＰＤのバイアス回路である。図１のものとの違いは、（１）ＡＰＤが４分割ホトダイオードであって４つのダイオードからなる点、（２）それぞれのダイオードの出力は複数の反転増幅器にそれぞれ入力されている点、（３）基準電圧ＶＬを温度センサＳの出力から生成している点、（４）ＡＰＤを含む回路の一部、すなわち、温度センサＳ、比較器ＣＯＭＰ、分圧抵抗Ｒ３，Ｒ４を１つのパッケージＰＫＧ内に収納している点、（５）パッケージの外周に幾つかの端子（ピン）を設けている点である。なお、多分割型のホトダイオードは、ＤＶＤの光ピックアップ等に適用することができる。
【００２５】
増幅器ＡＭＰからは、ＡＰＤを流れる電流量に比例して出力Ａ、Ｂ、Ｃ、Ｄが出力される。
【００２６】
図中の１番端子から１２番端子の役割は以下の通りである。
１番端子：グランド接続用
２番端子：電源（ＶＬ）接続用
３番端子：温度センサＳの出力モニタ用
４番端子：ＡＰＤゲイン設定抵抗用
５番端子：ＡＰＤのアノード
６番端子：ＡＰＤのアノード
７番端子：ＡＰＤのアノード
８番端子：ＡＰＤのアノード
９番端子：誤差アンプ（比較器ＣＯＭＰ）の出力用
１０番端子：帰還電圧モニタ用
１１番端子：ＡＰＤのカソード
１２番端子：カソード電圧入力
【００２７】
なお、４番端子に接続される抵抗の温度係数は１００ｐｐｍ／℃以下とする。また、回路素子の定数は図示の如く設定されることが好ましい。これらの定数の大小関係の説明は、図面から明らかであるので省略する。
【００２８】
図３は、図２に示した回路における光パワー（Ｗ）と、基準化したリニアリティの関係を示すグラフである。光の波長は４６６ｎｍである。同グラフに示すように、光パワーの変動に対するＡＰＤのリニアリティの変化は、増倍率が４倍から２５５倍の間において、著しく小さく、したがって、検出可能な光強度のダイナミックレンジを増加させることができる。なお、本例の出力抵抗は数Ωである。
【００２９】
なお、上記実施の形態に係るＡＰＤのバイアス回路と比較されるべき回路について説明しておく。
【００３０】
図４は、比較例に係るＡＰＤのバイアス回路の回路図である。この回路においては、ＡＰＤに対して直列に抵抗素子Ｒが接続され、その出力を増幅器ＡＭＰによって増幅している。なお、安定化のため、容量素子ＣがＡＰＤに対して並列に介在している。
【００３１】
図５は、比較例に係る回路による光パワー（Ｗ）と、基準化したリニアリティの関係を示すグラフである。抵抗素子Ｒの抵抗値は２２ｋΩである。同グラフに示すように、光パワーの変動に対するＡＰＤのリニアリティの変化は、増倍率が５倍から１２７倍の間において比較的大きく、検出可能な光強度のダイナミックレンジを増加させることができない。
【００３２】
図６は、別の比較例に係るＡＰＤのバイアス回路の回路図である。この回路は、特開平７−１６２３６９号公報に記載されているものである。この回路においても、ＡＰＤに対して直列に抵抗Ｒが接続され、その出力を増幅器ＡＭＰによって増幅している。
【００３３】
図７は、上記別の比較例に係る回路による光パワー（受光電力（μＷ））と、基準化したリニアリティの関係を示すグラフである。なお、図中には、増倍率２〜１６６の場合の特性が示される。抵抗素子Ｒの抵抗値は１ｋΩである。同グラフに示すように、光パワーの変動に対するＡＰＤのリニアリティの変化は、増倍率が大きい場合において大きく、検出可能な光強度のダイナミックレンジを増加させることができない。
【００３４】
図８は、ＡＰＤを流れる電流と出力抵抗との関係を概略的に示すグラフである。図８（Ａ）は実施形態に係るもの、図８（Ｂ）は比較例に係るもの、図８（Ｃ）は別の比較例に係るもののグラフである。
【００３５】
実施形態に係るものにおいては、ＡＰＤ電流が低い領域において出力抵抗が低い一方でＡＰＤ電流が高い領域においては出力抵抗が急激に上昇し、リミッタ（保護回路）機能が発生する。比較例に係るものにおいてはＡＰＤ電流に拘わらず出力抵抗が高く、別の比較例においてはＡＰＤ電流が低い領域においても出力抵抗が高い。出力抵抗が急激に上昇してリミッタ機能が生じる際のＡＰＤ電流をＩｓとする。Ｉｓは以下の式で与えられる。なお、抵抗素子Ｒ１乃至Ｒ４の抵抗値、電源ＶＨの電圧、カソード電位Ｖｋを、符号と同一記号で表記する。第１トランジスタＱ１のベース−エミッタ間電圧はＶｂｅとする。
【００３６】
Ｉｓ＝（ＶＨ−（１＋Ｒ２／（Ｒ３＋Ｒ４））Ｖｋ−Ｖｂｅ）／Ｒ２
【００３７】
分圧抵抗Ｒ３，Ｒ４の抵抗値が十分に大きい場合には、Ｉｓは以下の式で与えられる。
【００３８】
Ｉｓ＝（ＶＨ−Ｖｋ−Ｖｂｅ）／Ｒ２
【００３９】
以上、説明したように、上述の実施形態のバイアス回路においては、ＡＰＤに流れる電流が小さい場合にはフィードバック機能を達成することによりカソード電位Ｖｋを一定に保持し、大きい場合にはフィードバック機能を停止させ（リミッタ機能を有効とする）ることにより出力抵抗を大きくしてＡＰＤの永久破壊を抑制することができる。
【００４０】
【発明の効果】
本発明のＡＰＤのバイアス回路によれば、ＡＰＤのダイナミックレンジを更に広げることが可能な線形性を有する。
【図面の簡単な説明】
【図１】実施の形態に係るＡＰＤのバイアス回路の回路図である。
【図２】４分割ＡＰＤのバイアス回路図である。
【図３】図２に示した回路における光パワー（Ｗ）と基準化したリニアリティの関係を示すグラフである。
【図４】比較例に係るＡＰＤのバイアス回路の回路図である。
【図５】比較例に係る回路による光パワー（Ｗ）と基準化したリニアリティの関係を示すグラフである。
【図６】別の比較例に係るＡＰＤのバイアス回路の回路図である。
【図７】上記別の比較例に係る回路による受光電力（μＷ）と基準化したリニアリティの関係を示すグラフである。
【図８】ＡＰＤを流れる電流と出力抵抗との関係を概略的に示すグラフである。
【符号の説明】
ＡＭＰ…反転増幅器、Ｂ１，Ｂ２…制御端子、Ｃ…容量素子、Ｃ１…容量素子、ＣＯＭＰ…比較器、ＦＢＣ…帰還制御回路、ＰＫＧ…パッケージ、Ｑ１，Ｑ２…トランジスタ、Ｒ…抵抗素子、Ｒ１…抵抗素子、Ｒ２…抵抗素子、Ｒ３，Ｒ４…分圧抵抗、Ｒ８…抵抗素子、Ｒ９…抵抗素子、Ｓ…温度センサ、ＶＨ…電源、ＶＬ…基準電位、Ｖｋ…カソード電位、Ｖｒｅｆ…参照電位。
Claims (5)
- 抵抗素子とアバランシェホトダイオードとの間に電流経路が設定されるアバランシェホトダイオードのバイアス回路において、その制御端子の電位に応じて前記電流経路を流れる電流を制御する第１トランジスタと、前記アバランシェホトダイオードに対して並列であって前記第１トランジスタの一端に接続された分圧抵抗と、前記分圧抵抗の分圧出力に応じて前記制御端子の電位を制御する帰還制御回路とを備え、
前記制御端子は、抵抗要素を介して前記抵抗素子に接続されており、前記帰還制御回路は、前記分圧出力と基準電位が入力される比較器と、前記比較器の出力が、その制御端子に入力される第２トランジスタとを備え、前記第２トランジスタを流れる電流経路は前記第１トランジスタの制御端子及び前記抵抗要素を介して前記抵抗素子に接続され、前記第１トランジスタの前記分圧抵抗の接続された側とは反対側の他方端が、前記抵抗要素と前記抵抗素子との接続点に接続されていることを特徴とするアバランシェホトダイオードのバイアス回路。 - 前記第１及び第２トランジスタは共にバイポーラトランジスタであって、これらの前記制御端子はそれぞれベースを構成することを特徴とする請求項１に記載のアバランシェホトダイオードのバイアス回路。
- 前記アバランシェホトダイオードの出力は反転増幅器の反転入力端子に入力されていることを特徴とする請求項２に記載のアバランシェホトダイオードのバイアス回路。
- 前記アバランシェホトダイオードは多分割ホトダイオードであることを特徴とする請求項３に記載のアバランシェホトダイオードのバイアス回路。
- 前記比較器に入力される基準電圧は、固定電圧を温度センサに入力することによって生成されることを特徴とする請求項４に記載のアバランシェホトダイオードのバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000232030A JP4767396B2 (ja) | 2000-07-31 | 2000-07-31 | アバランシェホトダイオードのバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000232030A JP4767396B2 (ja) | 2000-07-31 | 2000-07-31 | アバランシェホトダイオードのバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050784A JP2002050784A (ja) | 2002-02-15 |
| JP4767396B2 true JP4767396B2 (ja) | 2011-09-07 |
Family
ID=18724772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000232030A Expired - Fee Related JP4767396B2 (ja) | 2000-07-31 | 2000-07-31 | アバランシェホトダイオードのバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4767396B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128676A (ja) * | 2002-09-30 | 2004-04-22 | Hitachi Cable Ltd | 光受信器 |
| JP4841834B2 (ja) * | 2004-12-24 | 2011-12-21 | 浜松ホトニクス株式会社 | ホトダイオードアレイ |
| JP6079066B2 (ja) * | 2012-08-31 | 2017-02-15 | 富士通株式会社 | 受信装置及び受信方法 |
| JP7174932B2 (ja) * | 2018-03-23 | 2022-11-18 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165020A (ja) * | 1982-03-25 | 1983-09-30 | Nippon Kogaku Kk <Nikon> | 光電変換装置 |
| JPS6278886A (ja) * | 1985-10-01 | 1987-04-11 | Iwatsu Electric Co Ltd | アバランシエ・ホトダイオ−ドのバイアス回路 |
-
2000
- 2000-07-31 JP JP2000232030A patent/JP4767396B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002050784A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201674B1 (en) | Direct-current stabilization power supply device | |
| JP4472874B2 (ja) | 検出回路 | |
| JP5512635B2 (ja) | 光センサおよび電子機器 | |
| US20020057079A1 (en) | Voltage regulator | |
| US5708392A (en) | Method and apparatus for providing limiting transimpedance amplification | |
| JP4772469B2 (ja) | 半導体レーザの駆動回路および発光装置ならびにディスク装置 | |
| US4485301A (en) | Linear two-terminal integrated circuit photo sensor | |
| US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
| US4509101A (en) | Protection circuit for switching power amplifier | |
| US20030178552A1 (en) | High dynamic range optical signal receiver | |
| JP2004509586A (ja) | 光検出器の大電流監視回路 | |
| US4053996A (en) | Power amplifier protection circuit | |
| JP4767396B2 (ja) | アバランシェホトダイオードのバイアス回路 | |
| GB2030808A (en) | Protecting transistors | |
| US3992678A (en) | Protective circuit for transistor amplifier | |
| US20050017796A1 (en) | Input protection circuit | |
| US5291238A (en) | Photometering circuit | |
| US6201419B1 (en) | Peak detection circuit | |
| JP2003198279A (ja) | モニタ回路および光受信器 | |
| JP2645918B2 (ja) | 増幅回路 | |
| JP2845065B2 (ja) | オペアンプ | |
| US6259297B1 (en) | Protection circuit for power transistor | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| JPH03145171A (ja) | 半導体レーザの発光回路 | |
| US11394352B2 (en) | Transimpedance amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110615 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |