JP2021100057A - 半導体光検出素子 - Google Patents

Abstract

【課題】分光特性の制御性が低下しがたい半導体光検出素子を提供する。【解決手段】半導体光検出素子１は、シリコン基板である半導体基板１１を備えている。半導体基板１１は、互いに対向する主面１１ａ及び主面１１ｂを有している。半導体基板１１は、半導体領域１３と半導体領域１５とで構成されたｐｎ接合を有している。主面１１ｂは、領域１１ｂ１と、領域１１ｂ２とを含んでいる。領域１１ｂ１は、半導体領域１５と対向している。領域１１ｂ１には、複数の窪み２１が設けられている。複数の窪み２１は、規則的に配置されるように、領域１１ｂ１に形成されている。【選択図】図１

Description

本発明は、半導体光検出素子に関する。

第一導電型の半導体領域と第二導電型の半導体領域とで構成されたｐｎ接合を有するシリコン基板を備えている半導体光検出素子が知られている（たとえば、特許文献１参照）。この半導体光検出素子が備えるシリコン基板には、不規則な凹凸が形成されている。不規則な凹凸は、シリコン基板の一の主面における少なくともｐｎ接合に対向する領域に形成されている。

半導体光検出素子に入射した光は、不規則な凹凸が形成されている領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。半導体光検出素子に入射した光の大部分は、シリコン基板を透過しがたく、シリコン基板で吸収される。半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるので、半導体光検出素子では、近赤外の波長帯域での分光感度特性が向上する。

特開２０１０−２２６０７１号公報

不規則な凹凸がシリコン基板に形成される場合、凹凸が形成される位置により凹凸の形状又はサイズが異なるので、分光特性の制御性が低下するおそれがある。たとえば、分光反射率が、一部の波長で高くならずに、広い波長範囲で低くなるおそれがある。したがって、不規則な凹凸がシリコン基板に形成される場合、外乱光成分とされる波長の光をも、シリコン基板が吸収し、半導体光検出素子が検出してしまう。

本発明の一以上の態様は、分光特性の制御性が低下しがたい半導体光検出素子を提供することを目的とする。

一つの態様に係る半導体光検出素子は、第一導電型の半導体領域と第二導電型の半導体領域とで構成されたｐｎ接合を有するシリコン基板を備えている。シリコン基板の一の主面における少なくともｐｎ接合に対向する領域には、複数の窪みが規則的に配置されるように形成されている。

上記一つの態様では、半導体光検出素子に入射した光は、複数の窪みが規則的に配置されるように形成されている領域にて乱反射される。乱反射された光は、シリコン基板内を様々な方向に進む。したがって、上記一つの態様では、シリコン基板の一の主面が平らである構成に比して、シリコン基板内での光の走行距離が増加する。シリコン基板に入射した光は、シリコン基板内を長い距離進むので、より多くの光が電荷に変換される。この結果、上記一つの態様は、近赤外の波長帯域での分光感度特性を向上する。

上記一つの態様では、シリコン基板の一の主面に、複数の窪みが規則的に配置されるように形成されている。したがって、上記一つの態様では、シリコン基板の一の主面に不規則な凹凸が形成されている構成に比して、分光特性の制御性が低下しがたい。

上記一つの態様では、シリコン基板に、第一導電型のアキュムレーション層が形成されていてもよい。複数の窪みが形成されている領域は、アキュムレーション層の表面に含まれていてもよい。

上記一つの態様では、一の主面が、複数の窪みが形成されている領域を囲むように位置している平坦面を含んでいてもよい。
上記一つの態様では、一の主面が、複数の窪みのうち互いに隣り合う窪みの間に位置している平坦面を含んでいてもよい。

別の態様に係る半導体光検出素子は、第一導電型の半導体からなり、互いに対向する第一主面及び第二主面を有するシリコン基板を備えている。シリコン基板の第一主面側には、第二導電型の半導体領域が形成されている。第二主面における少なくとも半導体領域に対向する領域には、複数の窪みが規則的に配置されるように形成されている。

上記別の態様では、半導体光検出素子に入射した光は、複数の窪みが規則的に配置されるように形成されている領域にて乱反射される。乱反射された光は、シリコン基板内を様々な方向に進む。したがって、上記別の態様では、第二主面が平らである構成に比して、シリコン基板内での光の走行距離が増加する。シリコン基板に入射した光は、シリコン基板内を長い距離進むので、より多くの光が電荷に変換される。この結果、上記別の態様は、近赤外の波長帯域での分光感度特性を向上する。

上記別の態様では、第二主面に、複数の窪みが規則的に配置されるように形成されている。したがって、上記別の態様では、第二主面に不規則な凹凸が形成されている構成に比して、分光特性の制御性が低下しがたい。

上記別の態様では、シリコン基板の第二主面側に、シリコン基板よりも高い不純物濃度を有する第一導電型のアキュムレーション層が形成されていてもよい。複数の窪みが形成されている領域は、アキュムレーション層の表面に含まれていてもよい。

上記別の態様では、第二主面が、複数の窪みが形成されている領域を囲むように位置している平坦面を含んでいてもよい。
上記別の態様では、第二主面が、複数の窪みのうち互いに隣り合う窪みの間に位置している平坦面を含んでいてもよい。

上記一つの態様及び上記別の態様では、複数の窪みが、周期的に配置されていてもよい。

上記一つの態様及び上記別の態様では、複数の窪みが、エッチングにより形成されていてもよい。

特許文献１では、不規則な凹凸は、レーザ光をシリコン基板に照射することにより形成されている。レーザ光の照射により不規則な凹凸が形成された領域には、結晶損傷（結晶欠陥）が生じ、シリコン基板の結晶性が劣化する。シリコン基板の結晶性が劣化すると、光の入射によらずに電荷がシリコン基板に発生し、当該電荷により暗電流が発生するおそれがある。

シリコン基板にレーザ光を照射する場合、不規則な凹凸を形成し終えるまでの時間が長く、生産性が低下するおそれがある。また、レーザ装置は、均一な照射条件で常に安定して動作しがたい。したがって、一つの製品内で、凹凸が形成される位置によって、凹凸の形状、又は、サイズが大幅に異なるおそれがある。この場合、たとえば、分光反射率が、広い波長範囲で更に低くなるおそれがある。
また、製品毎で、形成される凹凸の形状及びサイズが、大幅に異なるおそれがある。

複数の窪みが、エッチングにより形成されている構成では、シリコン基板の結晶性が劣化しがたく、暗電流の発生が抑制される。本構成では、分光特性の制御性がより一層低下しがたい。また、本構成では、生産性の低下が抑制され、分光感度特性のばらつきがより一層生じがたい。

本発明の一以上の態様によれば、分光特性の制御性が低下しがたい半導体光検出素子が提供される。

図１は、第一実施形態に係る半導体光検出素子の断面構成を示す図である。 図２は、複数の窪みの配列の一例を示す図である。 図３は、複数の窪みの配列の一例を示す図である。 図４は、複数の窪みの配列の一例を示す図である。 図５は、複数の窪みの配列の一例を示す図である。 図６は、複数の窪みの配列の一例を示す図である。 図７は、複数の窪みの配列の一例を示す図である。 図８は、複数の窪みの配列の一例を示す図である。 図９は、複数の窪みの配列の一例を示す図である。 図１０は、複数の窪みの配列の一例を示す図である。 図１１は、複数の窪みの配列の一例を示す図である。 図１２は、複数の窪みの形成過程を示す図である。 図１３は、複数の窪みの形成過程を示す図である。 図１４は、第一実施形態の第一変形例に係る半導体光検出素子の断面構成を示す図である。 図１５は、第一実施形態の第二変形例に係る半導体光検出素子の断面構成を示す図である。 図１６は、第一実施形態の第三変形例に係る半導体光検出素子の断面構成を示す図である。 図１７は、第二実施形態に係る半導体光検出素子の断面構成を示す図である。 図１８は、第二実施形態の変形例に係る半導体光検出素子の断面構成を示す図である。 図１９は、第三実施形態に係る半導体光検出素子を示す平面図である。 図２０は、図１９に示された半導体光検出素子のXX−XX線に沿った断面構成を示す図である。 図２１は、各光検出チャンネルと信号導線及び抵抗との接続関係を概略的に示す図である。 図２２は、第四実施形態に係る固体撮像素子を示す斜視図である。 図２３は、第四実施形態に係る固体撮像素子の断面構成を示す図である。 図２４は、第五実施形態に係る半導体光検出素子の断面構成を示す図である。 図２５は、第五実施形態に係る半導体光検出素子の製造過程を示す図である。 図２６は、第五実施形態に係る半導体光検出素子の製造過程を示す図である。 図２７は、第五実施形態に係る半導体光検出素子の製造過程を示す図である。 図２８は、第五実施形態に係る半導体光検出素子の製造過程を示す図である。 図２９は、第五実施形態に係る半導体光検出素子の製造過程を示す図である。

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第一実施形態）
図１を参照して、第一実施形態に係る半導体光検出素子１の構成を説明する。図１は、第一実施形態に係る半導体光検出素子の断面構成を示す図である。第一実施形態では、半導体光検出素子１は、たとえば、表面入射型のフォトダイオードである。

半導体光検出素子１は、図１に示されるように、半導体基板１１を備えている。半導体基板１１は、シリコン（Ｓｉ）からなる基板である。半導体基板１１は、互いに対向する主面１１ａ及び主面１１ｂを有している。主面１１ａは、半導体基板１１への光入射面である。主面１１ａが表面であり、主面１１ｂが裏面である。本実施形態では、主面１１ａは、平坦面である。半導体基板１１の厚みは、たとえば、２７０μｍである。たとえば、主面１１ａが第一主面を構成する場合、主面１１ｂは第二主面を構成する。

半導体基板１１は、第一導電型の半導体領域１３と、第二導電型の半導体領域１５と、第一導電型の半導体領域１７と、を有している。半導体領域１３は、半導体基板１１の基体を構成する。半導体領域１５と半導体領域１７とは、半導体基板１１の主面１１ａ側に配置されている。第一導電型は、たとえば、ｎ型である。第二導電型は、たとえば、ｐ型である。半導体基板１１がＳｉからなる場合、ｐ型不純物は、たとえば、第１３族元素を含み、ｎ型不純物は、たとえば、第１５族元素を含む。ｎ型不純物は、たとえば、窒素（Ｎ）、リン（Ｐ）、又はヒ素（Ａｓ）である。ｐ型不純物は、たとえば、ホウ素（Ｂ）又はアルミニウム（Ａｌ）である。第一導電型が、ｐ型であり、第二導電型が、ｎ型であってもよい。

半導体領域１３は、低不純物濃度である。半導体領域１５及び半導体領域１７は、高不純物濃度である。半導体領域１５及び半導体領域１７は、半導体領域１３よりも不純物濃度が高い。半導体領域１３の不純物濃度は、たとえば、４×１０^１２ｃｍ^−３である。半導体領域１５の不純物濃度は、たとえば、１×１０^１９ｃｍ^−３である。半導体領域１７の不純物濃度は、たとえば、１×１０^２０ｃｍ^−３である。半導体領域１５の最大厚みは、たとえば、５μｍである。半導体領域１７の厚みは、たとえば、１μｍである。

半導体領域１３と半導体領域１５とは、ｐｎ接合を構成している。ｐｎ接合は、半導体領域１３と半導体領域１５との境界に形成されている。半導体領域１５と半導体領域１７とは、互いに離間している。主面１１ａに直交する方向から見て、半導体領域１７は、半導体領域１５を囲むように、半導体領域１５の外側に位置している。半導体領域１７は、半導体領域１５の外側で、連続的又は断続的に形成されている。半導体領域１５の厚みは、たとえば、０．５μｍである。半導体領域１７の厚みは、たとえば、１．７μｍである。

半導体光検出素子１は、絶縁膜１９を備えている。絶縁膜１９は、半導体基板１１の主面１１ａに配置されている。絶縁膜１９は、主面１１ａ上に形成されている。絶縁膜１９は、たとえば、酸化膜である。本実施形態では、絶縁膜１９は、酸化シリコン（ＳｉＯ_２）からなる。絶縁膜１９は、半導体領域１５上に位置している第一領域と、半導体領域１７上に位置している第二領域とを有している。絶縁膜１９の第一領域の厚みは、たとえば、１１０ｎｍである。絶縁膜１９の第二領域の厚みは、たとえば、４００ｎｍである。絶縁膜１９の第一領域は、反射防止膜として機能してもよい。

半導体光検出素子１は、複数の電極Ｅ１，Ｅ２を備えている。電極Ｅ１は、絶縁膜１９の第一領域に配置されている。電極Ｅ２は、絶縁膜１９の第二領域に配置されている。電極Ｅ１は、絶縁膜１９の第一領域に形成されているコンタクトホールを通して、半導体領域１５と接続されている。電極Ｅ１は、半導体領域１５と絶縁膜１９とに接触している。電極Ｅ１は、半導体領域１５と電気的に接続されている。電極Ｅ２は、絶縁膜１９の第二領域に形成されているコンタクトホールを通して、半導体領域１７と接続されている。電極Ｅ２は、半導体領域１７と絶縁膜１９とに接触している。電極Ｅ２は、半導体領域１７と電気的に接続されている。電極Ｅ１，Ｅ２は、導電性材料からなる。電極Ｅ１，Ｅ２は、たとえば、アルミニウム（Ａｌ）からなる。この場合、電極Ｅ１，Ｅ２は、スパッタ法又は蒸着法により形成される。半導体光検出素子１では、電極Ｅ１は、アノード電極を構成し、電極Ｅ２は、カソード電極を構成する。

主面１１ｂは、領域１１ｂ_１と、領域１１ｂ_２とを含んでいる。領域１１ｂ_１は、半導体領域１５と対向している。領域１１ｂ_２は、領域１１ｂ_１を囲むように、領域１１ｂ_１の外側に位置している。領域１１ｂ_１には、複数の窪み２１が設けられている。複数の窪み２１は、規則的に配置されるように、領域１１ｂ_１に形成されている。本実施形態では、複数の窪み２１は、周期的に配置されている。領域１１ｂ_２は、平坦面である。領域１１ｂ_２は、主面１１ａを含む仮想平面と平行である。本実施形態では、領域１１ｂ_２は、領域１１ｂ_１の全体を囲むように位置している。この場合、領域１１ｂ_１は、枠状の、連続した平坦面である。窪み２１の深さは、たとえば、０．５〜２．０μｍである。領域１１ｂ_１（複数の窪み２１の表面）は、光学的に露出していてもよい。領域１１ｂ_１が光学的に露出している構成は、領域１１ｂ_１が空気などの雰囲気ガスと接する構成のみならず、領域１１ｂ_１上に光学的に透明な膜が形成されている構成も含む。

複数の窪み２１は、たとえば、図２及び図３に示されるように、二次元配列されていてもよい。この場合、複数の窪み２１は、互いに直交する二つの方向に、等間隔で並んでいてもよい。図２及び図３に示された複数の窪み２１は、互いに直交するＸ方向及びＹ方向に、等間隔で並んでいる。図２及び図３は、複数の窪みの配列の一例を示す図である。図３は、複数の窪み２１が形成されている主面１１ｂ（領域１１ｂ_１）を、半導体基板１１の平面（主面１１ａ）に直交する方向が０°であると規定された場合に、斜め３０°から観察したＳＥＭ画像である。

各窪み２１の表面は、たとえば、複数の傾斜面２１ａを含んでいる。図２及び図３に示された各窪み２１の表面は、四つの傾斜面２１ａを含んでいる。窪み２１の内側空間は、四つの傾斜面２１ａで画成される。窪み２１の内側空間の形状は、四角錐状である。各窪み２１は、同じ形状である。互いに隣り合う窪み２１の最深位置、すなわち、窪み２１の内側空間の頂点の、Ｘ方向での間隔（ピッチ）Ｐ_Ｘは、たとえば、０．５〜３．０μｍである。互いに隣り合う窪み２１の最深位置、すなわち、窪み２１の内側空間の頂点の、Ｙ方向での間隔（ピッチ）Ｐ_Ｙは、たとえば、０．５〜３．０μｍである。本実施形態では、間隔Ｐ_Ｘと間隔Ｐ_Ｙとは、同等である。間隔Ｐ_Ｘと間隔Ｐ_Ｙとは、異なっていてもよい。

領域１１ｂ_１は、互いに隣り合う窪み２１の間に位置する平坦面２２を含んでいる。この場合、Ｚ方向から見て、複数の窪み２１は、平坦面２２を挟んで、間接的に隣り合っている。Ｚ方向から見て、各窪み２１は、平坦面２２で囲まれている。Ｚ方向は、主面１１ａに直交する方向と平行である。領域１１ｂ_１が含んでいる平坦面２２は、領域１１ｂ_２を含む仮想平面に含まれる。領域１１ｂ_１が含んでいる平坦面２２と主面１１ａとの間隔は、領域１１ｂ_２と主面１１ａとの間隔と同等である。領域１１ｂ_１が含んでいる平坦面２２は、格子状である。領域１１ｂ_１が含んでいる平坦面２２の幅は、たとえば、０〜２．０μｍである。領域１１ｂ_１が含んでいる平坦面２２の幅が、０μｍである場合、図４に示されるように、複数の窪み２１は、Ｚ方向から見て、直接的に隣り合う。図４は、複数の窪みの配列の一例を示す図である。図４は、複数の窪み２１が形成されている主面１１ｂ（領域１１ｂ_１）を、図３と同じく斜め３０°から観察したＳＥＭ画像である。

複数の窪み２１は、たとえば、図５及び図６に示されるように、二次元配列されていてもよい。この場合、Ｘ方向に配置されている複数の窪み２１からなる第一列と、第一列とＹ方向で隣り合い、かつ、Ｘ方向に配置されている複数の窪み２１からなる第二列とでは、窪み２１の位置が、Ｘ方向に所定ピッチずれている。所定ピッチは、互いに隣り合う窪み２１の最深位置の、Ｘ方向での間隔Ｐ_Ｘより小さい。所定ピッチは、たとえば、間隔Ｐ_Ｘの半分である。図２〜図４に示された構成と、図５及び図６に示された構成とでは、複数の窪み２１の配列が相違する。図５及び図６は、複数の窪みの配列の一例を示す図である。図６は、複数の窪み２１が形成されている主面１１ｂ（領域１１ｂ_１）を、図３と同じく斜め３０°から観察したＳＥＭ画像である。

複数の窪み２１は、たとえば、図７及び図８に示されるように、一次元配列されていてもよい。複数の窪み２１は、一の方向に、等間隔で並んでいてもよい。この場合、各窪み２１は、複数の窪み２１が並んでいる上記一の方向と交差する方向に、延在していてよい。図７及び図８に示された複数の窪み２１は、Ｙ方向に等間隔で並んでいると共に、Ｘ方向に延在している。図２及び図３に示された構成と、図７及び図８に示された構成とでは、複数の窪み２１の形状及び配列が相違する。図７及び図８は、複数の窪みの配列の一例を示す図である。図８は、複数の窪み２１が形成されている主面１１ｂ（領域１１ｂ_１）を、半導体基板１１の平面（主面１１ａ）に直交する方向が０°と規定された場合に、斜め１０°から観察したＳＥＭ画像である。

図７及び図８に示された各窪み２１の表面も、四つの傾斜面２１ａを含んでいる。窪み２１の内側空間は、四つの傾斜面２１ａで画成される。窪み２１の内側空間の形状は、三角柱状である。窪み２１の内側空間は、Ｘ方向に延在している。各窪み２１は、同じ形状である。互いに隣り合う窪み２１の最深位置、すなわち、窪み２１の内側空間の頂点の、Ｙ方向での間隔Ｐ_Ｙは、たとえば、０．５〜３．０μｍである。

複数の窪み２１は、たとえば、図９に示されるように、複数の窪み２３と、複数の窪み２５とを含んでいてもよい。この場合、各窪み２３の形状と、各窪み２５の形状とは、相違している。図９は、複数の窪みの配列の一例を示す図である。

各窪み２３の表面は、図２〜図４に示された窪み２１の表面と同じく、四つの傾斜面２３ａを含んでいる。窪み２３の内側空間は、四つの傾斜面２３ａで画成される。窪み２３の内側空間の形状は、四角錐状である。複数の窪み２３は、二次元配列されている。複数の窪み２１は、互いに直交するＸ方向及びＹ方向に、等間隔で並んでいる。

各窪み２５の表面は、図７及び図８に示された窪み２１の表面と同じく、四つの傾斜面２５ａを含んでいる。窪み２５の内側空間は、四つの傾斜面２５ａで画成される。窪み２５の内側空間の形状は、三角柱状である。複数の窪み２５は、複数の窪み２３が設けられている領域の外側に設けられている。複数の窪み２３が設けられている領域は、たとえば、多角形状を呈している。複数の窪み２３が設けられている領域は、複数の辺を有している。図９に示された構成では、複数の窪み２３が設けられている領域は、矩形状を呈している。複数の窪み２５は、複数の窪み２３が設けられている領域の各辺に沿って、配列されている。この場合、各窪み２５は、複数の窪み２３が設けられている領域の各辺と交差する方向に延在している。図９に示された例では、各窪み２５は、複数の窪み２３が設けられている領域の各辺と略直行する方向に延在している。図９に示された構成では、複数の窪み２３が設けられている領域の外側に位置する四つの領域に設けられている。複数の窪み２５は、複数の窪み２３が設けられている領域の各辺と交差する方向に沿って、配列されていてもよい。この場合、各窪み２５は、複数の窪み２３が設けられている領域の各辺と略平行な方向に延在する。

複数の窪み２１の表面は、図１０及び図１１に示されるように、湾曲していてもよい。すなわち、各窪み２１の表面は、凹面形状を呈していてもよい。各窪み２３，２５の表面も、窪み２１と同様に、湾曲していてもよい。図１０及び図１１は、複数の窪みの配列の一例を示す図である。図１１の（ａ）は、複数の窪み２１が形成されている主面１１ｂ（領域１１ｂ_１）を、半導体基板１１の平面（主面１１ａ）に直交する方向が０°と規定された場合に、斜め３４．７°から観察したＳＥＭ画像である。図１１の（ｂ）は、複数の窪み２１が形成されている主面１１ｂ（領域１１ｂ_１）を、半導体基板１１の平面（主面１１ａ）に直交する方向が０°と規定された場合に、斜め８０°から観察したＳＥＭ画像である。複数の窪み２１の表面が湾曲している場合でも、領域１１ｂ_１は、互いに隣り合う窪み２１の間に位置する平坦面２２を含んでいてもよい。

図２〜図９に示されている窪み２１，２３，２５は、たとえば、以下の過程により形成されてもよい。以下の過程では、窪み２１，２３，２５は、異方性ウエットエッチングにより形成される。

マスクＭＫが、半導体基板１１の主面１１ｂに形成される（図１２の（ａ）を参照）。マスクＭＫには、各窪み２１，２３，２５の形成予定領域に対応する位置に開口ＭＫａが形成されている。マスクＭＫは、レジストマスク又はハードマスクである。レジストマスクは、レジスト材料からなる。ハードマスクは、酸化シリコン（ＳｉＯ_２）又は窒化シリコン（Ｓｉ_３Ｎ_４）からなる。図１２は、複数の窪みの形成過程を示す図である。図１２では、断面を表すハッチングが省略されている。

マスクＭＫが形成されている半導体基板１１が、エッチング液に浸漬される。エッチング液への浸漬により、半導体基板１１に対して、異方性ウエットエッチングが施される。エッチング液が、開口ＭＫａを通して半導体基板１１に達すると、エッチング液は、半導体基板１１を侵食する（図１２の（ｂ）を参照）。この場合、エッチングは、シリコン基板である半導体基板１１の面方位に応じて進む。半導体基板１１における、マスクＭＫ直下の少なくとも一部の領域は、エッチングされることなく残る。この結果、複数の窪み２１，２３，２５が、半導体基板１１に形成される（図１２の（ｃ）を参照）。半導体基板１１が〔１００〕面からエッチングされる場合、〔１１１〕面が、各窪み２１，２３，２５の表面に現れる。〔１１１〕面は、〔１００〕面に対して５４．７°を有している。したがって、各窪み２１，２３，２５の表面は、四つの傾斜面２１ａ，２３ａ，２５ａを含む。エッチング液は、たとえば、ＴＭＡＨ（水酸化テトラメチルアンモニウム溶液）である。

複数の窪み２１，２３，２５が半導体基板１１に形成された後、マスクＭＫが除去される（図１２の（ｄ）を参照）。半導体基板１１における、マスクＭＫ直下の領域は、平坦面２２を含む。マスクＭＫが除去されることにより、半導体基板１１の主面１１ｂが、平坦面２２として露出する。平坦面２２の幅は、たとえば、半導体基板１１がエッチング液に浸漬される時間により調整される。半導体基板１１がエッチング液に浸漬される時間が長いほど、平坦面２２の幅は小さくなる。

図１０及び図１１に示されている窪み２１は、たとえば、以下の過程により形成されてもよい。以下の過程では、窪み２１は、等方性ドライエッチングにより形成される。

マスクＭＫが、半導体基板１１の主面１１ｂに形成される（図１３の（ａ）を参照）。マスクＭＫには、各窪み２１の形成予定領域に対応する位置に開口ＭＫａが形成されている。マスクＭＫは、たとえば、レジストマスクである。レジストマスクは、レジスト材料からなる。図１３は、複数の窪みの形成過程を示す図である。図１３では、断面を表すハッチングが省略されている。

マスクＭＫが形成されている半導体基板１１が、ケミカルドライエッチング（ＣＤＥ）装置のチャンバ内に配置される。その後、エッチングガスにより、半導体基板１１に対して、等方性ドライエッチングが施される。エッチングガスが、開口ＭＫａを通して半導体基板１１に達すると、エッチングガスは、半導体基板１１を侵食する（図１３の（ｂ）を参照）。この場合、エッチングは、等方的に進む。半導体基板１１における、マスクＭＫ直下の少なくとも一部の領域は、エッチングされることなく残る。この結果、複数の窪み２１が、半導体基板１１に形成される（図１３の（ｃ）を参照）。窪み２１の表面は、湾曲している。エッチングガスは、たとえば、Ｃｌ_２とＨＢｒとが混合されたガス、又は、ＣＦ_２とＯ_２とが混合されたガスである。

複数の窪み２１が半導体基板１１に形成された後、マスクＭＫが除去される（図１３の（ｄ）を参照）。半導体基板１１における、マスクＭＫ直下の領域は、平坦面２２を含む。マスクＭＫが除去されることにより、半導体基板１１の主面１１ｂが、平坦面２２として露出する。平坦面２２の幅は、たとえば、エッチング時間により調整される。エッチング時間が長いほど、平坦面２２の幅は小さくなる。

半導体光検出素子１は、絶縁膜３１を備えている。絶縁膜３１は、半導体基板１１の主面１１ｂに配置されている。絶縁膜３１は、主面１１ｂ上に形成されており、主面１１ｂと接している。絶縁膜３１は、各窪み２１の表面を覆っている。絶縁膜３１の表面は、各窪み２１に対応する位置で窪んでいてもよい。絶縁膜３１は、たとえば、酸化膜である。本実施形態では、絶縁膜３１は、酸化シリコン（ＳｉＯ_２）からなる。絶縁膜３１は、窒化シリコン（Ｓｉ_３Ｎ_４）からなっていてもよい。半導体光検出素子１が、たとえば、裏面入射型のフォトダイオードである場合、絶縁膜３１は、たとえば、反射防止膜として機能してもよい。

半導体光検出素子１では、半導体基板１１は、アキュムレーション層１８を有している。アキュムレーション層１８は、半導体基板１１の主面１１ｂ側に配置されている。アキュムレーション層１８の表面は、各窪み２１の表面を含んでいる。アキュムレーション層１８は、半導体領域１３と同じ導電型である。本実施形態では、アキュムレーション層１８は、第一導電型である。アキュムレーション層１８の不純物濃度は、半導体領域１３の不純物濃度よりも大きい。アキュムレーション層１８は、たとえば、半導体基板１１内において主面１１ｂから第一導電型の不純物をイオン注入又は拡散させることによって形成されている。アキュムレーション層１８は、不純物をイオン注入又は拡散させた後に熱処理（アニール）することにより、活性化されている。アキュムレーション層１８の厚みは、たとえば、１．５μｍである。

以上のように、第一実施形態では、複数の窪み２１が領域１１ｂ_１に設けられている。
半導体光検出素子１（半導体基板１１）に入射した光は、複数の窪み２１が規則的に配置されるように形成されている領域１１ｂ_１にて乱反射される。乱反射された光は、半導体基板１１内を様々な方向に進む。たとえば、光が、領域１１ｂ_１に主面１１ａに直交する方向から入射する場合でも、光は、主面１１ａに直交する方向に正反射しがたく、主面１１ａに直交する方向と交差する方向に反射する。したがって、複数の窪み２１が領域１１ｂ_１に設けられている構成では、半導体基板１１の主面１１ｂが平らである構成に比して、半導体基板１１内での光の走行距離が増加する。半導体基板１１に入射した光は、半導体基板１１内を長い距離進むので、より多くの光が電荷に変換される。この結果、半導体光検出素子１は、近赤外の波長帯域での分光感度特性を向上する。

領域１１ｂ_１で反射された後、半導体基板１１内を進み主面１１ａに達する光は、主面１１ａに直交する方向と交差する方向から主面１１ａに入射する。主面１１ａに入射する光は、主面１１ａで再び反射する可能性が高い。主面１１ａで再び反射した光は、半導体基板１１内を更に進む。この場合、半導体基板１１内での光の走行距離がより一層増加し、より多くの光が電荷に変換される。したがって、シリコンによる吸収係数が小さい近赤外の波長帯域の光であっても、半導体基板１１で吸収される。この結果、半導体光検出素子１は、近赤外の波長帯域での分光感度特性をより一層向上する。

半導体光検出素子１では、半導体基板１１の主面１１ｂ（領域１１ｂ_１）に、複数の窪み２１が規則的に配置されるように形成されている。したがって、半導体光検出素子１では、半導体基板１１の主面１１ｂに不規則な凹凸が形成されている構成に比して、分光特性の制御性が低下しがたい。また、半導体光検出素子１では、半導体基板１１の主面１１ｂに不規則な凹凸が形成されている構成に比して、分光感度特性のばらつきが生じがたい。

特許文献１では、不規則な凹凸は、レーザ光をシリコン基板に照射することにより形成されている。レーザ光の照射により不規則な凹凸が形成された領域には、結晶欠陥が生じ、シリコン基板の結晶性が劣化する。シリコン基板の結晶性が劣化すると、光の入射によらずに電荷がシリコン基板に発生し、当該電荷により暗電流が発生するおそれがある。
シリコン基板にレーザ光を照射する場合、不規則な凹凸を形成し終えるまでの時間が長く、生産性が低下するおそれがある。また、レーザ装置は、均一な照射条件で常に安定して動作しがたい。したがって、一つの製品内で、凹凸が形成される位置によって、凹凸の形状、又は、サイズが大幅に異なるおそれがある。この場合、たとえば、分光反射率が、広い波長範囲で更に低くなるおそれがある。
また、製品毎で、形成される凹凸の形状及びサイズが、大幅に異なるおそれがある。

半導体基板１１の主面１１ｂに不規則な凹凸が形成されている構成では、凹凸の形状を制御しがたい。これに対し、複数の窪み２１が規則的に配置されるように形成されている構成では、各窪み２１の形状を制御しやすい。したがって、半導体光検出素子１では、各窪み２１の形状を制御することにより、特定の波長に対する分光特性を簡易に制御することが可能である。したがって、半導体光検出素子１では、分光特性の制御性が低下しがたい。たとえば、半導体光検出素子１では、分光反射率が、一部の波長で高くならずに、広い波長範囲で低くなるおそれがない。窪み２１の形状は、たとえば、窪み２１の深さ、窪み２１の幅、又は、窪み２１のピッチを含む。
半導体光検出素子１では、複数の窪み２１がエッチングにより形成されているので、レーザ照射により生じる上述した事象は生じがたい。すなわち、半導体光検出素子１では、半導体基板１１の結晶性が劣化しがたく、暗電流の発生が抑制される。半導体光検出素子１では、分光特性の制御性がより一層低下しがたい。また、半導体光検出素子１では、生産性の低下が抑制され、分光感度特性のばらつきがより一層生じがたい。

半導体光検出素子１では、半導体基板１１の主面１１ｂに、アキュムレーション層１８が設けられている。各窪み２１の表面は、アキュムレーション層１８の表面に含まれている。
複数の窪み２１がエッチングにより形成される場合でも、半導体基板１１に結晶欠陥が僅かながら生じることがある。この場合、電荷が、半導体基板１１の主面１１ｂ寄りの領域で、光によらずに発生するおそれがある。半導体光検出素子１では、半導体基板１１の主面１１ｂに、アキュムレーション層１８が設けられているので、アキュムレーション層１８が、光によらずに発生する電荷を再結合させ、暗電流を低減する。
アキュムレーション層１８は、半導体基板１１の主面１１ｂ付近で光により発生したキャリアが主面１１ｂでトラップされるのを抑制する。したがって、光により発生したキャリアは、半導体領域１３と半導体領域１５とで構成されるｐｎ接合へ効率的に移動する。
これらの結果、半導体光検出素子１は、光検出感度を向上させる。

アキュムレーション層１８は、複数の窪み２１が形成される前に形成されていてもよい。この場合、アキュムレーション層１８の厚みは、複数の窪み２１に対応して変化する。アキュムレーション層１８は、複数の窪み２１が形成された後に形成されていてもよい。この場合、アキュムレーション層１８の厚みは、複数の窪み２１に対応しがたく、略均一である。

半導体基板１１は、必ずしもアキュムレーション層１８を含んでいる必要はない。
半導体基板１１がアキュムレーション層１８を含まない場合、複数の窪み２１が形成されている主面１１ｂに酸化シリコン（ＳｉＯ_２）膜が形成された後、半導体基板１１が熱処理（アニール）されてもよい。更に、熱処理の後に、酸化シリコン膜上にアルミニウム（Ａｌ）層が形成されてもよい。これらの構成も、暗電流を低減する。

次に、図１４を参照して、第一実施形態の第一変形例の構成を説明する。図１４は、第一変形例に係る半導体光検出素子の断面構成を示す図である。第一変形例は、概ね、第一実施形態と類似又は同じであるが、本変形例は、複数の窪み２１が形成されている範囲に関して、第一実施形態と相違する。以下、第一実施形態と第一変形例との相違点を主として説明する。

第一変形例では、図１４に示されるように、主面１１ｂ全体に、複数の窪み２１が設けられている。窪み２１の形状は、図２〜図８、図１０、及び図１１に示された形状であってもよい。複数の窪み２１は、たとえば、図９に示されるように、複数の窪み２３と、複数の窪み２５とを含んでいてもよい。

次に、図１５を参照して、第一実施形態の第二変形例の構成を説明する。図１５は、第二変形例に係る半導体光検出素子の断面構成を示す図である。第二変形例は、概ね、第一実施形態と類似又は同じであるが、本変形例は、複数の窪み２１が主面１１ａに形成されている構成に関して、第一実施形態と相違する。以下、第一実施形態と第二変形例との相違点を主として説明する。

第二変形例では、図１５に示されるように、複数の窪み２１が主面１１ａにも形成されている。複数の窪み２１は、主面１１ａにおける、ｐｎ接合に対応する領域に形成されている。すなわち、複数の窪み２１は、半導体領域１５の表面に形成されている。主面１１ａは、半導体領域１５に対応する領域１１ａ_１と、領域１１ａ_１以外の領域１１ａ_２とを含んでいる。領域１１ａ_１は、半導体領域１５の表面である。領域１１ａ_２は、領域１１ａ_１を囲むように、領域１１ａ_１の外側に位置している。領域１１ａ_１には、上述したように、複数の窪み２１が設けられている。複数の窪み２１は、規則的に配置されるように、領域１１ａ_１に形成されている。本変形例では、複数の窪み２１は、周期的に領域１１ａ_１に配置されている。領域１１ａ_２は、平坦面である。本変形例では、領域１１ａ_２は、領域１１ａ_１の全体を囲むように位置している。この場合、領域１１ａ_１は、枠状の、連続した平坦面である。主面１１ａに形成される窪み２１の深さは、たとえば、０．５〜２．０μｍである。

主面１１ａの全体に、複数の窪み２１が設けられていてもよい。主面１１ａに形成される窪み２１の形状も、図２〜図８、図１０、及び図１１に示された形状であってもよい。主面１１ａに形成される複数の窪み２１は、たとえば、図９に示されるように、複数の窪み２３と、複数の窪み２５とを含んでいてもよい。

次に、図１６を参照して、第一実施形態の第三変形例の構成を説明する。図１６は、第三変形例に係る半導体光検出素子の断面構成を示す図である。第三変形例は、概ね、第一実施形態と類似又は同じであるが、本変形例は、支持基板２７が配置されている構成に関して、第一実施形態と相違する。以下、第一実施形態と第三変形例との相違点を主として説明する。

第三変形例では、図１６に示されるように、半導体光検出素子１は、支持基板２７を備えている。支持基板２７は、主面１１ａと対向するように、半導体基板１１に配置されている。支持基板２７は、たとえば、ガラス基板である。絶縁膜１９と支持基板２７との間には、樹脂層２９が配置されている。樹脂層２９は、たとえば、光学接着剤からなる。支持基板２７は、樹脂層２９により、半導体基板１１（絶縁膜１９）に接着されている。支持基板２７と樹脂層２９とは、半導体基板１１に入射する光に対して、光学的に透明である。図１６では、複数の電極Ｅ１，Ｅ２の図示は省略されている。支持基板２７は、たとえば、シリコン（Ｓｉ）基板であってもよい。支持基板２７は、酸化シリコン膜を介して、半導体基板１１に直接接合されていてもよい。

（第二実施形態）
図１７を参照して、第二実施形態に係る半導体光検出素子２の構成を説明する。図１７は、第二実施形態に係る半導体光検出素子の断面構成を示す図である。第二実施形態では、半導体光検出素子２は、たとえば、表面入射型のアバランシェフォトダイオードである。

半導体光検出素子２は、波長領域が可視〜近赤外領域にある低エネルギー光を検出するためのアバランシェフォトダイオードである。半導体光検出素子２は、半導体基板４０を備えている。半導体基板４０の導電型は、たとえば、ｐ⁻型である。半導体基板４０は、シリコン（Ｓｉ）結晶からなる基板である。半導体基板４０は、互いに対向している主面４０ａ及び主面４０ｂを有している。本実施形態では、主面４０ａは、平坦面である。半導体基板４０は、光感応領域４１を含んでいる。光感応領域４１は、入射光に応じて電荷が発生する領域である。導電型に付される「−」は、低不純物濃度であることを示しており、たとえば、不純物濃度が約１×１０^１５ｃｍ^−３以下であることを示す。たとえば、主面４０ａが第一主面を構成する場合、主面４０ｂは第二主面を構成する。

光感応領域４１は、平面視で主面４０ａの中央部に設けられている。光感応領域４１は、主面４０ａから半導体基板４０の内側に向けて厚みを有している。光感応領域４１は、半導体領域４３と、半導体領域４５とを含んでいる。半導体領域４３の導電型は、ｎ^＋型である。半導体領域４５の導電型は、ｐ^＋型である。導電型に付される「＋」は、高不純物濃度であることを示しており、たとえば、不純物濃度が約１×１０^１７ｃｍ^−３以上であることを示す。光感応領域４１は、半導体基板４０において、バイアス電圧を印加した際に空乏化する領域も含んでいる。半導体領域４３は、主面４０ａから半導体基板４０の内側に向けて厚みを有している。半導体領域４３は、ガードリング４３ａを有していてもよい。ガードリング４３ａの導電型は、ｎ^＋型である。ガードリング４３ａは、半導体領域４３の周端に設けられている。半導体領域４５は、半導体領域４３から更に半導体基板４０の内側に向けて厚みを有している。半導体基板４０は、拡散遮蔽領域４７を有する。拡散遮蔽領域４７の導電型は、ｐ^＋型である。拡散遮蔽領域４７は、平面視で主面４０ａの周端に位置している。拡散遮蔽領域４７は、主面４０ａから半導体基板４０の内側に向けて厚みを有している。拡散遮蔽領域４７は、光感応領域４１を囲むように設けられている。

半導体基板４０は、ｐ型不純物が添加されたシリコン基板である。半導体領域４５は、半導体基板４０よりもｐ型不純物が高濃度に添加された領域である。拡散遮蔽領域４７は、半導体領域４５よりもｐ型不純物が高濃度で添加された領域である。半導体領域４３は、ｎ型不純物が添加された領域である。半導体領域４３と半導体領域４５とは、半導体基板４０内においてｐｎ接合を構成している。

半導体光検出素子２は、パッシベーション膜４９を有している。パッシベーション膜４９は、主面４０ａ上に積層されている。半導体光検出素子２は、電極５１及び電極５３を有している。電極５１及び電極５３は、パッシベーション膜４９上に配置されている。パッシベーション膜４９には、半導体領域４３上にコンタクトホールＨ１１が設けられていると共に、拡散遮蔽領域４７上にコンタクトホールＨ１２が設けられている。電極５１は、コンタクトホールＨ１１を介して半導体領域４３に電気的に接触且つ接続されている。電極５３は、コンタクトホールＨ１２を介して拡散遮蔽領域４７に電気的に接触且つ接続されている。パッシベーション膜４９は、たとえば、酸化シリコンからなる。

半導体光検出素子２は、主面４０ｂ側に形成されている凹部５５を有している。凹部５５は、半導体基板４０が主面４０ｂから薄化されることにより形成されている。凹部５５の周囲には、枠部が存在している。枠部での半導体基板４０の厚みは、凹部５５が形成されている位置での半導体基板４０の厚みより大きい。凹部５５の側面は、凹部５５の底面に対して鈍角を成して傾斜している。凹部５５は、平面視で光感応領域４１に重なるように形成されている。凹部５５の底面と主面４０ａとの間の厚みは、たとえば、約１００〜２００μｍである。本実施形態では、凹部５５の底面と主面４０ａとの間の厚みは、約１５０μｍである。凹部５５の底面と主面４０ａとの間の厚みが、比較的小さい構成では、応答速度が高速化されると共に、半導体光検出素子２に印加するバイアス電圧が低減される。主面４０ｂは、凹部５５の底面を含んでいる。

凹部５５の底面には、複数の窪み２１が設けられている。複数の窪み２１は、規則的に配置されるように、凹部５５の底面に形成されている。複数の窪み２１は、凹部５５の底面のみに形成されている。本実施形態では、複数の窪み２１は、周期的に配置されている。凹部５５の側面と、枠部の表面とは、窪み２１が形成されていない平坦面である。枠部の表面は、主面４０ａを含む仮想平面と平行である。本実施形態では、枠部の表面は、凹部５５の底面の全体を囲むように位置している。この場合、枠部の表面は、枠状の、連続した平坦面である。窪み２１の形状は、図２〜図８、図１０、及び図１１に示された形状であってもよい。複数の窪み２１は、たとえば、図９に示されるように、複数の窪み２３と、複数の窪み２５とを含んでいてもよい。複数の窪み２１は、主面４０ｂの全体に形成されていてもよい。複数の窪み２１は、第一実施形態と同様に、エッチングにより形成される。

半導体基板４０は、半導体領域５７を有している。半導体領域５７は、凹部５５の底面に対応する領域を有している。半導体領域５７の表面は、各窪み２１の表面を含んでいる。凹部５５の底面に対応する領域は、アバランシェフォトダイオードを構成している光感応領域４１に対向している領域である。凹部５５の底面に対応する領域は、光学的に露出している。半導体領域５７における、凹部５５の底面に対応する領域、すなわちアバランシェフォトダイオードを構成している光感応領域４１に対向している領域は光学的に露出している。凹部５５の底面（複数の窪み２１の表面）は、光学的に露出していてもよい。凹部５５の底面が光学的に露出している構成は、凹部５５の底面が空気などの雰囲気ガスと接する構成のみならず、凹部５５の底面上に光学的に透明な膜が形成されている構成も含む。

半導体領域の表面は、各窪み２１の表面を含んでいる。半導体領域５７は、半導体基板４０と同じ導電型である。半導体領域５７の不純物濃度は、半導体基板４０の不純物濃度よりも大きい。半導体領域５７は、たとえば、主面４０ｂから半導体基板４０内に不純物をイオン注入又は拡散させることによって形成されている。半導体領域５７は、不純物をイオン注入又は拡散させた後に熱処理（アニール）することにより、活性化されている。半導体領域５７の厚みは、たとえば、１．５μｍである。

半導体光検出素子２は、電極５９を有している。電極５９は、半導体領域５７上に設けられており、半導体領域５７に電気的に接触且つ接続されている。半導体領域５７における電極５９が形成された領域は、光学的に露出していない。半導体領域５７は、アキュムレーション層としても機能する。
逆バイアス電圧（ブレークダウン電圧）が電極５１と電極５９との間に印加されている場合、半導体光検出素子２は、光感応領域４１に入射する光量に応じたキャリアが光感応領域４１で生成される。拡散遮蔽領域４７の近傍で生成された電荷は、拡散遮蔽領域４７に流れ込む。したがって、電極５１からの出力信号に生じる裾引きは、拡散遮蔽領域４７により低減される。

以上のように、第二実施形態では、複数の窪み２１が凹部５５の底面に設けられている。
半導体光検出素子２（半導体基板４０）に入射した光は、複数の窪み２１が規則的に配置されるように形成されている凹部５５の底面にて乱反射される。乱反射された光は、半導体基板４０内を様々な方向に進む。たとえば、光が、凹部５５の底面に、主面４０ａに直交する方向から入射する場合でも、光は、主面４０ａに直交する方向に正反射しがたく、主面４０ａに直交する方向と交差する方向に反射する。したがって、複数の窪み２１が凹部５５の底面に設けられている構成では、凹部５５の底面が平らである構成に比して、半導体基板４０内での光の走行距離が増加する。半導体基板４０に入射した光は、半導体基板４０内を長い距離進むので、より多くの光が電荷に変換される。この結果、半導体光検出素子２は、近赤外の波長帯域での分光感度特性を向上する。

凹部５５の底面で反射された後、半導体基板４０内を進み主面４０ａに達する光は、主面４０ａに直交する方向と交差する方向から主面４０ａに入射する。主面４０ａに入射する光は、主面４０ａで再び反射する可能性が高い。主面４０ａで再び反射した光は、半導体基板４０内を更に進む。この場合、半導体基板４０内での光の走行距離がより一層増加し、より多くの光が電荷に変換される。したがって、シリコンによる吸収係数が小さい近赤外の波長帯域の光であっても、半導体基板４０で吸収される。この結果、半導体光検出素子２は、近赤外の波長帯域での分光感度特性をより一層向上する。

半導体光検出素子２では、凹部５５の底面に、複数の窪み２１が規則的に配置されるように形成されている。したがって、半導体光検出素子２では、凹部５５の底面に不規則な凹凸が形成されている構成に比して、分光特性の制御性が低下しがたい。半導体光検出素子２では、凹部５５の底面に不規則な凹凸が形成されている構成に比して、分光感度特性のばらつきが生じがたい。

半導体光検出素子２では、複数の窪み２１がエッチングにより形成されているので、半導体基板４０の結晶性が劣化しがたく、暗電流の発生が抑制される。半導体光検出素子２では、分光特性の制御性がより一層低下しがたい。また、半導体光検出素子２では、生産性の低下が抑制され、分光感度特性のばらつきがより一層生じがたい。

半導体光検出素子２では、半導体基板４０の主面４０ｂに、半導体領域５７が設けられている。各窪み２１の表面は、半導体領域５７の表面に含まれている。半導体領域５７が、光によらずに発生する電荷を再結合させ、暗電流を低減する。半導体領域５７は、半導体基板４０の主面４０ｂ付近で光により発生したキャリアが主面４０ｂでトラップされるのを抑制する。したがって、光により発生した電荷は、ｐｎ接合へ効率的に移動する。これらの結果、半導体光検出素子２は、光検出感度を向上させる。

凹部５５の底面に不規則な凹凸が形成されている構成では、凹凸の形状を制御しがたい。これに対し、複数の窪み２１が規則的に配置されるように形成されている構成では、各窪み２１の形状を制御しやすい。したがって、半導体光検出素子２では、各窪み２１の形状を制御することにより、特定の波長に対する分光特性を簡易に制御することが可能である。したがって、半導体光検出素子２では、分光特性の制御性が低下しがたい。たとえば、半導体光検出素子２では、分光反射率が、一部の波長で高くならずに、広い波長範囲で低くなるおそれがない。
複数の窪み２１の形状を適切に設定することにより、たとえば、特定波長帯の光の反射率が高くされ、当該特定波長帯の光の吸収が抑えられる。この場合、複数の窪み２１が規則的に配置されるように形成されている構成は、波長フィルタの機能を有する。複数の窪み２１の形状は、たとえば、深さ、開口サイズ、ピッチ、又はパターンを含む。

高いバイアス電圧が半導体光検出素子２に印加される場合、以下の事象が生じるおそれがある。
たとえば、窪み２１が、図２及び図３に示されるように、複数の傾斜面２１ａを有している構造では、窪み２１の最深位置に電界が集中するおそれがある。たとえば、窪み２１の表面が、図１０及び図１１に示されるに、湾曲している構造では、電界集中が生じがたい。電界集中が生じた場合、マイクロプラズマが発生して、暗電流が増加するおそれがある。

次に、図１８を参照して、第二実施形態の変形例の構成を説明する。図１８は、第二実施形態の変形例に係る半導体光検出素子の断面構成を示す図である。本変形例は、概ね、第二実施形態と類似又は同じであるが、本変形例は、支持基板６０が配置されている構成に関して、第二実施形態と相違する。以下、第二実施形態と本変形例との相違点を主として説明する。

本変形例では、図１８に示されるように、半導体光検出素子２は、支持基板６０を備えている。支持基板６０は、主面４０ｂと対向するように、半導体基板４０に配置されている。支持基板６０は、たとえば、シリコン基板である。半導体基板４０と支持基板６０との間には、樹脂層ＲＬが配置されている。樹脂層ＲＬは、たとえば、主成分が、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、ポリエチレンテレフタレート（ＰＥＴ）、及びエポキシ系樹脂のいずれかである樹脂からなる。支持基板６０は、樹脂層ＲＬにより、半導体基板４０に接着されている。支持基板６０の、主面４０ｂと対向する面には、反射膜ＲＦが配置されている。反射膜ＲＦは、樹脂層ＲＬと接する。反射膜ＲＦは、たとえば、金属からなる。反射膜ＲＦは、たとえば、アルミニウム（Ａｌ）からなる。本変形例では、半導体光検出素子２は、電極５９を備えていない。半導体基板４０の主面４０ｂには、支持基板６０（反射膜ＲＦ）を通して、バイアス電圧が印加されてもよい。この場合、樹脂層ＲＬにより、半導体基板４０と支持基板６０との間に挿入される容量成分が形成される。なお、樹脂層ＲＬに代えて、誘電体層が、半導体基板４０と支持基板６０との間に配置されていてもよい。誘電体層は、たとえば、酸化シリコン（ＳｉＯ_２）からなる。

続いて、第二実施形態の上記変形例に係る半導体光検出素子２の製造方法について説明する。

まず、半導体基板４０が準備される。半導体基板４０の厚みは、たとえば、約６５０μｍである。

次に、半導体基板４０の主面４０ａ側に、半導体領域４５及び拡散遮蔽領域４７が形成される。半導体領域４５は、中央部が開口したマスクなどを用い、半導体基板４０内に主面４０ａ側から不純物を高濃度にイオン注入することにより形成される。拡散遮蔽領域４７は、周辺部領域が開口した別のマスクなどを用い、半導体基板４０内に主面４０ａ側から不純物を高濃度に拡散させることにより形成される。

次に、半導体基板４０の主面４０ａ側に、ガードリング４３ａ及び半導体領域４３が形成される。ガードリング４３ａは、リング状に開口したマスクなどを用い、半導体基板４０内に主面４０ａ側から不純物を高濃度に拡散させることにより形成される。半導体領域４３は、中央部が開口した別のマスクなどを用い、半導体基板４０内に主面４０ａ側から不純物を高濃度にイオン注入することにより形成される。

次に、半導体基板４０の主面４０ａに、パッシベーション膜４９が形成される。その後、パッシベーション膜４９にコンタクトホールＨ１１，Ｈ１２が形成され、電極５１，５３が形成される。電極５１は、コンタクトホールＨ１１内に形成され、電極５３は、コンタクトホールＨ１２内に形成される。

次に、半導体基板４０の主面４０ａ側に、仮支持基板が仮接合される。仮支持基板は、接着樹脂により、半導体基板４０に接合される。その後、半導体基板４０が、主面４０ｂ側から薄化される。半導体基板４０の薄化は、たとえば、機械研磨及び化学的機械研磨（ＣＭＰ）により行われる。この場合、研磨剤によって機械研磨が行われた後に、化学的機械研磨が行われる。

次に、半導体基板４０の主面４０ｂに、複数の窪み２１が形成される。複数の窪み２１は、上述したように、エッチングにより形成される。

次に、半導体基板４０の主面４０ｂ側に、半導体領域５７が形成される。半導体領域５７は、半導体基板４０内に主面４０ｂ側から不純物を半導体基板４０よりも高い不純物濃度となるようにイオン注入することにより、形成される。半導体領域５７の厚みは、たとえば、約１．５μｍである。半導体光検出素子２が半導体領域５７を備えない場合には、本過程は省略される。

次に、支持基板６０が、半導体基板４０に接合される。支持基板６０は、反射膜ＲＦが主面４０ｂと対向している状態で、樹脂層ＲＬにより半導体基板４０に接合される。その後、仮支持基板が、半導体基板４０から剥離される。
これらの過程により、半導体光検出素子２が得られる。

（第三実施形態）
図１９及び図２０を参照して、第三実施形態に係る半導体光検出素子３の構成を説明する。図１９は、第三実施形態に係る半導体光検出素子を示す平面図である。図２０は、図１９に示された半導体光検出素子のXX−XX線に沿った断面構成を示す図である。第三実施形態では、半導体光検出素子３は、たとえば、表面入射型のアバランシェフォトダイオードアレイである。

半導体光検出素子３では、基板６２上に複数の半導体層及び絶縁層が積層されている。図１９に示されるように、被検出光を入射させる複数の光検出チャンネルＣＨが、マトリクス状に形成されている。本実施形態では、１６個の光検出チャンネルＣＨが、４×４のマトリクス状に形成されている。半導体光検出素子３は、フォトンカウンティング用マルチチャンネルアバランシェフォトダイオードである。半導体光検出素子３の上面には、信号導線６３、抵抗６４、及び電極パッド６５が設けられている。基板６２は、たとえば、一辺が約１ｍｍの正方形状である。各光検出チャンネルＣＨは、たとえば、正方形状である。

信号導線６３は、読み出し部６３ａと、接続部６３ｂと、チャンネル外周部６３ｃとを有している。読み出し部６３ａは、各光検出チャンネルＣＨから出力された信号を運ぶ。接続部６３ｂは、各抵抗６４と読み出し部６３ａとを接続する。チャンネル外周部６３ｃは、各光検出チャンネルＣＨの外周を囲むように配線される。読み出し部６３ａは、当該読み出し部６３ａを挟んで隣接する２つの列に配置された光検出チャンネルＣＨそれぞれと接続されている。読み出し部６３ａの一端は、電極パッド６５と接続されている。本実施形態では、フォトダイオードが４×４のマトリクス状に配置されているので、半導体光検出素子３上には２本の読み出し部６３ａが配線されている。２本の読み出し部６３ａは、電極パッド６５に接続される。信号導線６３は、たとえば、アルミニウム（Ａｌ）からなる。

抵抗６４は、一端部６４ａ及びチャンネル外周部６３ｃを介して光検出チャンネルＣＨごとに設けられている。抵抗６４は、他端部６４ｂ及び接続部６３ｂを介して読み出し部６３ａに接続される。同一の読み出し部６３ａに接続される複数の抵抗６４は、当該読み出し部６３ａに接続される。同一の読み出し部６３ａに接続される抵抗６４の数は、８つである。抵抗６４は、たとえば、ポリシリコン（Ｐｏｌｙ−Ｓｉ）からなる。

次に、図２０を参照して、半導体光検出素子３の断面構成について説明する。図２０に示されるように、半導体光検出素子３は、導電型がｎ型である半導体層を有する基板６２と、基板６２上に形成された半導体層７３と、半導体層７３に形成された半導体領域７４と、保護膜７６と、半導体層７３に形成された分離部８０と、保護膜７６上に形成された信号導線６３及び抵抗６４と、を備えている。半導体層７３の導電型は、ｐ⁻型である。半導体領域７４の導電型は、ｐ^＋型である。分離部８０の導電型は、ｎ型である。被検出光は、図２０での上面から、基板６２に入射する。半導体光検出素子３の上面は、略平坦である。半導体光検出素子３の上面は、たとえば、保護膜７６の表面により構成される。半導体光検出素子３の上面は、たとえば、半導体層７３の表面により構成されてもよい。

基板６２は、基板部材ＳＭと、基板部材ＳＭ上に形成された絶縁膜６１と、絶縁膜６１上に形成された半導体層７２とを有する。基板部材ＳＭは、Ｓｉ（シリコン）からなる。絶縁膜６１は、たとえば、ＳｉＯ_２（酸化シリコン）からなる。半導体層７２の導電型は、ｎ^＋型である。半導体層７２は、Ｓｉからなる。半導体層７２の導電型は、ｎ^＋型である。半導体層７２の厚みは、たとえば、１〜１２μｍである。半導体層７２の表面７２ａは、たとえば、露出している。

半導体層７３は、ｐ型のエピタキシャル半導体層である。半導体層７３は、基板６２との界面でｐｎ接合を構成する。半導体層７３は、増倍領域ＡＭを各光検出チャンネルＣＨに対応して複数有する。増倍領域ＡＭは、被検出光の入射によって生じたキャリアをアバランシェ増倍する。半導体層７３の厚みは、たとえば、３〜５μｍである。半導体層７３は、Ｓｉからなる。したがって、半導体層７２と半導体層７３とは、シリコン基板を構成している。

半導体領域７４は、各光検出チャンネルＣＨの増倍領域ＡＭに対応して、半導体層７３上に形成されている。半導体層の積層方向で半導体領域７４の下方に位置する半導体層７３の、基板６２との界面近傍の領域が、増倍領域ＡＭである。半導体領域７４は、Ｓｉからなる。半導体層の積層方向は、以下、単に「積層方向」と称される。

分離部８０は、複数の光検出チャンネルＣＨの間に形成され、各光検出チャンネルＣＨを分離する。分離部８０は、各光検出チャンネルＣＨと一対一に対応して半導体層７３に増倍領域ＡＭが形成されるように形成される。分離部８０は、各増倍領域ＡＭの周囲を完全に囲うように基板６２上において二次元格子状に形成される。分離部８０は、積層方向で半導体層７３の上面から下面まで貫通して形成されている。分離部８０は、不純物濃度が高い導電型がｎ型の半導体層である。分離部８０の不純物は、たとえば、Ｐからなる。分離部８０が拡散により形成される場合、長い熱処理時間が必要である。この場合、半導体層７２の不純物がエピタキシャル半導体層へ拡散して、ｐｎ接合の界面がせり上がるおそれがある。このせり上がりを抑制するため、分離部８０にあたる領域の中央付近をトレンチエッチングした後、不純物の拡散を行って分離部８０を形成してもよい。トレンチ溝は、光検出チャンネルが吸収する波長帯域の光を吸収、又は反射する物質で埋められていてもよい。この場合、光検出チャンネルが吸収する波長帯域の光を吸収、又は反射する物質は、遮光部を構成する。この遮光部は、なだれ増倍による発光が隣接する光検出チャンネルに影響を及ぼして生じるクロストークを抑制する。

半導体層７３、半導体領域７４、及び分離部８０は、半導体光検出素子３の上面側において平坦面を形成し、これらの上には保護膜７６が形成されている。保護膜７６は、たとえば、ＳｉＯ_２からなる。保護膜７６は、絶縁層である。保護膜７６上には、信号導線６３及び抵抗６４が形成されている。信号導線６３の読み出し部６３ａ及び抵抗６４は、分離部８０の上方に形成されている。たとえば、半導体層７３、半導体領域７４、及び分離部８０により構成される上記平坦面が第一主面を構成する場合、半導体層７２の表面７２ａは第二主面を構成する。

信号導線６３が、アノードとして機能する。半導体光検出素子３は、カソードとして機能する電極を備えていてもよい。この電極は、たとえば、基板６２の下面側に配置されている透明電極層である。基板６２の下面側は、基板６２の、絶縁膜６１を有していない側である。透明電極層は、たとえば、ＩＴＯ（Indium Tin Oxide）からなる。カソードとして機能する電極は、半導体光検出素子３の表面側に引き出されるように形成されてもよい。

次に、図２１を参照して、各光検出チャンネルＣＨと信号導線６３及び抵抗６４との接続関係を説明する。図２１は、各光検出チャンネルと信号導線及び抵抗との接続関係を概略的に示す図である。図２１に示されるように、各光検出チャンネルＣＨの半導体領域７４と信号導線６３（チャンネル外周部６３ｃ）とは直接接続されている。したがって、信号導線６３（チャンネル外周部６３ｃ）と半導体層７３とは電気的に接続される。半導体層７３と抵抗６４の一端部６４ａとは、信号導線６３（チャンネル外周部６３ｃ）を介して接続される。各抵抗６４の他端部６４ｂは、接続部６３ｂを介して読み出し部６３ａに接続される。

基板６２では、複数の光検出チャンネルＣＨが形成された領域が基板部材ＳＭ側から薄化されている。基板部材ＳＭにおける、複数の光検出チャンネルＣＨが形成された領域に対応する部分が、除去されている。薄化された領域の周囲には、基板部材ＳＭが枠部として存在している。上記枠部も除去され、基板６２の全領域が薄化されてもよい。この場合、基板部材ＳＭ全体が、除去される。基板部材ＳＭは、たとえば、エッチング（たとえば、ドライエッチングなど）又は研磨により除去される。ドライエッチングにより基板部材ＳＭが除去される場合、絶縁膜６１はエッチングストップ層としても機能する。基板部材ＳＭが除去されることにより露出する絶縁膜６１は、除去される。

半導体層７２の表面７２ａには、複数の光検出チャンネルＣＨが形成された領域全体にわたって、複数の窪み２１が、規則的に配置されるように形成されている。半導体層７２の表面７２ａにおける、複数の窪み２１が形成されている領域は、光学的に露出している。半導体層７２の表面７２ａが光学的に露出している構成は、半導体層７２の表面７２ａが空気などの雰囲気ガスと接している構成のみならず、半導体層７２の表面７２ａ上に光学的に透明な膜が形成されている構成も含む。複数の窪み２１は、各光検出チャンネルＣＨに対向している領域のみに形成されていてもよい。窪み２１の形状は、図２〜図８、図１０、及び図１１に示された形状であってもよい。複数の窪み２１は、たとえば、図９に示されるように、複数の窪み２３と、複数の窪み２５とを含んでいてもよい。

複数の窪み２１は、基板部材ＳＭ及び絶縁膜６１が除去されることにより露出している半導体層７２に、上述した実施形態と同様に、エッチングにより形成される。複数の窪み２１がエッチングにより形成された後に、基板６２が熱処理（アニール）されてもよい。たとえば、基板６２が、Ｎ_２ガスなどの雰囲気下で、８００〜１０００℃程度の範囲で、０．５〜１．０時間程度にわたって加熱される。この熱処理により、半導体層７２における結晶損傷の回復及び再結晶化が図れ、暗電流の増加が抑制される。

半導体光検出素子３がフォトンカウンティングに用いられる場合、半導体光検出素子３は、ガイガーモードと呼ばれる動作条件下で動作する。ガイガーモードでは、各光検出チャンネルＣＨにブレークダウン電圧よりも高い逆電圧（たとえば、５０Ｖ以上）が印加される。半導体光検出素子３がガイガーモードで動作している状態で、上面側から各光検出チャンネルＣＨに被検出光が入射すると、被検出光が各光検出チャンネルＣＨにおいて吸収されてキャリアが発生する。発生したキャリアは、各光検出チャンネルＣＨ内の電界に従って加速しながら移動する。この結果、キャリアが、各増倍領域ＡＭで増倍される。増倍されたキャリアは、抵抗６４を介して信号導線６３により外部に出力される。増倍されたキャリアは、出力信号の波高値に基づいて検出される。フォトンを検出したチャンネルからは何れも同量の出力が得られるので、全チャンネルからの総出力を検出することで半導体光検出素子３のうちのいくつの光検出チャンネルＣＨから出力があったかがカウントされる。したがって、半導体光検出素子３では、被検出光の一回の照射によって、フォトンカウンティングがなされる。

以上のように、半導体光検出素子３では、半導体層７２の表面７２ａに複数の窪み２１が形成されている。
半導体光検出素子３に入射した光は、複数の窪み２１が形成されている領域で乱反射されて、半導体光検出素子３内を長い距離進む。乱反射された光は、半導体層７２，７３内を様々な方向に進む。たとえば、光が、半導体層７２の表面７２ａに、半導体光検出素子３の上面に直交する方向から入射する場合でも、光は、上面に直交する方向に正反射しがたく、上面に直交する方向と交差する方向に反射する。したがって、複数の窪み２１が半導体層７２の表面７２ａに設けられている構成では、半導体層７２の表面７２ａが平らである構成に比して、半導体光検出素子３内での光の走行距離が増加する。半導体光検出素子３に入射した光は、半導体光検出素子３の内部を長い距離進むうちに、各光検出チャンネルＣＨで吸収される。この結果、半導体光検出素子３では、近赤外の波長帯域での分光感度特性が向上する。

半導体層７２の表面７２ａで反射された後、半導体層７２，７３内を進み上面に達する光は、上面に直交する方向と交差する方向から上面に入射する。上面に入射する光は、上面で再び反射する可能性が高い。上面で再び反射した光は、半導体層７２，７３内を更に進む。この場合、半導体光検出素子３内での光の走行距離がより一層増加する。半導体光検出素子３に入射した光は、半導体光検出素子３の内部をより一層長い距離進むうちに、各光検出チャンネルＣＨで更に吸収される。この結果、半導体光検出素子３では、近赤外の波長帯域での分光感度特性がより一層向上する。

半導体光検出素子３では、半導体層７２の表面７２ａに、複数の窪み２１が規則的に配置されるように形成されている。したがって、半導体光検出素子３では、半導体層７２の表面７２ａに不規則な凹凸が形成されている構成に比して、分光特性の制御性が低下しがたい。半導体光検出素子３では、半導体層７２の表面７２ａに不規則な凹凸が形成されている構成に比して、分光感度特性のばらつきが生じがたい。

半導体光検出素子３では、複数の窪み２１がエッチングにより形成されているので、半導体層７２の結晶性が劣化しがたく、暗電流の発生が抑制される。半導体光検出素子３では、分光特性の制御性がより一層低下しがたい。また、半導体光検出素子３では、生産性の低下が抑制され、分光感度特性のばらつきがより一層生じがたい。

半導体光検出素子３では、複数の窪み２１が半導体層７２の表面７２ａに形成されている。したがって、半導体層７２は、複数の窪み２１が形成された上記表面側で光によらずに発生する不要キャリアを再結合させ、暗電流を低減する。半導体層７２は、アキュムレーション層として機能する。半導体層７２は、半導体層７２の上記表面付近で光により発生したキャリアが該表面でトラップされるのを抑制する。したがって、光により発生したキャリアは、増倍領域ＡＭへ効率的に移動する。これらの結果、半導体光検出素子３は、光検出感度を向上させる。

半導体光検出素子３では、半導体層７２における複数の光検出チャンネルＣＨの間に対応する表面も、複数の窪み２１が形成されている。したがって、複数の光検出チャンネルＣＨの間に入射した光も、複数の窪み２１で乱反射されて、いずれかの光検出チャンネルＣＨで吸収される。この結果、光検出チャンネルＣＨの間において検出感度が低下することはなく、半導体光検出素子３は、光検出感度をより一層向上させる。

半導体光検出素子３では、半導体層７２の厚みが、窪み２１の深さよりも大きい。したがって、半導体層７２によるアキュムレーション層としての作用効果を確実に確保することができる。

フォトダイオードアレイに形成される光検出チャンネルの数は、上記実施形態における数（４×４）に限定されない。光検出チャンネルＣＨ間に形成される分離部８０の数も、上記実施形態で示した数に限られず、たとえば３つ以上であってもよい。信号導線６３は、分離部８０の上方に形成されていなくてもよい。抵抗６４も分離部８０の上方に形成されていなくてもよい。各層などは、上記実施形態で例示したものに限られない。

半導体光検出素子３は、裏面入射型フォトダイオードアレイであってもよい。半導体層７２の表面７２ａから半導体光検出素子３に光が入射する場合、入射した光は、窪み２１により散乱され、半導体光検出素子３内を様々な方向に進む。保護膜７６の表面７２ａに到達する光は、窪み２１での拡散により様々な方向に進むため、保護膜７６の表面７２ａに到達した光が全反射する可能性は極めて高い。保護膜７６の表面にて全反射した光成分は、異なる面での全反射及び半導体層７２の表面７２ａ（窪み２１の表面）での乱反射を繰り返し、その走行距離が更に長くなる。半導体光検出素子３に入射した光は、半導体層７２の表面７２ａで散乱及び乱反射されて、半導体光検出素子３内を長い距離進み、各光検出チャンネルＣＨで吸収される。

半導体光検出素子３に入射した光は、その大部分が半導体光検出素子３を透過することなく、走行距離が長くされて、各光検出チャンネルＣＨで吸収される。したがって、半導体光検出素子３は、裏面入射型フォトダイオードアレイであっても、近赤外の波長帯域での分光感度特性を向上させる。

（第四実施形態）
図２２及び図２３を参照して、第四実施形態に係る半導体光検出素子４の構成を説明する。図２２は、第四実施形態に係る固体撮像素子を示す斜視図である。図２３は、第四実施形態に係る固体撮像素子の断面構成を示す図である。第四実施形態では、半導体光検出素子４は、たとえば、裏面入射型の個体撮像素子である。

半導体光検出素子４は、図２２に示されるように、半導体基板ＳＳを備えるＢＴ−ＣＣＤ（電荷結合素子）である。半導体基板ＳＳは、裏面からＫＯＨ水溶液などでエッチングされることにより薄化されている。エッチングされた半導体基板ＳＳの中央領域には凹部ＴＤが形成されており、凹部ＴＤの周囲には厚い枠部が存在している。凹部ＴＤの側面は、底面ＢＦに対して鈍角を成して傾斜している。半導体基板ＳＳの薄化された中央領域は、光感応領域（撮像領域）である。この光感応領域に、光が、Ｚ軸の負方向に沿って入射する。半導体基板ＳＳの凹部ＴＤの底面ＢＦは、光入射面を構成している。半導体基板ＳＳの枠部は、エッチングによって除去されていてもよい。この場合、半導体光検出素子４は、全領域が薄化された裏面入射型固体撮像素子である。たとえば、底面ＢＦが第一主面を構成する場合、底面ＢＦと対向する面（表面）は第二主面を構成する。

半導体光検出素子４は、上記半導体基板ＳＳとしての半導体基板８１を備えている。
半導体基板８１は、シリコン（Ｓｉ）結晶からなり、半導体基板８１の導電型は、ｐ型である。半導体基板８１は、互いに対向する主面８１ａ及び主面８１ｂを有している。本実施形態では、主面８１ａは、平坦面である。半導体基板８１の厚みは、画素ピッチＰ_Ｐ以下に設定されている。本実施形態では、画素ピッチＰ_Ｐは約１０〜４８μｍであり、半導体基板８１の厚みは約１０〜３０μｍである。本実施形態は、二相クロック駆動の例を示す。各転送電極の下には、電荷の一方向転送を確実にするために不純物濃度を異ならせた領域（不図示）が存在している。たとえば、主面８１ａが第一主面を構成する場合、主面８１ｂ（底面ＢＦ）は第二主面を構成する。

半導体基板８１の主面８１ａ側には、半導体層８３が形成されている。半導体層８３の導電型は、ｎ型である。半導体層８３は、電荷転送部として機能する。半導体基板８１と半導体層８３との間にはｐｎ接合が形成されている。半導体基板８１の主面８１ａ上には、絶縁層８７を介して、複数の電荷転送電極８５が設けられている。複数の電荷転送電極８５は、転送電極部として機能する。半導体基板８１の主面８１ａ側には、半導体層８３を垂直ＣＣＤ毎に電気的に分離するアイソレーション領域が形成されている。このアイソレーション領域の図示は、省略されている。半導体層８３の厚みは、たとえば、約０．５μｍである。

半導体基板８１の主面８１ｂにおける光感応領域８９全体には、複数の窪み２１が設けられている。複数の窪み２１は、規則的に配置されるように、主面８１ｂにおけるｐｎ接合に対向する領域に形成されている。本実施形態では、複数の窪み２１は、周期的に配置されている。半導体基板８１の枠部の表面は、主面８１ａを含む仮想平面と平行である。本実施形態では、枠部の表面は、凹部ＴＤの底面の全体を囲むように位置している。この場合、枠部の表面は、枠状の、連続した平坦面である。窪み２１の形状は、図２〜図８、図１０、及び図１１に示された形状であってもよい。複数の窪み２１は、たとえば、図９に示されるように、複数の窪み２３と、複数の窪み２５とを含んでいてもよい。複数の窪み２１は、上述した実施形態と同様に、エッチングにより形成される。

半導体基板８１の主面８１ｂ側には、アキュムレーション層９１が形成されており、主面８１ｂは光学的に露出している。主面８１ｂが光学的に露出している構成は、主面８１ｂが空気などの雰囲気ガスと接している構成のみならず、主面８１ｂ上に光学的に透明な膜が形成されている構成も含む。半導体光検出素子４が、全領域が薄化された裏面入射型固体撮像素子である場合には、半導体基板８１の主面８１ｂ全体にわたって、複数の窪み２１が形成されていてもよい。半導体光検出素子４が、光感応領域８９付近だけ薄化された裏面入射型固体撮像素子である場合には、半導体基板８１の枠部や、枠部にいたる傾斜面も含んだ主面８１ｂ全体にわたって、複数の窪み２１が形成されていてもよい。

半導体光検出素子４では、光入射面（主面８１ｂ）から光が入射すると、主面８１ｂに複数の窪み２１が形成されているために、入射した光は、窪み２１により散乱され、半導体基板８１内を様々な方向に進む。主面８１ａに到達する光成分は、窪み２１での拡散により様々な方向に進むため、主面８１ａに到達した光成分が主面８１ａにて全反射する可能性は極めて高い。主面８１ａにて全反射した光成分は、異なる面での全反射及び主面８１ｂでの乱反射を繰り返し、その走行距離が更に長くなる。半導体光検出素子４に入射した光は主面８１ａにて散乱及び乱反射されて、半導体基板８１内を長い距離進む。半導体光検出素子４に入射した光は、半導体基板８１の内部を長い距離進むうちに、半導体基板８１で吸収され、キャリアが生じる。光により生じたキャリアは、半導体層８３の画素ごとの電荷となり、転送されて検出される。したがって、半導体光検出素子４では、近赤外の波長帯域での分光感度特性が向上する。

半導体光検出素子４では、主面８１ｂに、複数の窪み２１が規則的に配置されるように形成されている。したがって、半導体光検出素子４では、主面８１ｂに不規則な凹凸が形成されている構成に比して、分光特性の制御性が低下しがたい。半導体光検出素子４では、主面８１ｂに不規則な凹凸が形成されている構成に比して、分光感度特性のばらつきが生じがたい。

半導体光検出素子４では、複数の窪み２１がエッチングにより形成されているので、半導体基板８１の結晶性が劣化しがたく、暗電流の発生が抑制される。半導体光検出素子４では、分光特性の制御性がより一層低下しがたい。また、半導体光検出素子４では、生産性の低下が抑制され、分光感度特性のばらつきがより一層生じがたい。

半導体光検出素子４では、窪み２１による散乱及び全反射により、画素間でのクロストークが発生し、解像度が低下するおそれがある。しかしながら、半導体基板８１の厚みが画素ピッチＰ_Ｐ以下に設定されているので、半導体光検出素子４は、画素間でのクロストークの発生を抑制する。

半導体光検出素子４では、半導体基板８１の主面８１ｂ側にアキュムレーション層９１が形成されている。アキュムレーション層９１は、主面８１ｂ側で光によらずに発生する不要キャリアを再結合させ、暗電流を低減する。アキュムレーション層９１は、主面８１ｂ付近で光により発生したキャリアが主面８１ｂでトラップされるのを抑制する。したがって、光により発生したキャリアは、ｐｎ接合へ効率的に移動する。この結果、半導体光検出素子４は、光検出感度をより一層向上させる。

半導体光検出素子４では、アキュムレーション層９１を形成した後に、半導体基板８１を熱処理している。したがって、半導体基板８１の結晶性が回復し、暗電流の増加が抑制される。

半導体光検出素子４では、半導体基板８１を熱処理した後に、電荷転送電極８５を形成している。電荷転送電極８５に比較的融点の低い材料を用いる場合でも、熱処理により電荷転送電極８５が溶融するようなことはない。したがって、熱処理の影響を受けることなく、電荷転送電極８５が適切に形成される。

固体撮像素子といった半導体光検出素子において、シリコンからなる半導体基板の厚みが大きい場合、たとえば、半導体基板の厚みが約２００μｍである場合、近赤外の波長帯域に分光感度特性を有する半導体光検出素子は実現され得る。しかしながら、半導体基板の厚みが大きい場合、良好な解像度を得るためには、数十ボルト程度の高いバイアス電圧を印加し、半導体基板を完全空乏化する必要がある。完全空乏化されることなく、半導体基板に中性領域が部分的に残っている場合、中性領域にて発生したキャリアが拡散して、解像度が劣化するおそれがある。
半導体基板が厚い場合。暗電流が増加するおそれもある。暗電流の増加を抑制するためには、半導体基板が冷却される必要がある。この場合、たとえば、半導体基板は、−７０〜−１００℃に冷却される。

半導体光検出素子４では、主面８１ｂに窪み２１が形成されていることにより、半導体光検出素子４に入射した光の走行距離が長くされる。したがって、半導体基板（半導体基板８１）の厚み、たとえば、光感応領域８９に対応する部分の厚みが大きくされることなく、近赤外の波長帯域に十分な分光感度特性を有する半導体光検出素子が実現される。半導体基板が厚いことにより近赤外の波長帯域に分光感度特性を有する半導体光検出素子よりも、半導体光検出素子４は、極めて低いバイアス電圧の印加又はバイアス電圧の無印加で、良好な解像度を得る。半導体光検出素子４の用途によっては、半導体基板の冷却も不要である。

半導体基板８１は、主面８１ｂから薄化されている。したがって、半導体基板８１の主面８１ａ及び主面８１ｂをそれぞれ光入射面とした半導体光検出素子を得ることができる。すなわち、半導体光検出素子４は、裏面入射型固体撮像素子だけでなく、表面入射型固体撮像素子としても用いられる。

アキュムレーション層９１が形成された後に、複数の窪み２１が形成される場合、アキュムレーション層９１の厚みは、窪み２１の深さよりも大きく設定されてもよい。この場合、窪み２１が形成された場合でも、半導体基板８１にアキュムレーション層９１が確実に残る。したがって、アキュムレーション層９１による作用効果が確保される。

（第五実施形態）
図２４を参照して、第五実施形態に係る半導体光検出素子５の構成を説明する。図２４は、第五実施形態に係る半導体光検出素子の断面構成を示す図である。第五実施形態では、半導体光検出素子５は、たとえば、表面入射型のアバランシェフォトダイオードアレイである。図２４では、断面を表すハッチングが省略されている。

半導体光検出素子５は、半導体基板１０３、配線層１０５、及び支持基板１０７を備えている。半導体基板１０３は、複数のセルＵを有している。複数のセルＵは、たとえば、行列状に二次元配列されている。複数のセルＵは、一次元配列されていてもよい。半導体基板１０３では、各セルＵに入射された入射光に応じた信号が、各セルＵから出力される。各セルＵは、一つ又は複数のアバランシェフォトダイオードを含んでいる。本実施形態では、各セルＵは、１つのアバランシェフォトダイオードＡＰＤを含んでいる。アバランシェフォトダイオードＡＰＤは、たとえば、第二実施形態に示された半導体光検出素子２と同様の構成を有している。

半導体基板１０３の導電型は、たとえば、ｐ⁻型である。半導体基板１０３は、シリコン（Ｓｉ）結晶からなる基板である。半導体基板１０３は、互いに対向している主面１０３ａ及び主面１０３ｂを有している。主面１０３ａは、平坦面である。たとえば、主面１０３ａが第一主面を構成する場合、主面１０３ｂは第二主面を構成する。

各セルＵに含まれるアバランシェフォトダイオードＡＰＤは、半導体領域４３と、半導体領域４５と、半導体領域５７と、半導体領域１１１と、を含んでいる。半導体領域１１１は、半導体基板１０３の基体を構成する。したがって、半導体領域１１１の導電型は、半導体基板１０３の導電型であるｐ⁻型である。第二実施形態と同様に、半導体領域４３及びガードリング４３ａと、半導体領域４５とは、ｐｎ接合を構成している。本実施形態では、半導体領域５７は、各セルＵにおいて、半導体領域１１１を囲むように設けられている。半導体領域４３上には、反射防止膜として機能する絶縁膜１１３が配置されている。絶縁膜１１３は、たとえば、酸化シリコン（ＳｉＯ_２）からなる。絶縁膜１１３は、窒化シリコン（Ｓｉ_３Ｎ_４）からなっていてもよい。

半導体基板１０３には、トレンチＴＲが形成されている。トレンチＴＲは、主面１０３ａに開口している。トレンチＴＲの深さ方向は、半導体基板１０３の厚み方向である。トレンチＴＲは、複数のセルＵのうちの互いに隣り合うセルＵ同士を物理的に分離している。トレンチＴＲは、主面１０３ａに直交する方向から見て、各セルＵを囲んでいる。互いに隣り合うセルＵは、トレンチＴＲにより、互いに電気的に分離されている。本実施形態では、トレンチＴＲは、主面１０３ａに直交する方向から見て、半導体基板１０３に格子状に形成されている。トレンチＴＲの側面及び底面は、半導体領域５７により構成されている。すなわち、半導体領域５７は、トレンチＴＲに露出している。

トレンチＴＲには、遮光部材１２１が配置されている。遮光部材１２１は、光を反射する材料からなる。遮光部材１２１は、光を吸収する材料からなっていてもよい。遮光部材１２１は、たとえば、タングステン（Ｗ）からなる。遮光部材１２１は、光を反射又は吸収する材料がトレンチＴＲ内に充填されることにより形成される。遮光部材１２１は、トレンチＴＲの開口において、主面１０３ａに露出する表面を有している。遮光部材１２１の表面は、絶縁層１２３により覆われている。

配線層１０５は、半導体基板１０３の主面１０３ａ上に配置されている。配線層１０５は、絶縁層１２５と、複数の接続導線１２７と、複数のクエンチング抵抗１２９と、共通導線１３１と、を備えている。絶縁層１２５は、電気絶縁性を有していると共に、被検出光を透過する材料からなる。絶縁層１２５は、たとえば、酸化シリコン（ＳｉＯ_２）からなる。各接続導線１２７は、絶縁層１２５内に配置されており、一端と他端とを有している。接続導線１２７の一端は、複数のセルＵのうち対応するセルＵに含まれている半導体領域４３に接続されている。接続導線１２７の他端は、複数のクエンチング抵抗１２９のうち対応するクエンチング抵抗１２９に接続されている。各接続導線１２７は、互いに対応する半導体領域４３とクエンチング抵抗１２９とを電気的に接続している。

クエンチング抵抗１２９は、絶縁層１２５上に形成されている。クエンチング抵抗１２９は、主面１０３ａに直交する方向から見て、半導体領域４３の周縁に沿うように配置されている。各クエンチング抵抗１２９は、対応する接続導線１２７に接続される一端と、共通導線１３１に電気的に接続される他端とを有している。共通導線１３１は、複数のクエンチング抵抗１２９の各他端と電気的に接続されている。共通導線１３１は、絶縁層１２５から露出するように配置されている電極パッド１３３に電気的に接続されている。電極パッド１３３は、共通導線１３１、各クエンチング抵抗１２９、及び各接続導線１２７を通して、各セルＵに含まれる半導体領域４３と電気的に接続されている。電極パッド１３３には、たとえば、信号を取り出すボンディングワイヤが接続される。

配線層１０５は、半導体領域５７と電気的に接続されている導線１３５を備えている。導線１３５は、絶縁層１２５から露出するように配置されている電極パッド１３７に電気的に接続されている。導線１３５は、半導体領域５７と電気的に接続される一端と、電極パッド１３７に電気的に接続される他端と、を有している。電極パッド１３７には、たとえば、バイアス電圧を印加するボンディングワイヤが接続される。

各導線１２７，１３１，１３５及び各電極パッド１３３，１３７は、たとえば、金属材料からなる。各導線１２７，１３１，１３５及び各電極パッド１３３，１３７は、たとえば、銅（Ｃｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、又は白金（Ｐｔ）からなる。クエンチング抵抗１２９は、各導線１２７，１３１，１３５及び各電極パッド１３３，１３７を構成する金属材料よりも電気抵抗が高い材料からなる。クエンチング抵抗１２９は、たとえば、シリコンクロム（ＳｉＣｒ）、ポリシリコン、ニッケルクロム（ＮｉＣｒ）、又はフェロクロム（ＦｅＣｒ）からなる。

半導体光検出素子５は、複数のレンズ１０９を備えている。複数のレンズ１０９は、配線層１０５上に配置されている。レンズ１０９は、複数のセルＵ（半導体領域４３，４５）のうち対応するセルＵ上に位置するように配置されている。半導体光検出素子５は、複数のレンズ１０９を備えていなくてもよい。

半導体基板１０３の主面１０３ｂには、各セルＵに含まれている半導体領域４３，４５に対向する領域に、複数の窪み２１が規則的に配置されるように形成されている。本実施形態では、窪み２１は、半導体領域４３，４５に対向する領域のみに形成されている。窪み２１の形状は、図２〜図８、図１０、及び図１１に示された形状であってもよい。複数の窪み２１は、たとえば、図９に示されるように、複数の窪み２３と、複数の窪み２５とを含んでいてもよい。複数の窪み２１は、上述した実施形態と同様に、エッチングにより形成される。

支持基板１０７は、接着層１１０により、半導体基板１０３に接合されている。支持基板１０７は、半導体基板１０３の主面１０３ｂと対向するように配置されている。支持基板１０７は、たとえば、ガラス基板である。接着層１１０は、たとえば、酸化シリコン（ＳｉＯ_２）からなる。支持基板１０７は、たとえば、シリコン（Ｓｉ）基板であってもよい。

以上のように、第五実施形態では、複数の窪み２１が半導体基板１０３の主面１０３ｂに設けられている。複数の窪み２１は、各セルＵに含まれている半導体領域４３，４５に対向する領域毎に形成されている。
半導体基板１０３に入射した光は、複数の窪み２１が規則的に配置されるように形成されている主面１０３ｂにて乱反射される。乱反射された光は、半導体基板１０３内を様々な方向に進む。たとえば、光が、主面１０３ｂに、主面１０３ａに直交する方向から入射する場合でも、光は、主面１０３ａに直交する方向に正反射しがたく、主面１０３ａに直交する方向と交差する方向に反射する。したがって、複数の窪み２１が主面１０３ｂに設けられている構成では、主面１０３ｂが平らである構成に比して、半導体基板１０３内での光の走行距離が増加する。半導体基板１０３に入射した光は、半導体基板１０３内を長い距離進むので、より多くの光が電荷に変換される。この結果、半導体光検出素子５は、近赤外の波長帯域での分光感度特性を向上する。

主面１０３ｂで反射された後、半導体基板１０３内を進み主面１０３ａに達する光は、主面１０３ａに直交する方向と交差する方向から主面１０３ａに入射する。主面１０３ａに入射する光は、主面１０３ａで再び反射する可能性が高い。主面１０３ａで再び反射した光は、半導体基板１０３内を更に進む。この場合、半導体基板１０３内での光の走行距離がより一層増加し、より多くの光が電荷に変換される。したがって、シリコンによる吸収係数が小さい近赤外の波長帯域の光であっても、半導体基板１０３で吸収される。この結果、半導体光検出素子５は、近赤外の波長帯域での分光感度特性をより一層向上する。

半導体光検出素子５では、主面１０３ｂに、複数の窪み２１が規則的に配置されるように形成されている。したがって、半導体光検出素子５では、主面１０３ｂに不規則な凹凸が形成されている構成に比して、分光特性の制御性が低下しがたい。半導体光検出素子５では、主面１０３ｂに不規則な凹凸が形成されている構成に比して、分光感度特性のばらつきが生じがたい。

半導体光検出素子５では、複数の窪み２１がエッチングにより形成されているので、半導体基板１０３の結晶性が劣化しがたく、暗電流の発生が抑制される。半導体光検出素子５では、分光特性の制御性がより一層低下しがたい。また、半導体光検出素子５では、生産性の低下が抑制され、分光感度特性のばらつきがより一層生じがたい。

続いて、図２５〜図２９を参照して、第五実施形態に係る半導体光検出素子５の製造方法について説明する。図２５〜図２９は、第五実施形態に係る半導体光検出素子の製造過程を示す図である。図２５〜図２９では、断面を表すハッチングが省略されている。

まず、図２５に示されるように、半導体基板１０３と配線層１０５とが積層されている構造体１４０が準備される。構造体１４０の半導体基板１０３は、複数のアバランシェフォトダイオードＡＰＤ（半導体領域４３，４５，５７，１１１）を含んでいる。半導体基板１０３には、トレンチＴＲが形成されており、トレンチＴＲには遮光部材１２１が配置されている。構造体１４０の配線層１０５は、絶縁層１２５と、複数の接続導線１２７と、複数のクエンチング抵抗１２９と、共通導線１３１と、電極パッド１３３と、導線１３５と、電極パッド１３７とを含んでいる。半導体基板１０３に複数のアバランシェフォトダイオードＡＰＤを形成する過程と、半導体基板１０３に積層される配線層１０５を形成する過程とは、当該技術分野では既知であるため、これらの過程の説明を省略する。

次に、図２６に示されるように、構造体１４０に、仮支持基板１４１が仮接合される。仮支持基板１４１は、接着樹脂１４３により、配線層１０５に接合される。その後、半導体基板１０３が、主面１０３ｂ側から薄化される。半導体基板１０３の薄化は、たとえば、化学的機械研磨により行われる。

次に、図２７に示されるように、半導体基板１０３の主面１０３ｂに、複数の窪み２１が形成される。複数の窪み２１は、上述したように、エッチングにより形成される。

次に、図２８に示されるように、支持基板１０７が、構造体１４０に接合される。支持基板１０７は、支持基板１０７が主面１０３ｂと対向している状態で、接着層１１０により構造体１４０（半導体基板１０３）に接合される。

次に、図２９に示されるように、仮支持基板１４１が、構造体１４０から剥離される。その後、複数のレンズ１０９が、配線層１０５上に形成される。
これらの過程により、図２４に示された半導体光検出素子５が得られる。

半導体光検出素子が、フォトダイオードアレイである場合、各画素で形成される複数の窪み２１は、図９に示されているように、複数の窪み２３と、複数の窪み２５とを含んでいてもよい。この場合、各画素間でのクロストークが生じがたい。窪み２５での散乱及び反射は、窪み２３での散乱及び反射に比して、方向性を有する。窪み２５が、隣り合う画素の間の境界と交差する方向に延在している場合、窪み２５にて散乱及び反射する光は、隣接する画素に入射しがたい。

以上、本発明の実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

複数の窪み２１，２３，２５は、深さが異なる窪みを含んでいてもよい。
たとえば、複数の窪み２１は、第一深さを有する複数の第一窪みと、第一深さより大きい第二深さを有する複数の第二窪みと、を含んでいてもよい。この場合、第一窪みの幅と、第二窪みの幅とは、異なっていてもよい。複数の窪み２１は、複数の第一窪み及び複数の第二窪みを含んでいる場合、複数の第一窪みと、複数の第二窪みとは、規則的に配置されるように形成される。たとえば、複数の第一窪みと、複数の第二窪みとは、交互に位置していてもよい。たとえば、第一の数の第一窪みが連続的に位置している領域と、第二の数の第二窪みが連続的に位置している領域と、が交互に位置していてもよい。第一の数は、「２」以上の値であり、第二の数は、第一の数より大きい値である。
たとえば、複数の窪み２１は、それぞれ深さが異なる三つ以上の窪みを複数ずつ含んでいてもよい。

半導体光検出素子１〜５では、ｐ型及びｎ型の各導電型が、上述した導電型とは逆になるように入れ替わっていてもよい。

１〜５…半導体光検出素子、１１，４０，８１，１０３…半導体基板、１１ａ，１１ｂ，４０ａ，４０ｂ，８１ａ，８１ｂ，１０３ａ，１０３ｂ…主面、１３，１５，４３，４５…半導体領域、１８，９１…アキュムレーション層、２１…窪み、２２…平坦面。

Claims (10)

1. 第一導電型の半導体領域と第二導電型の半導体領域とで構成されたｐｎ接合を有するシリコン基板を備え、
   前記シリコン基板の一の主面における少なくとも前記ｐｎ接合に対向する領域には、複数の窪みが規則的に配置されるように形成されていることを特徴とする半導体光検出素子。
2. 前記シリコン基板には、第一導電型のアキュムレーション層が形成されており、
   前記複数の窪みが形成されている前記領域は、前記アキュムレーション層の表面に含まれている、請求項１に記載の半導体光検出素子。
3. 前記一の主面は、前記複数の窪みが形成されている前記領域を囲むように位置している平坦面を含んでいる、請求項１又は２に記載の半導体光検出素子。
4. 前記一の主面は、前記複数の窪みのうち互いに隣り合う窪みの間に位置している平坦面を含んでいる、請求項１〜３のいずれか一項に記載の半導体光検出素子。
5. 第一導電型の半導体からなり、互いに対向する第一主面及び第二主面を有すると共に前記第一主面側に第二導電型の半導体領域が形成されたシリコン基板を備え、
   前記第二主面における少なくとも前記半導体領域に対向する領域には、複数の窪みが規則的に配置されるように形成されていることを特徴とする半導体光検出素子。
6. 前記シリコン基板の第二主面側には、前記シリコン基板よりも高い不純物濃度を有する第一導電型のアキュムレーション層が形成されており、
   前記複数の窪みが形成されている前記領域は、前記アキュムレーション層の表面に含まれている、請求項５に記載の半導体光検出素子。
7. 前記第二主面は、前記複数の窪みが形成されている前記領域を囲むように位置している平坦面を含んでいる、請求項５又は６に記載の半導体光検出素子。
8. 前記第二主面は、前記複数の窪みのうち互いに隣り合う窪みの間に位置している平坦面を含んでいる、請求項５〜７のいずれか一項に記載の半導体光検出素子。
9. 前記複数の窪みは、周期的に配置されている、請求項１〜８のいずれか一項に記載の半導体光検出素子。
10. 前記複数の窪みは、エッチングにより形成されている、請求項１〜９のいずれか一項に記載の半導体光検出素子。

Images