JP3786556B2 - 受光アンプ回路 - Google Patents
受光アンプ回路 Download PDFInfo
- Publication number
- JP3786556B2 JP3786556B2 JP2000046636A JP2000046636A JP3786556B2 JP 3786556 B2 JP3786556 B2 JP 3786556B2 JP 2000046636 A JP2000046636 A JP 2000046636A JP 2000046636 A JP2000046636 A JP 2000046636A JP 3786556 B2 JP3786556 B2 JP 3786556B2
- Authority
- JP
- Japan
- Prior art keywords
- feedback resistor
- circuit
- parallel
- light receiving
- phase compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は書込み可能なコンパクトディスク（以降ＣＤ−Ｒ／ＲＷと呼ぶ）の駆動装置、書込み可能なデジタルビデオディスク（以降書込み可能なＤＶＤ装置と呼ぶ）の駆動装置等に用いられる受光アンプ回路に関し、特に、書込み時に光ピックアップ用受光素子に生じる大きな光電流をパイパスするクランプ回路を具備した受光アンプ回路の安定動作と周波数応答特性の改善を図ったものである。
【０００２】
【従来の技術】
図７は、従来の受光アンプ回路の構成を示す回路図である。ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置用のクランプ回路ＣＬＰを具備した受光アンプ回路は、差動アンプＡ７１を有している。差動アンプＡ７１の負相入力端子にはフォトダイオードＰＤが接続されており、差動アンプＡ７１の正相入力端子には所定の電圧が入力されている。フォトダイオードＰＤが出力する光電流１ｓｃ７は、負帰還抵抗Ｒｆ７１を用いて電流−電圧変換を行っている。負帰還抵抗Ｒｆ７１には、位相補償コンデンサＣｆ７が並列に接続されており、位相補償コンデンサＣｆ７が差動アンプＡ７１の負帰還動作を安定化させている。
【０００３】
また、負帰還抵抗Ｒｆ７１には、クランプ回路ＣＬＰが並列に接続されている。クランプ回路ＣＬＰには、差動アンプＡ７２が設けられており，その正相入力端子には差動アンプＡ７１の出力端子が接続され、負相入力端子には所定の電圧Ｖｒｅｆ７２が印加されている。差動アンプＡ７２の出力端子には差動アンプＡ７１の負相入力端子が接続されている。クランプ回路ＣＬＰは、負帰還抵抗Ｒｆ７１に大きな電流が流れるとき、その電流がバイパスされる。
【０００４】
次に、従来の受光アンプ回路の動作について説明する。フォトダイオードＰＤからの入力電流Ｉｓｃ７が小さいときは、差動アンプＡ７１の出力端子の電圧は、Ｖｒｅｆ７１＋Ｉｓｃ７×Ｒｆ７１＜Ｖｒｅｆ７２であり、差動アンプＡ７２は導通しない。
【０００５】
フォトダイオードＰＤからの入力電流Ｉｓｃ７が大きくなり、 差動アンプＡ７１の出力電圧が差動アンプＡ７２の負相入力端子の電圧Ｖｒｅｆ７２より大きくなると、差動アンプＡ７２が導通する。従って、負帰還抵抗Ｒｆ７１を流れる電流Ｉｆ７１が差動アンプＡ７２にバイパスされるので、差動アンプＡ７１の飽和を回避することができる。
【０００６】
【発明が解決しようとする課題】
ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置用受光素子には書込み状態から読込み状態となるとき、すなわち、フォトダイオードＰＤが大光量受光状態から小光量受光状態になるとき、パルス状の光信号が入力されることになる。このハイレベルからローレベルヘ変化するパルス信号光に対し、受光アンプ回路はリンギングや応答遅れを極力抑えて、小光量受光状態の出力電圧レベルヘ急速に収束することが必要となる。図７に示す従来の受光アンプ回路では、負帰還ループにある程度のゲインを持つ差動アンプＡ７２が設けられているので、クランプ回路ＣＬＰがオン、即ち、起動したとき、受光アンプ回路の発振を防止するため、高周波領域で差動アンプＡ７２のゲインを落とす必要がある。このため差動アンプＡ７２には、位相補償コンデンサＣＰ２が設けられている。
【０００７】
しかしながら、差動アンプＡ７２に位相補償コンデンサＣＰ２を設けると、受光アンプ回路が大光量受光状態から小光量受光状態へ変化するとき、クランプ回路ＣＬＰがオフ、即ち遮断状態になることが遅れ、受光アンプ回路が小光量受光状態の出力電圧レベルヘの切替えが遅れるという問題点がある。
【０００８】
本発明は、このような問題を解決するものであり、大きな光電流の入力に対しても飽和することがなく、充分な位相補償ができるとともに、入力の大きさが変わった場合にクランプ回路のオンオフの切替えを高速にできる受光アンプ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の受光アンプ回路は、光信号を受信するフォトダイオードと、基準電圧が入力される第１の入力端子および該フォトダイオードの出力電流が入力される第２の入力端子を有する差動アンプと、該差動アンプの出力端子と該第２の入力端子間に設けられた主帰還抵抗と、該主帰還抵抗に並列に接続された第１の位相補償コンデンサと、前記主帰還抵抗に並列に設けられ、該主帰還抵抗の電流をバイパスするクランプ回路とが、同一基板上にモノリシックに集積された受光アンプ回路において、前記クランプ回路が、前記主帰還抵抗より小さい抵抗値の副帰還抵抗と該副帰還抵抗に並列に接続された第２の位相補償コンデンサとの並列回路と、該並列回路に直列に接続されたダイオード接続のトランジスタとを有し、前記ダイオード接続のトランジスタが、前記差動アンプの前記出力端子と接続され、前記副帰還抵抗と第２の位相補償コンデンサとの並列回路が前記差動アンプの第２の入力端子および前記フォトダイオードに接続されていることを特徴とする。
【００１０】
前記第２の位相補償コンデンサが、第１の極性の半導体基板上に積層されて前記トランジスタのコレクタと同一極性である第２の極性の半導体層と、該半導体層上に形成された絶縁層と、該絶縁層上に設けられた導電層とによって形成されていてもよい。
【００１２】
前記第２の位相補償コンデンサが、第１の極性の半導体基板上に前記トランジスタのコレクタと同一極性の第２の極性の半導体層が積層されており、該半導体層上に形成された絶縁層の上に設けられてもよい。
【００１３】
前記第２のコンデンサが、第１の極性の半導体基板と、この半導体基板上に積層された第２の極性の半導体層と、該第１の極性の半導体基板と該第２の極性の半導体層との接合部に所定の面積の該第２の極性の高濃度半導体層とによって形成されており、該第２の極性の半導体層と該基板間の接合容量と、該所定の面積の該第２の極性の高濃度半導体層と該半導体基板間の接合容量と、を加算して前記第２のコンデンサの容量値が形成されていてもよい。
【００１５】
前記クランプ回路の前記トランジスタに、少なくとも１個以上のダイオード接続のトランジスタが直列に接続されているものでもよい。
【００１８】
本発明の他の受光アンプ回路は、光信号を受信するフォトダイオードと、基準電圧が入力される第１の入力端子および該フォトダイオードの出力電流が入力される第２の入力端子を有する差動アンプと、該差動アンプの出力端子と該第２の入力端子間に設けられた主帰還抵抗と、前記主帰還抵抗に並列に設けられ、該主帰還抵抗の電流をバイパスするクランプ回路とが、同一基板上にモノリシックに集積された受光アンプ回路において、前記クランプ回路が、前記主帰還抵抗より小さい抵抗値の副帰還抵抗と、該副帰還抵抗に並列に接続された第２の位相補償コンデンサとの並列回路と、該並列回路に直列に接続され、それぞれがダイオード接続されて相互に直列または並列に接続された複数のトランジスタとを有し、前記直列または並列に接続された複数のダイオード接続のトランジスタが、前記差動アンプの前記出力端子に接続され、前記副帰還抵抗と第２の位相補償コンデンサとの並列回路が前記差動アンプの第２の入力端子および前記フォトダイオードに接続されていることを特徴とする。
【００２０】
【発明の実施の形態】
（実施の形態１）
図１は，本発明の受光アンプ回路の実施の形態の一例を示す回路図である。受光アンプ回路１０は、フォトダイオードＰＤを入力信号源とした電圧−並列負帰還アンプである。
【００２１】
フォトダイオードＰＤの出力電流Ｉｓｃ１は、差動アンプＡ１の第２の入力端子Ｔ２である負相入力端子に入力され、差動アンプＡ１の第１の入力端子Ｔ１である正相入力端子には所定の基準電圧Ｖｒｅｆ１が入力されている。差動アンプＡ１の第２の入力端子Ｔ２と出力端子Ｔ０間には主帰還抵抗Ｒｆ１と位相補償コンデンサＣ１とクランプ回路ＣＬＰとが並列に接続されている。位相補償コンデンサＣ１は、クランプ回路ＣＬＰが動作していないときに受光アンプ回路１０の発振を防止する。
【００２２】
クランプ回路ＣＬＰは、主帰還抵抗Ｒｆ１の抵抗値より小さい副帰還抵抗Ｒｆ２と、位相補償コンデンサＣ２との並列回路と、ダイオード接続のトランジスタＱ１とが直列に接続されて構成されている。ダイオード接続のトランジスタＱ１とは、トランジスタのベースとコレクタを短絡したものである。トランジスタＱ１のコレクタは、差動アンプＡ１の出力端子Ｔ０が接続されており、トランジスタＱ１のエミッタは、副帰還抵抗Ｒｆ２と位相補償コンデンサＣ２との並列回路が接続されている。
【００２３】
次に、本実施の形態１の受光アンプ回路１０の動作を説明する。フォトダイオードＰＤへの信号入力が小さく、フォトダイオードＰＤを流れる電流Ｉｓｃ１が小さい場合には、ダイオード接続のトランジスタＱ１がオフ状態になり、差動アンプＡ１の出力端子Ｔ０からの出力は、主帰還抵抗Ｒｆ１によってのみ帰還される。
【００２４】
これに対して、フォトダイオードＰＤへの信号入力が大きく、フォトダイオードＰＤを流れる電流Ｉｓｃ１が大きい場合には、ダイオード接続のトランジスタＱ１がオン状態となる。トランジスタＱ１のオン抵抗の抵抗値は小さく、また、副帰還抵抗Ｒｆ２の抵抗値が主帰還抵抗Ｒｆ１の抵抗値より小さいので、主帰還抵抗Ｒｆ１の抵抗値よりクランプ回路の抵抗値が小さくなり、出力端子Ｔ０からフォトダイオードＰＤに流れる電流の大部分はクランプ回路ＣＬＰにバイパスされる。
【００２５】
位相補償コンデンサＣ２は、クランプ回路ＣＬＰ動作時に受光アンプ回路１０の発振を停止する。クランプ回路ＣＬＰが動作していないときは、主帰還抵抗Ｒｆ１と位相補償コンデンサＣ１とによって位相補償されているが、クランプ回路ＣＬＰ動作時には、主帰還抵抗Ｒｆ１よりはるかに小さい副帰還抵抗Ｒｆ２と、この副帰還抵抗Ｒｆ２に対して並列に接続された位相補償コンデンサＣ２とによって、十分に位相が補償される。
【００２６】
以上のように、フォトダイオードＰＤに流れる電流Ｉｓｃ１が、所定の大きさ以上の場合は、出力端子Ｔ０からフォトダイオードＰＤに流れる電流の大部分はクランプ回路ＣＬＰにバイパスされるので、受光アンプ回路１０の飽和を回避できる。
【００２７】
また、本実施の形態１の受光アンプ回路１０は、クランプ回路ＣＬＰを、スイッチング特性を有するダイオード接続のトランジスタＱ１と、主帰還抵抗Ｒｆ１より小さい抵抗値の副帰還抵抗Ｒｆ２および位相補償コンデンサＣ２とによって構成し、ゲインを持つ差動アンプ等を用いていないので、大きな容量の位相補償コンデンサを付加する必要がなく、受光アンプ回路１０が大光量受光状態と小光量受光状態とに高速で切替えることができる。
【００２８】
従って、本実施の形態１によれば、クランプ回路ＣＬＰが動作しているときも、充分な位相補償ができるとともに、クランプ回路ＣＬＰの遮断時も応答速度の高速な受光アンプ回路が提供される。
【００２９】
図１に示す受光アンプ回路１０は、例えば同一基板上にモノリシックに集積されて構成される。この場合、トランジスタＱ１のコレクタと基板との間には、寄生容量であるコレクタ基板間容量Ｃ４が生成される。
【００３０】
前述したように、クランプ回路ＣＬＰは、差動アンプ回路Ａ１の出力端子Ｔ０と第２の入力端子Ｔ２との間に、出力端子Ｔ０側からダイオード接続のトランジスタＱ１と、副帰還抵抗Ｒｆ２と位相補償コンデンサＣ２の並列回路との順に、直列に接続されている。
【００３１】
このような構成では、クランプ回路ＣＬＰのトランジスタＱ１のエミッタ端子がフォトダイオードＰＤ端子に直接接続された時に生ずるように、トランジスタＱ１のコレクタ基板間容量Ｃ４がフォトダイオードＰＤの接合容量Ｃｊｐｄに加算されて受光アンプ回路１０の入力容量を増大させるおそれがない。その結果、本実施の形態１の受光アンプ回路１０では、受光光量に対する応答速度の低下を防ぐことができる。
【００３２】
すなわち、トランジスタＱ１が副帰還抵抗Ｒｆ２と位相補償コンデンサＣ２との並列回路を介して間接的にフォトダイオードＰＤと接続されているので、トランジスタＱ１のコレクタ基板間容量Ｃ４はフォトダイオードＰＤの接合容量に加算されず、受光アンプ回路１０の入力容量を大幅に増大させない。
【００３３】
図２は、本発明のモノリシックに集積された受光アンプ回路の位相補償コンデンサＣ２の構成部分を示す断面図である。受光アンプ回路１０を構成するＰ型半導体の基板２１上にはＮ型エピタキシャル層２２が積層されている。このＮ型エピタキシャル層２２は、ダイオード接続のトランジスタＱ１のコレクタを構成する半導体層となる。Ｎ型エピタキシャル層２２上には、酸化膜層２４が形成されている。Ｎ型エピタキシャル層２２に設けられたＰ型の分離拡散層２３および酸化膜層２４によって基板２１上に形成された各素子は分離されている。
【００３４】
酸化膜層２４の上には, ポリシリコン層からなる第１の導電層２７が形成されている。第１の導電層２７は、絶縁膜２５により隣接素子と絶縁されている。第１の導電層２７上には、位相補償コンデンサＣ２の誘電体層である窒化膜層２６が積層されている。また、窒化膜層２６の上に、メタル層からなる第２の導電層２８が積層されている。第１の導電層２７にはメタル層からなる配線２９が設けられている。位相補償コンデンサＣ２は、窒化膜層２６を第１の導電層２７と第２の導電層２８で挟んで構成されている。なお、位相補償コンデンサＣ２に用いる誘電体膜は窒化膜としたが、誘電体膜は、チタン酸バリウム、酸化膜（二酸化シリコン）等であってもよい。
【００３５】
このように、位相補償コンデンサＣ２は、Ｎ型エピタキシャル層２２の上に形成された絶縁層２４上に設けられているために、基板２１とＮ型エピタキシャル層２２との間の寄生容量が位相補償コンデンサＣ２の容量に加算されるおそれがない。しかも、基板２１上に形成されるトランジスタＱ１のコレクタ基板間容量Ｃ４が位相補償コンデンサＣ２の容量に加算されるおそれもない。また、その他の基板２１に発生する寄生容量も位相補償コンデンサＣ２の容量に追加されない。
【００３６】
従ってクランプ回路ＣＬＰの動作時において充分な位相の補償が可能であり、応答速度の高速な受光アンプ１０を提供することができる。
【００３７】
図１の受光アンプ回路１０において、例えば、ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置における書込み時における入力電流が大きい場合、クランプ回路ＣＬＰが動作する。クランプ回路ＣＬＰ動作時において、ダイオード接続のトランジスタＱ１のベース−エミッタ間ダイオードの微分抵抗は小さいので、クランプ回路ＣＬＰの直列抵抗は、ほぼ副帰還抵抗Ｒｆ２となって、Ｒｆ２＜＜Ｒｆ１としたとき、受光アンプ回路１０の負帰還抵抗は、ほぼ副帰還抵抗Ｒｆ２に等しくなる。
【００３８】
図１の受光アンプ回路１０は、電流入力であり出力電圧が帰還抵抗を介して入力ヘ帰還される電圧−並列帰還アンプであるため、帰還率は、１／帰還抵抗 である。この帰還率が大きい程、すなわち帰還抵抗が小さい程、信号周波数帯域幅が広く、受光アンプ回路１０は発振しやすくなる。また、受光アンプ回路１０はフォトダイオードＰＤが差動アンプＡ１の第２の入力端子Ｔ２に接続され、第２の入力端子Ｔ２とＧＮＤ間にフォトダイオードＰＤの接合容量が付加されるので、第２の入力端子Ｔ２において、帰還信号の位相遅れが生じ、発振しやすくなる。このため、できるだけ副帰還抵抗Ｒｆ２を大きくして帰還率を下げ、発振を防止する必要がある。
【００３９】
クランプ回路ＣＬＰの動作時においてＲｆ２＜＜Ｒｆ１のとき、ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置用受光アンプ回路１０では、例えば、差動アンプＡ１の最大出力電圧＝４Ｖ、基準電圧Ｖｒｅｆ１＝２．５Ｖに設定されている場合に、ダイオード接続のトランジスタＱ１のベース−エミッタ間電圧を０．８Ｖとするとき、副帰還抵抗Ｒｆ２＝１ＫΩとすると、受光アンプ回路１０のダイナミックレンジは、４Ｖ−２．５Ｖ＝１．５Ｖ、受光アンプ回路１０が飽和しないで増幅できる入力電流範囲は、（４−２．５−０．８）／１０００＝０.０００７（Ａ）となり、フォトダイオードＰＤが出力する光電流が７００μＡまで飽和しないで増幅できる受光アンプ回路１０となる。
【００４０】
クランプ回路ＣＬＰに７００μＡの電流が流れたとき、副帰還抵抗Ｒｆ２が０Ωであれば、受光アンプ回路１０の帰還抵抗は、ダイオード接続のトランジスタＱ１のオン抵抗（微分抵抗）となり、温度が２５℃のとき、（ｋＴ／ｑ）／Ｉｆ＝２５．８ｍＶ／７００μＡ＝３７であるので、約３７Ωとなる。ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷、Ｉｆはクランプ回路ＣＬＰに流れる電流である。このようにＲｆ２＝１ＫΩとすることによりＲｆ２＝０ＫΩのときに比べて、帰還率を下げた受光アンプ回路１０を構成にできるので発振しにくい受光アンプ回路を構成できる。
【００４１】
図１の受光アンプ回路１０が、ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置に用いられる場合、書込み時において、１５０ＭＨｚ以上の遮断周波数のものが必要とされる。受光アンプ回路の帯域幅（応答特性）は、フォトダイオードＰＤの応答が十分速いとき（フォトダイオードＰＤの接合容量とフォトダイオードＰＤの内部抵抗で生じる積分回路の時定数が十分小さいとき）、クランプ回路ＣＬＰを構成する副帰還抵抗Ｒｆ２と、副帰還抵抗Ｒｆ２と並列に接続されたコンデンサＣ２とによる積分回路の時定数によって決定される。ダイオード接続のトランジスタＱ１のベース−エミッタ間ダイオードのオン抵抗を無視すると、Ｒｆ２＜＜Ｒｆ１であるとき、クランプ回路ＣＬＰが動作中の受光アンプ回路１０の遮断周波数は、１／（２π×Ｒｆ２×Ｃ２）となる。遮断周波数を１５０ＭＨｚ以上とするためには１／｛２π×Ｒｆ２×Ｃ２｝≧１５０×ｌ０6である必要がある。また、前述のように、Ｒｆ２≧１０００であるので、Ｃ２≦１×ｌ０-12となる。副帰還抵抗Ｒｆ２には１ＫΩ以上が必要であるので副帰還抵抗Ｒｆ２と並列に接続された位相補償コンデンサＣ２を１ｐＦ以下としたとき、クランプ回路ＣＬＰ動作時の受光アンプ回路１０の遮断周波数を１５０ＭＨｚ以上にできる。
【００４２】
図３は、本発明の受光アンプ回路１０の構成を示す他の回路図の例である。図１のダイオード接続のトランジスタＱ１と位相補償コンデンサＣ２の接続点Ｔ３と接地との間にピーキングコンデンサＣ３が設けられている。その他の構成は、図１に示す受光アンプ回路１０の構成と同様であるので説明を省略する。
【００４３】
ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置が、差動アンプが再生モードのとき、すなわち受光アンプ回路１０におけるクランプ回路ＣＬＰが動作していないとき、受光アンプ回路１０は、主帰還抵抗Ｒｆ１によって負帰還動作している。主帰還抵抗Ｒｆ１には、位相補償コンデンサＣ１およびクランプ回路ＣＬＰのダイオード接続されたトランジスタＱ１のベース−エミッタ間接合容量と位相補償コンデンサＣ２との直流容量が接続されることになる。クランプ回路ＣＬＰのダイオード接続されたトランジスタＱ１のベース−エミッタ間接合容量と位相補償コンデンサＣ２との直流容量は、位相補償コンデンサＣ１と同様に遮断周波数を低下させることになるが、図３に示すピーキングコンデンサＣ３は、ダイオード接続されたトランジスタＱ１のベース−エミッタ間接合容量を介して伝達される負帰還信号をＧＮＤ側に逃がすので、ダイオード接続されたトランジスタＱ１のベース−エミッタ間接合容量と位相補償コンデンサＣ２の直列容量の受光アンプ回路１０に対する遮断周波数を低下させる効果を低減して、受光アンプ回路１０の遮断周波数を上げることができる。
【００４４】
図４は、モノリシックに構成された位相補償コンデンサＣ２およびピーキングコンデンサＣ３部分の構造断面図である。Ｐ型半導体の基板４１上にはＮ型エピタキシャル層４２が積層されている。このＮ型エピタキシャル層４２は、ダイオード接続のトランジスタＱ１のコレクタを構成する半導体層である。Ｎ型エピタキシャル層４２は、基板４１に設けられたＰ型の分離拡散層４３および酸化膜層４５によって分離されている。
【００４５】
Ｎ型エピタキシャル層４２の表面部分には、高濃度Ｎ型拡散層による第１の導電層４７が形成されており、第１の導電層４７上に、誘電体層である窒化膜層４６が形成されている。また、窒化膜層４６の上に、メタル層からなる第２の導電層４８が形成されている。第１の導電層２７にはメタル層からなる配線４９が設けられている。従って、位相補償コンデンサＣ２は、窒化膜層４６を第１の導電層４７と第２の導電層４８で挟んで形成されている。位相補償コンデンサＣ２は、絶縁層４５によって隣接素子と分離されている。
【００４６】
位相補償コンデンサＣ２の下方の、Ｐ型半導体の基板４１とＮ型エピタキシャル層４２との間には、所定の面積の高濃度Ｎ型拡散層による埋込層４４が形成されており、Ｎ型エピタキシャル層４２とＰ型半導体基板４１の接合容量と高濃度Ｎ型拡散層の埋込み層４４とＰ型半導体層の基板４１間の接合容量との和によって、ピーキングコンデンサＣ３が構成されている。このようなピーキングコンデンサＣ３は、高濃度Ｎ型拡散層の埋込み層４４の面積を所定の大きさとすることで、所定の容量値とすることができる。さらに別のコンデンサ素子を追加する必要がない。
【００４７】
また、図１に示す受光アンプ回路１０において、差動アンプＡ１の出力端子Ｔ０から第２の入力端子Ｔ２への電流がクランプ回路ＣＬＰにバイパスされるのは、主帰還抵抗Ｒｆ１の両端の電圧がクランプ回路ＣＬＰを構成するダイオード接続のトランジスタのベース−エミッタ間電圧を越える場合である。
【００４８】
これに対して、クランプ回路ＣＬＰのダイオード接続のトランジスタＱ１に、さらにダイオード接続のトランジスタを直列に追加することにより、より大きな出力電圧が得られる。例えば、直列接続された一対のトランジスタのベース−エミッタ電圧をＶＢＥとすると、主帰還抵抗Ｒｆ１の両端の電圧Ｒｆ１×Ｉｓｃ１が、Ｒｆ１×Ｉｓｃ１≧２ＶＢＥとなったときにクランプ回路ＣＬＰによってバイパスされる。従って、複数ダイオードの直列接続をすることにより、図１の受光アンプ回路１０の２倍の光電流範囲の出力電圧を得ることができる。同様にダイオード接続のトランジスタをさらに直列に追加することで線形増幅できる出力電圧範囲を拡大することが可能となる。
【００４９】
図５は、本発明の他の実施の形態の受光アンプ回路１０の構成を示す回路図の例である。差動アンプＡ１の第２の入力端子Ｔ２と出力端子Ｔ０間には主帰還抵抗Ｒｆ１とクランプ回路ＣＬＰとが並列に接続されており、位相補償コンデンサＣ１を有していない。
【００５０】
クランプ回路ＣＬＰは、主帰還抵抗Ｒｆ１の抵抗値より小さい副帰還抵抗Ｒｆ２と、図１に示す受光アンプ回路１０における位相補償コンデンサＣ２との並列回路、および、ダイオード接続のトランジスタＱ１，Ｑ２の直列回路との直列回路で形成されている。
【００５１】
位相補償コンデンサＣ２と、それぞれがダイオード接続のトランジスタの一対の直列接続のトランジスタＱ１およびＱ２との直列回路の容量は、位相補償コンデンサＣ１の容量値と同程度の容量値に設定されている。
【００５２】
このように、位相補償コンデンサＣ２とダイオード接続のトランジスタＱ１のベース−エミッタ間接合容量との直列容量の容量値の大きさを、実施の形態１の受光アンプ回路１０の位相補償コンデンサＣ１の容量値と同程度とすることにより、位相補償コンデンサＣ２のみによりクランプ回路ＣＬＰが動作していないときの位相補償を行うことができ、図１に示す位相補償コンデンサＣ１を省略することができる。
【００５３】
主帰還抵抗Ｒｆ１に並列に設けられていた位相補償コンデンサＣ１を省略した場合、主帰還抵抗Ｒｆ１のみにより帰還をおこなうときの主帰還抵抗Ｒｆ１の両端間の容量は、クランプ回路ＣＬＰの副帰還抵抗Ｒｆ２に並列に接続された容量Ｃ２とダイオード接続のトランジスタＱ１のベース−エミッタ間容量の直列接続の容量値である。
【００５４】
なお、図５に示すの受光アンプ回路１０の場合は、それぞれがダイオード接続のトランジスタＱ１およびＱ２の直列接続する構成である。また、図６に示すようにの受光アンプ回路１０の場合は、ダイオード接続のトランジスタＱ１に対してダイオード接続のトランジスタＱ３を並列に接続してもよい。
【００５５】
ダイオード接続のトランジスタＱ１のベース−エミッタ間容量は、通常約０．０１〜０．１ｐＦであるので、副帰還抵抗Ｒｆ２に並列に接続された位相補償コンデンサＣ２が約１ｐＦであって、ダイオード接続のトランジスタＱ１のエミッタサイズが小さいときは、トランジスタＱ１のベース−エミッタ間容量は約０．０１ｐＦ程度となり、位相補償コンデンサの大きさは、ダイオード接続のトランジスタＱ１のベース−エミッタ間容量によって決定される。
【００５６】
従って、位相補償コンデンサの容量値が十分でないときは、図６に示すように、２個のダイオード接続のトランジスタＱ１およびＱ３を並列接続して位相補償コンデンサ値を増加することができる。なお、２個以上のトランジスタを並列に接続してもよい。なお、図５に示すように、２個以上のダイオード接続のトランジスタを直列接続することで、位相補償コンデンサの容量値を減らすことができる。
【００５７】
また、複数のダイオード接続のトランジスタを組み合わせることで受光アンプ回路の位相補償コンデンサＣ２の容量も調整することができる。
【００５８】
【発明の効果】
本発明の受光アンプ回路は、以上のように構成されているので、大きな光電流の入力に対しても飽和することがなく、充分な位相補償ができるとともに、入力の大きさが変わった場合にクランプ回路のオンオフのを高速に切替えることができる。
【図面の簡単な説明】
【図１】本発明の受光アンプ回路の実施の形態の一例を示す回路図である。
【図２】本発明の受光アンプ回路の位相補償コンデンサの構成部分を示す断面図である。
【図３】本発明の受光アンプ回路の構成を示す他の回路図の例である。
【図４】その受光アンプ回路のピーキングコンデンサ部分の構造断面図である。
【図５】本発明の他の実施の形態の受光アンプ回路の構成を示す回路図の例である。
【図６】本発明の他の実施の形態の受光アンプ回路の他の構成を示す回路図である。
【図７】従来の受光アンプ回路の構成を示す回路図である。
【符号の説明】
１０ 受光アンプ
Ｔ１ 第１の入力端子
Ｔ２ 第２の入力端子
Ｔ０ 出力端子
Ｔ３ 接続点
Ａ１ 差動アンプ
ＰＤ フォトダイオード
ＣＬＰ クランプ回路
Ｑ１，Ｑ２，Ｑ３ トランジスタ
Ｒｆ１ 主帰還抵抗
Ｒｆ２ 副帰還抵抗
Ｃ１ 位相補償コンデンサ
Ｃ２ 位相補償コンデンサ
Ｃ３ ピーキングコンデンサ
Ｃ４ コレクタ基板間容量
Ｒａ１ 抵抗
【発明の属する技術分野】
本発明は書込み可能なコンパクトディスク（以降ＣＤ−Ｒ／ＲＷと呼ぶ）の駆動装置、書込み可能なデジタルビデオディスク（以降書込み可能なＤＶＤ装置と呼ぶ）の駆動装置等に用いられる受光アンプ回路に関し、特に、書込み時に光ピックアップ用受光素子に生じる大きな光電流をパイパスするクランプ回路を具備した受光アンプ回路の安定動作と周波数応答特性の改善を図ったものである。
【０００２】
【従来の技術】
図７は、従来の受光アンプ回路の構成を示す回路図である。ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置用のクランプ回路ＣＬＰを具備した受光アンプ回路は、差動アンプＡ７１を有している。差動アンプＡ７１の負相入力端子にはフォトダイオードＰＤが接続されており、差動アンプＡ７１の正相入力端子には所定の電圧が入力されている。フォトダイオードＰＤが出力する光電流１ｓｃ７は、負帰還抵抗Ｒｆ７１を用いて電流−電圧変換を行っている。負帰還抵抗Ｒｆ７１には、位相補償コンデンサＣｆ７が並列に接続されており、位相補償コンデンサＣｆ７が差動アンプＡ７１の負帰還動作を安定化させている。
【０００３】
また、負帰還抵抗Ｒｆ７１には、クランプ回路ＣＬＰが並列に接続されている。クランプ回路ＣＬＰには、差動アンプＡ７２が設けられており，その正相入力端子には差動アンプＡ７１の出力端子が接続され、負相入力端子には所定の電圧Ｖｒｅｆ７２が印加されている。差動アンプＡ７２の出力端子には差動アンプＡ７１の負相入力端子が接続されている。クランプ回路ＣＬＰは、負帰還抵抗Ｒｆ７１に大きな電流が流れるとき、その電流がバイパスされる。
【０００４】
次に、従来の受光アンプ回路の動作について説明する。フォトダイオードＰＤからの入力電流Ｉｓｃ７が小さいときは、差動アンプＡ７１の出力端子の電圧は、Ｖｒｅｆ７１＋Ｉｓｃ７×Ｒｆ７１＜Ｖｒｅｆ７２であり、差動アンプＡ７２は導通しない。
【０００５】
フォトダイオードＰＤからの入力電流Ｉｓｃ７が大きくなり、 差動アンプＡ７１の出力電圧が差動アンプＡ７２の負相入力端子の電圧Ｖｒｅｆ７２より大きくなると、差動アンプＡ７２が導通する。従って、負帰還抵抗Ｒｆ７１を流れる電流Ｉｆ７１が差動アンプＡ７２にバイパスされるので、差動アンプＡ７１の飽和を回避することができる。
【０００６】
【発明が解決しようとする課題】
ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置用受光素子には書込み状態から読込み状態となるとき、すなわち、フォトダイオードＰＤが大光量受光状態から小光量受光状態になるとき、パルス状の光信号が入力されることになる。このハイレベルからローレベルヘ変化するパルス信号光に対し、受光アンプ回路はリンギングや応答遅れを極力抑えて、小光量受光状態の出力電圧レベルヘ急速に収束することが必要となる。図７に示す従来の受光アンプ回路では、負帰還ループにある程度のゲインを持つ差動アンプＡ７２が設けられているので、クランプ回路ＣＬＰがオン、即ち、起動したとき、受光アンプ回路の発振を防止するため、高周波領域で差動アンプＡ７２のゲインを落とす必要がある。このため差動アンプＡ７２には、位相補償コンデンサＣＰ２が設けられている。
【０００７】
しかしながら、差動アンプＡ７２に位相補償コンデンサＣＰ２を設けると、受光アンプ回路が大光量受光状態から小光量受光状態へ変化するとき、クランプ回路ＣＬＰがオフ、即ち遮断状態になることが遅れ、受光アンプ回路が小光量受光状態の出力電圧レベルヘの切替えが遅れるという問題点がある。
【０００８】
本発明は、このような問題を解決するものであり、大きな光電流の入力に対しても飽和することがなく、充分な位相補償ができるとともに、入力の大きさが変わった場合にクランプ回路のオンオフの切替えを高速にできる受光アンプ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の受光アンプ回路は、光信号を受信するフォトダイオードと、基準電圧が入力される第１の入力端子および該フォトダイオードの出力電流が入力される第２の入力端子を有する差動アンプと、該差動アンプの出力端子と該第２の入力端子間に設けられた主帰還抵抗と、該主帰還抵抗に並列に接続された第１の位相補償コンデンサと、前記主帰還抵抗に並列に設けられ、該主帰還抵抗の電流をバイパスするクランプ回路とが、同一基板上にモノリシックに集積された受光アンプ回路において、前記クランプ回路が、前記主帰還抵抗より小さい抵抗値の副帰還抵抗と該副帰還抵抗に並列に接続された第２の位相補償コンデンサとの並列回路と、該並列回路に直列に接続されたダイオード接続のトランジスタとを有し、前記ダイオード接続のトランジスタが、前記差動アンプの前記出力端子と接続され、前記副帰還抵抗と第２の位相補償コンデンサとの並列回路が前記差動アンプの第２の入力端子および前記フォトダイオードに接続されていることを特徴とする。
【００１０】
前記第２の位相補償コンデンサが、第１の極性の半導体基板上に積層されて前記トランジスタのコレクタと同一極性である第２の極性の半導体層と、該半導体層上に形成された絶縁層と、該絶縁層上に設けられた導電層とによって形成されていてもよい。
【００１２】
前記第２の位相補償コンデンサが、第１の極性の半導体基板上に前記トランジスタのコレクタと同一極性の第２の極性の半導体層が積層されており、該半導体層上に形成された絶縁層の上に設けられてもよい。
【００１３】
前記第２のコンデンサが、第１の極性の半導体基板と、この半導体基板上に積層された第２の極性の半導体層と、該第１の極性の半導体基板と該第２の極性の半導体層との接合部に所定の面積の該第２の極性の高濃度半導体層とによって形成されており、該第２の極性の半導体層と該基板間の接合容量と、該所定の面積の該第２の極性の高濃度半導体層と該半導体基板間の接合容量と、を加算して前記第２のコンデンサの容量値が形成されていてもよい。
【００１５】
前記クランプ回路の前記トランジスタに、少なくとも１個以上のダイオード接続のトランジスタが直列に接続されているものでもよい。
【００１８】
本発明の他の受光アンプ回路は、光信号を受信するフォトダイオードと、基準電圧が入力される第１の入力端子および該フォトダイオードの出力電流が入力される第２の入力端子を有する差動アンプと、該差動アンプの出力端子と該第２の入力端子間に設けられた主帰還抵抗と、前記主帰還抵抗に並列に設けられ、該主帰還抵抗の電流をバイパスするクランプ回路とが、同一基板上にモノリシックに集積された受光アンプ回路において、前記クランプ回路が、前記主帰還抵抗より小さい抵抗値の副帰還抵抗と、該副帰還抵抗に並列に接続された第２の位相補償コンデンサとの並列回路と、該並列回路に直列に接続され、それぞれがダイオード接続されて相互に直列または並列に接続された複数のトランジスタとを有し、前記直列または並列に接続された複数のダイオード接続のトランジスタが、前記差動アンプの前記出力端子に接続され、前記副帰還抵抗と第２の位相補償コンデンサとの並列回路が前記差動アンプの第２の入力端子および前記フォトダイオードに接続されていることを特徴とする。
【００２０】
【発明の実施の形態】
（実施の形態１）
図１は，本発明の受光アンプ回路の実施の形態の一例を示す回路図である。受光アンプ回路１０は、フォトダイオードＰＤを入力信号源とした電圧−並列負帰還アンプである。
【００２１】
フォトダイオードＰＤの出力電流Ｉｓｃ１は、差動アンプＡ１の第２の入力端子Ｔ２である負相入力端子に入力され、差動アンプＡ１の第１の入力端子Ｔ１である正相入力端子には所定の基準電圧Ｖｒｅｆ１が入力されている。差動アンプＡ１の第２の入力端子Ｔ２と出力端子Ｔ０間には主帰還抵抗Ｒｆ１と位相補償コンデンサＣ１とクランプ回路ＣＬＰとが並列に接続されている。位相補償コンデンサＣ１は、クランプ回路ＣＬＰが動作していないときに受光アンプ回路１０の発振を防止する。
【００２２】
クランプ回路ＣＬＰは、主帰還抵抗Ｒｆ１の抵抗値より小さい副帰還抵抗Ｒｆ２と、位相補償コンデンサＣ２との並列回路と、ダイオード接続のトランジスタＱ１とが直列に接続されて構成されている。ダイオード接続のトランジスタＱ１とは、トランジスタのベースとコレクタを短絡したものである。トランジスタＱ１のコレクタは、差動アンプＡ１の出力端子Ｔ０が接続されており、トランジスタＱ１のエミッタは、副帰還抵抗Ｒｆ２と位相補償コンデンサＣ２との並列回路が接続されている。
【００２３】
次に、本実施の形態１の受光アンプ回路１０の動作を説明する。フォトダイオードＰＤへの信号入力が小さく、フォトダイオードＰＤを流れる電流Ｉｓｃ１が小さい場合には、ダイオード接続のトランジスタＱ１がオフ状態になり、差動アンプＡ１の出力端子Ｔ０からの出力は、主帰還抵抗Ｒｆ１によってのみ帰還される。
【００２４】
これに対して、フォトダイオードＰＤへの信号入力が大きく、フォトダイオードＰＤを流れる電流Ｉｓｃ１が大きい場合には、ダイオード接続のトランジスタＱ１がオン状態となる。トランジスタＱ１のオン抵抗の抵抗値は小さく、また、副帰還抵抗Ｒｆ２の抵抗値が主帰還抵抗Ｒｆ１の抵抗値より小さいので、主帰還抵抗Ｒｆ１の抵抗値よりクランプ回路の抵抗値が小さくなり、出力端子Ｔ０からフォトダイオードＰＤに流れる電流の大部分はクランプ回路ＣＬＰにバイパスされる。
【００２５】
位相補償コンデンサＣ２は、クランプ回路ＣＬＰ動作時に受光アンプ回路１０の発振を停止する。クランプ回路ＣＬＰが動作していないときは、主帰還抵抗Ｒｆ１と位相補償コンデンサＣ１とによって位相補償されているが、クランプ回路ＣＬＰ動作時には、主帰還抵抗Ｒｆ１よりはるかに小さい副帰還抵抗Ｒｆ２と、この副帰還抵抗Ｒｆ２に対して並列に接続された位相補償コンデンサＣ２とによって、十分に位相が補償される。
【００２６】
以上のように、フォトダイオードＰＤに流れる電流Ｉｓｃ１が、所定の大きさ以上の場合は、出力端子Ｔ０からフォトダイオードＰＤに流れる電流の大部分はクランプ回路ＣＬＰにバイパスされるので、受光アンプ回路１０の飽和を回避できる。
【００２７】
また、本実施の形態１の受光アンプ回路１０は、クランプ回路ＣＬＰを、スイッチング特性を有するダイオード接続のトランジスタＱ１と、主帰還抵抗Ｒｆ１より小さい抵抗値の副帰還抵抗Ｒｆ２および位相補償コンデンサＣ２とによって構成し、ゲインを持つ差動アンプ等を用いていないので、大きな容量の位相補償コンデンサを付加する必要がなく、受光アンプ回路１０が大光量受光状態と小光量受光状態とに高速で切替えることができる。
【００２８】
従って、本実施の形態１によれば、クランプ回路ＣＬＰが動作しているときも、充分な位相補償ができるとともに、クランプ回路ＣＬＰの遮断時も応答速度の高速な受光アンプ回路が提供される。
【００２９】
図１に示す受光アンプ回路１０は、例えば同一基板上にモノリシックに集積されて構成される。この場合、トランジスタＱ１のコレクタと基板との間には、寄生容量であるコレクタ基板間容量Ｃ４が生成される。
【００３０】
前述したように、クランプ回路ＣＬＰは、差動アンプ回路Ａ１の出力端子Ｔ０と第２の入力端子Ｔ２との間に、出力端子Ｔ０側からダイオード接続のトランジスタＱ１と、副帰還抵抗Ｒｆ２と位相補償コンデンサＣ２の並列回路との順に、直列に接続されている。
【００３１】
このような構成では、クランプ回路ＣＬＰのトランジスタＱ１のエミッタ端子がフォトダイオードＰＤ端子に直接接続された時に生ずるように、トランジスタＱ１のコレクタ基板間容量Ｃ４がフォトダイオードＰＤの接合容量Ｃｊｐｄに加算されて受光アンプ回路１０の入力容量を増大させるおそれがない。その結果、本実施の形態１の受光アンプ回路１０では、受光光量に対する応答速度の低下を防ぐことができる。
【００３２】
すなわち、トランジスタＱ１が副帰還抵抗Ｒｆ２と位相補償コンデンサＣ２との並列回路を介して間接的にフォトダイオードＰＤと接続されているので、トランジスタＱ１のコレクタ基板間容量Ｃ４はフォトダイオードＰＤの接合容量に加算されず、受光アンプ回路１０の入力容量を大幅に増大させない。
【００３３】
図２は、本発明のモノリシックに集積された受光アンプ回路の位相補償コンデンサＣ２の構成部分を示す断面図である。受光アンプ回路１０を構成するＰ型半導体の基板２１上にはＮ型エピタキシャル層２２が積層されている。このＮ型エピタキシャル層２２は、ダイオード接続のトランジスタＱ１のコレクタを構成する半導体層となる。Ｎ型エピタキシャル層２２上には、酸化膜層２４が形成されている。Ｎ型エピタキシャル層２２に設けられたＰ型の分離拡散層２３および酸化膜層２４によって基板２１上に形成された各素子は分離されている。
【００３４】
酸化膜層２４の上には, ポリシリコン層からなる第１の導電層２７が形成されている。第１の導電層２７は、絶縁膜２５により隣接素子と絶縁されている。第１の導電層２７上には、位相補償コンデンサＣ２の誘電体層である窒化膜層２６が積層されている。また、窒化膜層２６の上に、メタル層からなる第２の導電層２８が積層されている。第１の導電層２７にはメタル層からなる配線２９が設けられている。位相補償コンデンサＣ２は、窒化膜層２６を第１の導電層２７と第２の導電層２８で挟んで構成されている。なお、位相補償コンデンサＣ２に用いる誘電体膜は窒化膜としたが、誘電体膜は、チタン酸バリウム、酸化膜（二酸化シリコン）等であってもよい。
【００３５】
このように、位相補償コンデンサＣ２は、Ｎ型エピタキシャル層２２の上に形成された絶縁層２４上に設けられているために、基板２１とＮ型エピタキシャル層２２との間の寄生容量が位相補償コンデンサＣ２の容量に加算されるおそれがない。しかも、基板２１上に形成されるトランジスタＱ１のコレクタ基板間容量Ｃ４が位相補償コンデンサＣ２の容量に加算されるおそれもない。また、その他の基板２１に発生する寄生容量も位相補償コンデンサＣ２の容量に追加されない。
【００３６】
従ってクランプ回路ＣＬＰの動作時において充分な位相の補償が可能であり、応答速度の高速な受光アンプ１０を提供することができる。
【００３７】
図１の受光アンプ回路１０において、例えば、ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置における書込み時における入力電流が大きい場合、クランプ回路ＣＬＰが動作する。クランプ回路ＣＬＰ動作時において、ダイオード接続のトランジスタＱ１のベース−エミッタ間ダイオードの微分抵抗は小さいので、クランプ回路ＣＬＰの直列抵抗は、ほぼ副帰還抵抗Ｒｆ２となって、Ｒｆ２＜＜Ｒｆ１としたとき、受光アンプ回路１０の負帰還抵抗は、ほぼ副帰還抵抗Ｒｆ２に等しくなる。
【００３８】
図１の受光アンプ回路１０は、電流入力であり出力電圧が帰還抵抗を介して入力ヘ帰還される電圧−並列帰還アンプであるため、帰還率は、１／帰還抵抗 である。この帰還率が大きい程、すなわち帰還抵抗が小さい程、信号周波数帯域幅が広く、受光アンプ回路１０は発振しやすくなる。また、受光アンプ回路１０はフォトダイオードＰＤが差動アンプＡ１の第２の入力端子Ｔ２に接続され、第２の入力端子Ｔ２とＧＮＤ間にフォトダイオードＰＤの接合容量が付加されるので、第２の入力端子Ｔ２において、帰還信号の位相遅れが生じ、発振しやすくなる。このため、できるだけ副帰還抵抗Ｒｆ２を大きくして帰還率を下げ、発振を防止する必要がある。
【００３９】
クランプ回路ＣＬＰの動作時においてＲｆ２＜＜Ｒｆ１のとき、ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置用受光アンプ回路１０では、例えば、差動アンプＡ１の最大出力電圧＝４Ｖ、基準電圧Ｖｒｅｆ１＝２．５Ｖに設定されている場合に、ダイオード接続のトランジスタＱ１のベース−エミッタ間電圧を０．８Ｖとするとき、副帰還抵抗Ｒｆ２＝１ＫΩとすると、受光アンプ回路１０のダイナミックレンジは、４Ｖ−２．５Ｖ＝１．５Ｖ、受光アンプ回路１０が飽和しないで増幅できる入力電流範囲は、（４−２．５−０．８）／１０００＝０.０００７（Ａ）となり、フォトダイオードＰＤが出力する光電流が７００μＡまで飽和しないで増幅できる受光アンプ回路１０となる。
【００４０】
クランプ回路ＣＬＰに７００μＡの電流が流れたとき、副帰還抵抗Ｒｆ２が０Ωであれば、受光アンプ回路１０の帰還抵抗は、ダイオード接続のトランジスタＱ１のオン抵抗（微分抵抗）となり、温度が２５℃のとき、（ｋＴ／ｑ）／Ｉｆ＝２５．８ｍＶ／７００μＡ＝３７であるので、約３７Ωとなる。ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷、Ｉｆはクランプ回路ＣＬＰに流れる電流である。このようにＲｆ２＝１ＫΩとすることによりＲｆ２＝０ＫΩのときに比べて、帰還率を下げた受光アンプ回路１０を構成にできるので発振しにくい受光アンプ回路を構成できる。
【００４１】
図１の受光アンプ回路１０が、ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置に用いられる場合、書込み時において、１５０ＭＨｚ以上の遮断周波数のものが必要とされる。受光アンプ回路の帯域幅（応答特性）は、フォトダイオードＰＤの応答が十分速いとき（フォトダイオードＰＤの接合容量とフォトダイオードＰＤの内部抵抗で生じる積分回路の時定数が十分小さいとき）、クランプ回路ＣＬＰを構成する副帰還抵抗Ｒｆ２と、副帰還抵抗Ｒｆ２と並列に接続されたコンデンサＣ２とによる積分回路の時定数によって決定される。ダイオード接続のトランジスタＱ１のベース−エミッタ間ダイオードのオン抵抗を無視すると、Ｒｆ２＜＜Ｒｆ１であるとき、クランプ回路ＣＬＰが動作中の受光アンプ回路１０の遮断周波数は、１／（２π×Ｒｆ２×Ｃ２）となる。遮断周波数を１５０ＭＨｚ以上とするためには１／｛２π×Ｒｆ２×Ｃ２｝≧１５０×ｌ０6である必要がある。また、前述のように、Ｒｆ２≧１０００であるので、Ｃ２≦１×ｌ０-12となる。副帰還抵抗Ｒｆ２には１ＫΩ以上が必要であるので副帰還抵抗Ｒｆ２と並列に接続された位相補償コンデンサＣ２を１ｐＦ以下としたとき、クランプ回路ＣＬＰ動作時の受光アンプ回路１０の遮断周波数を１５０ＭＨｚ以上にできる。
【００４２】
図３は、本発明の受光アンプ回路１０の構成を示す他の回路図の例である。図１のダイオード接続のトランジスタＱ１と位相補償コンデンサＣ２の接続点Ｔ３と接地との間にピーキングコンデンサＣ３が設けられている。その他の構成は、図１に示す受光アンプ回路１０の構成と同様であるので説明を省略する。
【００４３】
ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置が、差動アンプが再生モードのとき、すなわち受光アンプ回路１０におけるクランプ回路ＣＬＰが動作していないとき、受光アンプ回路１０は、主帰還抵抗Ｒｆ１によって負帰還動作している。主帰還抵抗Ｒｆ１には、位相補償コンデンサＣ１およびクランプ回路ＣＬＰのダイオード接続されたトランジスタＱ１のベース−エミッタ間接合容量と位相補償コンデンサＣ２との直流容量が接続されることになる。クランプ回路ＣＬＰのダイオード接続されたトランジスタＱ１のベース−エミッタ間接合容量と位相補償コンデンサＣ２との直流容量は、位相補償コンデンサＣ１と同様に遮断周波数を低下させることになるが、図３に示すピーキングコンデンサＣ３は、ダイオード接続されたトランジスタＱ１のベース−エミッタ間接合容量を介して伝達される負帰還信号をＧＮＤ側に逃がすので、ダイオード接続されたトランジスタＱ１のベース−エミッタ間接合容量と位相補償コンデンサＣ２の直列容量の受光アンプ回路１０に対する遮断周波数を低下させる効果を低減して、受光アンプ回路１０の遮断周波数を上げることができる。
【００４４】
図４は、モノリシックに構成された位相補償コンデンサＣ２およびピーキングコンデンサＣ３部分の構造断面図である。Ｐ型半導体の基板４１上にはＮ型エピタキシャル層４２が積層されている。このＮ型エピタキシャル層４２は、ダイオード接続のトランジスタＱ１のコレクタを構成する半導体層である。Ｎ型エピタキシャル層４２は、基板４１に設けられたＰ型の分離拡散層４３および酸化膜層４５によって分離されている。
【００４５】
Ｎ型エピタキシャル層４２の表面部分には、高濃度Ｎ型拡散層による第１の導電層４７が形成されており、第１の導電層４７上に、誘電体層である窒化膜層４６が形成されている。また、窒化膜層４６の上に、メタル層からなる第２の導電層４８が形成されている。第１の導電層２７にはメタル層からなる配線４９が設けられている。従って、位相補償コンデンサＣ２は、窒化膜層４６を第１の導電層４７と第２の導電層４８で挟んで形成されている。位相補償コンデンサＣ２は、絶縁層４５によって隣接素子と分離されている。
【００４６】
位相補償コンデンサＣ２の下方の、Ｐ型半導体の基板４１とＮ型エピタキシャル層４２との間には、所定の面積の高濃度Ｎ型拡散層による埋込層４４が形成されており、Ｎ型エピタキシャル層４２とＰ型半導体基板４１の接合容量と高濃度Ｎ型拡散層の埋込み層４４とＰ型半導体層の基板４１間の接合容量との和によって、ピーキングコンデンサＣ３が構成されている。このようなピーキングコンデンサＣ３は、高濃度Ｎ型拡散層の埋込み層４４の面積を所定の大きさとすることで、所定の容量値とすることができる。さらに別のコンデンサ素子を追加する必要がない。
【００４７】
また、図１に示す受光アンプ回路１０において、差動アンプＡ１の出力端子Ｔ０から第２の入力端子Ｔ２への電流がクランプ回路ＣＬＰにバイパスされるのは、主帰還抵抗Ｒｆ１の両端の電圧がクランプ回路ＣＬＰを構成するダイオード接続のトランジスタのベース−エミッタ間電圧を越える場合である。
【００４８】
これに対して、クランプ回路ＣＬＰのダイオード接続のトランジスタＱ１に、さらにダイオード接続のトランジスタを直列に追加することにより、より大きな出力電圧が得られる。例えば、直列接続された一対のトランジスタのベース−エミッタ電圧をＶＢＥとすると、主帰還抵抗Ｒｆ１の両端の電圧Ｒｆ１×Ｉｓｃ１が、Ｒｆ１×Ｉｓｃ１≧２ＶＢＥとなったときにクランプ回路ＣＬＰによってバイパスされる。従って、複数ダイオードの直列接続をすることにより、図１の受光アンプ回路１０の２倍の光電流範囲の出力電圧を得ることができる。同様にダイオード接続のトランジスタをさらに直列に追加することで線形増幅できる出力電圧範囲を拡大することが可能となる。
【００４９】
図５は、本発明の他の実施の形態の受光アンプ回路１０の構成を示す回路図の例である。差動アンプＡ１の第２の入力端子Ｔ２と出力端子Ｔ０間には主帰還抵抗Ｒｆ１とクランプ回路ＣＬＰとが並列に接続されており、位相補償コンデンサＣ１を有していない。
【００５０】
クランプ回路ＣＬＰは、主帰還抵抗Ｒｆ１の抵抗値より小さい副帰還抵抗Ｒｆ２と、図１に示す受光アンプ回路１０における位相補償コンデンサＣ２との並列回路、および、ダイオード接続のトランジスタＱ１，Ｑ２の直列回路との直列回路で形成されている。
【００５１】
位相補償コンデンサＣ２と、それぞれがダイオード接続のトランジスタの一対の直列接続のトランジスタＱ１およびＱ２との直列回路の容量は、位相補償コンデンサＣ１の容量値と同程度の容量値に設定されている。
【００５２】
このように、位相補償コンデンサＣ２とダイオード接続のトランジスタＱ１のベース−エミッタ間接合容量との直列容量の容量値の大きさを、実施の形態１の受光アンプ回路１０の位相補償コンデンサＣ１の容量値と同程度とすることにより、位相補償コンデンサＣ２のみによりクランプ回路ＣＬＰが動作していないときの位相補償を行うことができ、図１に示す位相補償コンデンサＣ１を省略することができる。
【００５３】
主帰還抵抗Ｒｆ１に並列に設けられていた位相補償コンデンサＣ１を省略した場合、主帰還抵抗Ｒｆ１のみにより帰還をおこなうときの主帰還抵抗Ｒｆ１の両端間の容量は、クランプ回路ＣＬＰの副帰還抵抗Ｒｆ２に並列に接続された容量Ｃ２とダイオード接続のトランジスタＱ１のベース−エミッタ間容量の直列接続の容量値である。
【００５４】
なお、図５に示すの受光アンプ回路１０の場合は、それぞれがダイオード接続のトランジスタＱ１およびＱ２の直列接続する構成である。また、図６に示すようにの受光アンプ回路１０の場合は、ダイオード接続のトランジスタＱ１に対してダイオード接続のトランジスタＱ３を並列に接続してもよい。
【００５５】
ダイオード接続のトランジスタＱ１のベース−エミッタ間容量は、通常約０．０１〜０．１ｐＦであるので、副帰還抵抗Ｒｆ２に並列に接続された位相補償コンデンサＣ２が約１ｐＦであって、ダイオード接続のトランジスタＱ１のエミッタサイズが小さいときは、トランジスタＱ１のベース−エミッタ間容量は約０．０１ｐＦ程度となり、位相補償コンデンサの大きさは、ダイオード接続のトランジスタＱ１のベース−エミッタ間容量によって決定される。
【００５６】
従って、位相補償コンデンサの容量値が十分でないときは、図６に示すように、２個のダイオード接続のトランジスタＱ１およびＱ３を並列接続して位相補償コンデンサ値を増加することができる。なお、２個以上のトランジスタを並列に接続してもよい。なお、図５に示すように、２個以上のダイオード接続のトランジスタを直列接続することで、位相補償コンデンサの容量値を減らすことができる。
【００５７】
また、複数のダイオード接続のトランジスタを組み合わせることで受光アンプ回路の位相補償コンデンサＣ２の容量も調整することができる。
【００５８】
【発明の効果】
本発明の受光アンプ回路は、以上のように構成されているので、大きな光電流の入力に対しても飽和することがなく、充分な位相補償ができるとともに、入力の大きさが変わった場合にクランプ回路のオンオフのを高速に切替えることができる。
【図面の簡単な説明】
【図１】本発明の受光アンプ回路の実施の形態の一例を示す回路図である。
【図２】本発明の受光アンプ回路の位相補償コンデンサの構成部分を示す断面図である。
【図３】本発明の受光アンプ回路の構成を示す他の回路図の例である。
【図４】その受光アンプ回路のピーキングコンデンサ部分の構造断面図である。
【図５】本発明の他の実施の形態の受光アンプ回路の構成を示す回路図の例である。
【図６】本発明の他の実施の形態の受光アンプ回路の他の構成を示す回路図である。
【図７】従来の受光アンプ回路の構成を示す回路図である。
【符号の説明】
１０ 受光アンプ
Ｔ１ 第１の入力端子
Ｔ２ 第２の入力端子
Ｔ０ 出力端子
Ｔ３ 接続点
Ａ１ 差動アンプ
ＰＤ フォトダイオード
ＣＬＰ クランプ回路
Ｑ１，Ｑ２，Ｑ３ トランジスタ
Ｒｆ１ 主帰還抵抗
Ｒｆ２ 副帰還抵抗
Ｃ１ 位相補償コンデンサ
Ｃ２ 位相補償コンデンサ
Ｃ３ ピーキングコンデンサ
Ｃ４ コレクタ基板間容量
Ｒａ１ 抵抗
Claims (6)
- 光信号を受信するフォトダイオードと、
基準電圧が入力される第１の入力端子および該フォトダイオードの出力電流が入力される第２の入力端子を有する差動アンプと、
該差動アンプの出力端子と該第２の入力端子間に設けられた主帰還抵抗と、
該主帰還抵抗に並列に接続された第１の位相補償コンデンサと、
前記主帰還抵抗に並列に設けられ、該主帰還抵抗の電流をバイパスするクランプ回路とが、同一基板上にモノリシックに集積された受光アンプ回路において、
前記クランプ回路が、前記主帰還抵抗より小さい抵抗値の副帰還抵抗と該副帰還抵抗に並列に接続された第２の位相補償コンデンサとの並列回路と、該並列回路に直列に接続されたダイオード接続のトランジスタとを有し、
前記ダイオード接続のトランジスタが、前記差動アンプの前記出力端子と接続され、前記副帰還抵抗と第２の位相補償コンデンサとの並列回路が前記差動アンプの第２の入力端子および前記フォトダイオードに接続されていることを特徴とする受光アンプ回路。 - 前記第２の位相補償コンデンサが、第１の極性の半導体基板上に積層されて前記トランジスタのコレクタと同一極性である第２の極性の半導体層と、該半導体層上に形成された絶縁層と、該絶縁層上に設けられた導電層とによって形成されている、請求項１に記載の受光アンプ回路。
- 前記副帰還抵抗および前記第２の位相補償コンデンサの並列回路と前記ダイオード接続のトランジスタとの直列接続の接続部と接地との間に、さらに第２のコンデンサが設けられている請求項１に記載の受光アンプ回路。
- 前記第２のコンデンサが、第１の極性の半導体基板と、この半導体基板上に積層された第２の極性の半導体層と、該第１の極性の半導体基板と該第２の極性の半導体層との接合部に所定の面積の該第２の極性の高濃度半導体層とによって形成されており、該第２の極性の半導体層と該基板間の接合容量と、該所定の面積の該第２の極性の高濃度半導体層と該半導体基板間の接合容量と、を加算して前記第２のコンデンサの容量値が形成されていることを特徴とする請求項３に記載の受光アンプ回路。
- 前記クランプ回路の前記トランジスタに、少なくとも１個以上のダイオード接続のトランジスタが直列に接続されている請求項１に記載の受光アンプ回路。
- 光信号を受信するフォトダイオードと、
基準電圧が入力される第１の入力端子および該フォトダイオードの出力電流が入力される第２の入力端子を有する差動アンプと、
該差動アンプの出力端子と該第２の入力端子間に設けられた主帰還抵抗と、
前記主帰還抵抗に並列に設けられ、該主帰還抵抗の電流をバイパスするクランプ回路とが、同一基板上にモノリシックに集積された受光アンプ回路において、
前記クランプ回路が、前記主帰還抵抗より小さい抵抗値の副帰還抵抗と、該副帰還抵抗に並列に接続された第２の位相補償コンデンサとの並列回路と、該並列回路に直列に接続され、それぞれがダイオード接続されて相互に直列または並列に接続された複数のトランジスタとを有し、
前記直列または並列に接続された複数のダイオード接続のトランジスタが、前記差動アンプの前記出力端子に接続され、前記副帰還抵抗と第２の位相補償コンデンサとの並列回路が前記差動アンプの第２の入力端子および前記フォトダイオードに接続されていることを特徴とする受光アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046636A JP3786556B2 (ja) | 2000-02-23 | 2000-02-23 | 受光アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046636A JP3786556B2 (ja) | 2000-02-23 | 2000-02-23 | 受光アンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237653A JP2001237653A (ja) | 2001-08-31 |
| JP3786556B2 true JP3786556B2 (ja) | 2006-06-14 |
Family
ID=18569015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000046636A Expired - Fee Related JP3786556B2 (ja) | 2000-02-23 | 2000-02-23 | 受光アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786556B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320253A (ja) * | 2000-05-12 | 2001-11-16 | Nec Miyagi Ltd | 前置増幅回路 |
| DE102004009684B4 (de) * | 2004-02-27 | 2014-12-24 | Infineon Technologies Ag | Transimpedanzverstärkeranordnung für hohe Schaltfrequenzen |
| US8680911B2 (en) * | 2011-03-08 | 2014-03-25 | Honeywell International Inc. | High-linearity signal-processing amplifier |
| JP2013004149A (ja) * | 2011-06-17 | 2013-01-07 | Panasonic Corp | Ａｐｃ回路、及び光ディスク再生装置 |
| JP2019054438A (ja) * | 2017-09-15 | 2019-04-04 | アズビル株式会社 | 光電センサ |
| US11668733B2 (en) * | 2018-11-09 | 2023-06-06 | Keithley Instruments, Llc | Multi-stage current measurement architecture |
| CN115603677A (zh) * | 2021-07-09 | 2023-01-13 | 华为技术有限公司（Cn） | 跨阻放大器及跨阻放大器的控制方法 |
-
2000
- 2000-02-23 JP JP2000046636A patent/JP3786556B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001237653A (ja) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| JP3786556B2 (ja) | 受光アンプ回路 | |
| FR2638913A1 (fr) | Procede et circuit pour produire une tension de reference | |
| KR0156021B1 (ko) | 이득 레벨들간의 고속 스위칭이 가능하고 광범위한 입사광량에 걸쳐 충분한 신호대 잡음비를 얻을 수 있는 수광/증폭 장치 | |
| JPS5968028A (ja) | 信号変換器及び電子回路 | |
| JPH10290127A (ja) | 電流／電圧変換ｉｃ及び光電気変換ｉｃ | |
| JP2534407B2 (ja) | 増幅器 | |
| FR2496929A1 (fr) | Source de tension stable en temperature | |
| EP1181773B1 (en) | Overvoltage protection | |
| JP3142214B2 (ja) | 受光増幅装置 | |
| JPS59178005A (ja) | バイポ−ラトランジスタを有する差動増幅器 | |
| JP3242422B2 (ja) | 広帯域増幅器 | |
| FR3134487A1 (fr) | Dispositif de copie d'un courant | |
| JPH06177663A (ja) | 光電気変換トランジスタ回路 | |
| US4453134A (en) | High voltage operational amplifier | |
| JP2988795B2 (ja) | 受光増幅装置 | |
| JP3535029B2 (ja) | 受光増幅回路 | |
| WO2002017402A2 (en) | Wideband differential amplifier and summing circuit including such wideband differential amplifier | |
| FR2482382A1 (fr) | Circuit a miroir de courant a haute impedance de sortie et a basse " perte de tension " | |
| JP2002290168A (ja) | 光受信器 | |
| JP3521064B2 (ja) | 受光アンプ回路 | |
| JPH04225611A (ja) | 広ダイナミックレンジ受光回路 | |
| JP3339928B2 (ja) | 受光増幅装置 | |
| JPH11296892A (ja) | 受光増幅回路 | |
| JP2906387B2 (ja) | Ｐｎｐトランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |