FR2496929A1 - Source de tension stable en temperature - Google Patents
Source de tension stable en temperature Download PDFInfo
- Publication number
- FR2496929A1 FR2496929A1 FR8123623A FR8123623A FR2496929A1 FR 2496929 A1 FR2496929 A1 FR 2496929A1 FR 8123623 A FR8123623 A FR 8123623A FR 8123623 A FR8123623 A FR 8123623A FR 2496929 A1 FR2496929 A1 FR 2496929A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- pair
- branch
- transistors
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
MONTAGE A BANDE INTERDITE, AMELIORE POUR DELIVRER UNE TENSION DE SORTIE STABLE EN TEMPERATURE. LE MONTAGE COMPREND DEUX PAIRES DE TRANSISTORS T, T; T, T FORMANT DEUX AMPLIFICATEURS DISTRIBUTEURS DE COURANT. LES SURFACES ACTIVES DES TRANSISTORS DE CHAQUE PAIRE SONT DIFFERENTES. IL EST AINSI POSSIBLE DE REDUIRE NOTABLEMENT LE RAPPORT DES RESISTANCES NECESSAIRES DANS LE MONTAGE A BANDE INTERDITE.
Description
La présente invention concerne une source de tension stable en
température, comprenant une première paire de transistors couplés
par les bases et insérés dans deux branches en parallèle, le transis-
tor de la seconde branche présentant une résistance d'entrée; une seconde paire de transistors couplés par les bases, formant un ampli- ficateur distributeur de courant et complémentaires de ceux de la première paire, un transistor de chaque paire se trouvant dans une des deux branches; une seconde résistance en série avec la paire
de branches; et une troisième branche contenant un cinquième transis-
tor, dont l'électrode de base est reliée à la première branche, qui ne contient aucune résistance additionnelle pure, et à une branche d'activation, constituée par une source de courant et un transistor, dont l'émetteur relié aux électrodes de base des transistors de la
première paire constitue la sortie de la tension stabilisée.
Les circuits électriques, et notamment les circuits intégrés complexes exigent des sources de tension de référence, qui délivrent une tension de sortie constante, indépendante de la température, de la charge et de l'amplitude de la tension d'alimentation. Un circuit connu, représenté à la figure 1, convient particulièrement bien à cet usage. Ce "circuit de Widlar" ou circuit de tension de référence à bande interdite est décrit par exemple dans la publication IEEE
1970, International Solid - State Circuits Conference, pages 158-159.
Le circuit selon figure 1 est constitué par trois branches Pli P2 et P3 en parallèle, contenant chacune un transistor npn T1, T2, T3. Une source de courant constant, délivrant le courant IS, est branchée entre la source de tension Us et le couplage en parallèle des trois branches P à P3. Le transistor T fonctionne en diode
1 3' 2
avec le circuit base-collecteur court-circuité. La résistance R éta-
blit une contre-réaction en tension sur le transistor T La tension
base-émetteur du transistor T3 s'établit sur le collecteur de T1.
Dans l'hypothèse o 12 dans la branche P2 est égal à I3 dans la branche P3, le montage délivre sur la borne de sortie A la tension de référence indépendante de la température:
R1 R1
REF = UBE2 R 3 UT R2
quand: R. K R e + - - Log R = u R3 eo g 2 OU est la dérive thermique de la tension base-émetteur du transistor T21 dont la valeur est d'environ 2 mV/0C. K est la constante de
Boltzmann et e la charge élémentaire.
D'après les équations précédentes, l'indépendance du montage selon figure 1 en fonction de la température dépend du rapport des trois résistances R1, R2 et R3 du montage. L'indépendance en fonction de la température est par exemple obtenue quand les résistances R2
et R3 sont dix fois plus petites que la résistance R. Dans ces con-
ditions, et en cas d'emploi de transistors au silicium, la tension UREF = 1,205 V s'établit sur la sortie A. Cette tension est déterminée par la largeur de bande interdite du matériau semiconducteur et
appelée par suite tension de référence à bande interdite.
Le montage selon figure 2, également connu, représente une amélioration par rapport au montage selon figure 1, car il ne comporte plus que deux résistances pures R1 et R 2. Le montage selon figure 2 comprend un amplificateur distributeur de courant, constitué par les
transistors T4 et T de sorte que les courants I1 et I2 sont égaux.
Le transistor T4 de l'amplificateur distributeur de courant, branché en diode, est en série avec un transistor T5 dont la base est reliée à la borne d'émetteur du transistor T7, dont l'émetteur constitue
simultanément la borne de sortie A de la tension stabilisée en tempé-
rature UREF. La paire de transistors T1 et T2 est également branchée
en amplificateur distributeur de courant, le transistor T2 qui fonc-
tionne en diode comprenant la résistance d'émetteur R2. Le courant dans la troisième branche P3 résulte de la différence du courant injecté I et de la somme des courants circulant dans les branches P et P2. Dans ce montage, la tension de référence URtF sur la sortie A est d'environ 2,5 V, selon la relation R1
2U ± - U.Log Fa.
RF BEi R 2T Les deux tensions base-émetteur chutent sur le transistor T1 et le transistor T5, tandis que la fraction restante de la tension résulte du rapport des résistances R1/R2 et du rapport des surfaces
actives des transistors T1 et T La tension UREF est alors indépen-
dante de la température quand
R1 K
+. - Log Fa 0 U R 'e
2 0
Fa est le rapport de la surface de l'émetteur du transistor T2 à la
surface de l'émetteur du transistor T. La condition selon la der-
nière formule indiquée est par exemple satisfaite, pour un rapport des surfaces Fa = 5, quand le rapport des résistances est R1
R = 28,8.
Le montage selon figure 2 présente l'avantage suivant les courants I1 et I2 sont dérivés de la tension stabilisée U REF, tandis que le transistor T6 de la troisième branche P3 évacue le courant d'alimentation en excès IS - (Il + 12). Seules les deux résistances pures R1 et R2 sont en outre nécessaires. Un inconvénient réside dans le fait que le rapport des résistances R1 et R2 est relativement élevé et ne peut être réduit à volonté, même en augmentant notablement le
rapport des surfaces Fa. Cf. la courbe a de la figure 5, qui repré-
sente le rapport R 1/R2 en fonction du rapport des surfaces Fa pour une compensation en température totale. Cette courbe montre que le rapport R1/R2 = 28,8 pour un rapport des surfaces Fa = 5. Ce rapport élevé des résistances n'est que très difficilement maîtrisable avec
la précision requise dans les circuits intégrés.
Le montage selon figure 3 a permis de réduire le rapport des résistances. Ce montage, dont l'invention part, est décrit dans la
publication IEEE 1980, page 219. Il diffère essentiellement du mon-
tage selon figure 2 en ce que les courants I1 et I2 des branches P et P2 circulent dans la résistance commune R1. Les deux branches P' et P2ne comportent également que deux transistors chacune, la paire de transistors T3 et T4 formant un amplificateur distributeur de courant. Les transistors de la paire T1 et T2 sont complémentaires
des transistors T3 et T4de l'amplificateur distributeur de courant.
La tension UREF sur la sortie A est prélevée sur l'électrode d'émet-
teur du transistor T7, qui est reliée-aux électrodes de base des transistors T et T La troisième branche P3 contient le transistor T6, dont la base est reliée aux collecteurs réunis des transistors
T1 et T3 de la brande P Le courant d'alimentation en excès IS -
(I1 + I2) circule dans cette troisième branche P3. La résistance de charge RL est insérée dans la connexion d'émetteur d'un transistor T7, dont le collecteur est relié à la tension d'alimentation U L'électrode de base du transistor T7 est reliée aux émetteurs
des transistors T6, T3 et T4des trois branches. La tension de réfé-
rence stabilisée UREF apparaît alors aux bornes de la résistance:_L R1 REF UBE1 + 2 - U Log Fa
UREFUBEI R T
Fa étant de nouveau le rapport des surfaces des émetteurs du transistor T et du transistor T. Les transistors T et T présentant 2 3 T4péetn la mime surface, on a 2I w
La tension UREF du montage selon figure 3 est parfaitement stabi-
lisée en température quand la condition suivante est satisfaite U R2 e * u Log Fa o La courbe b de la figure 5 correspond à cette condition. Son tracé
montre par exemple que le rapport R1/R2 = 7,2 pour un rapport Fa = 5.
L'invention vise & améliore rle montage selon figure 3, et notamment & réduire encore davantage le rapport des résistances R 1/R Selon une caractéristique essentielle de l'invention, les transistors de la première paire, de même que ceux de la seconde paire, présentent des surfaces actives différentes, le transistor de la première paire muni de la résistance d'émetteur et inséré dans la seconde branche présentant la plus grande surface active et le transistor de la seconde paire inséré dans la première branche présentant la plus grande surface
active.
D'autres caractéristiques et avantages de l'invention seront mieux
compris à l'aide de la description détaillée ci-dessous d'exemples de
réalisation et des dessins annexes sur lesquels:
la figure 1, précédemment décrite, représente un montage connu compre-
nant trois résistances pures;
la figure 2, précédemment décrite, représente un montage connu compre-
nant deux résistances pures;
la figure 3, précédemment décrite, représente un montage connu compre-
nant une résistance pure; la figure 4 représente un montage selon l'invention; la figure 5 représente les courbes du rapport de résistances en fonction du rapport de surfaces; et
la figure 6 représente un second montage perfectionné selon l'invention.
Dans le montage selon figure 4, les paires sont constituées par les transistors T1, T2 et T3, T4, le transistor T inséré dans la
branche P2 fonctionnant en diode.
Le transistor T2 de la branche P2 comporte une résistance d'émetteur R2, tandis que la résistance R est branchée en série avec les deux branches P et P en parallèle. La constitution de ce montage est 1 2 identique pour l'essentiel à celle du montage selon figure 3. Le point essentiel est toutefois queles transistors T et T de l'amplificateur
distributeur de courant présentent désormais aussi des surfaces dif-
férentes, la surface du transistor T devant être supérieure à celle du transistor T4. Le rapport de la surface de l'émetteur du transistor T3 à la surface de l'émetteur du transistor T4 est désigné par Fb. La tension stabilisée apparaissant & la sortie A du montage est alors R1
U U + (1 + Fb) - U Log (Fa. Fab).
REF BEI R2 T
La tension de référence est stabilisée en température quand
R1 1<
O + - (1 + Fb. -. Log (Fa. Fb).0.
U R2 e0.
Cette condition est satisfaite pour la famille de courbes C selon figure 5, avec -les valeurs résultant des courbes. La courbe supérieure
correspond au rapport Fb = 2, c'est-à-dire que la surface de l'émet-
teur du transistor T3 est double de celle du transistor T. Avec un
rapport Fa = 5, le rapport des résistances R1/R2 est d'environ 3,3.
Les conditions sont encore plus favorables avec Fb = 3, comme le montre la courbe médiane de la famille C. Pour un rapport Fa = 5, le rapport des résistances R /R2 prend alors la valeur 2,14. En adoptant Fb = 5 selon la courbe inférieure de la famille C, on obtient des rapports de résistances R1/R2 qui ne sont que légèrement inférieurs à 1. Ces faibles rapports de résistances, bien reproductibles, sont faciles à réaliser dans la technique d'intégration de circuits. Des
dimensions géométriques relativement faibles sont alors nécessaires.
Les surfaces d'émetteur différentes des transistors T3 et T4 sont également très faciles à obtenir, car ces deux transistors sont
des transistors pnp latéraux dans l'exemple de réalisation décrit.
La figure 6 représente un montage comportant de nouvelles amélio-
rations. La source de courant IS représentée sur les figures précé-
dentes, est constituée par la partie du montage comprenant les tran-
sistors T10 à T14 et les résistances R et R12- Les transistors T13 et T14 constituent un amplificateur distributeur de courant classique, dans lequel le transistor T13 fonctionne en diode et le courant de sortie IS circule dans le transistor T 14 Les transistors T13 et T14 sont couplés par les bases. La branche du transistor T13 contient le transistor T12 avec la résistance d'émetteur R12. Le potentiel de la base du transistor T12 est ajusté a l'aide des transistors T10 et Til branchés en série et fonctionnant en diodes. La résistance R de collecteur du transistor T10 est reliée à la source de tension U.
A l'aide de ce montage d'injection, on obtient un courant I pratique-
ment indépendant des fluctuations de la tension d'alimentation Us Le transistor T8 a en outre été inséré dans la source de tension stable en température, constituée par les branches P1, P2 et P3. Il sert de façon connue d'amplificateur du courant de base de transistors T3, T4 de l'amplificateur distributeur de courant. L'insertion d'un amplificateur de courant de base dans un amplificateur distributeur de courant est décrite par exemple dans le brevet des Etats-Unis d'Amérique n0 3 813 607. Le circuit émetteur-base du transistor pnp
T8 est en parallèle avec le circuit base-collecteur du transistor T4.
Le collecteur du transistor T est relié au potentiel de référence.
L'insertion de l'amplificateur de courant de base T8 fait ainsi circu-
ler dans le collecteur de T4 un courant qui ne diffère pratiquement plus du courant circulant dans T Dans le montage selon figure 6, le transistor T6 a été remplacé
par le circuit Darlington complémentaire T6 et TG. Ce circuit aug-
mente le gain en courant, de sorte que des variations de charge notam-
ment peuvent être compensées dans de larges limites à la sortie. Le circuit Darlington de sortie T7 et T7a renforce encore cet effet positif. Une neutralisation est nécessaire pour supprimer les oscillations parasites dans la gamme des MHz, que le déphasage de la pente des transistors produits dans tout amplificateur à réaction. Une capacité C1 est prévue pour ce faire entre l'émetteur du transistor T2 et l'électrode du collecteur du transistor T1. Cette capacité peut être relativement faible, de sorte qu'elle peut être facilement insérée
sous forme d'un condensateur MOS dans un circuit semiconducteur intégré.
Une valeur C1; 30 pF a donné d'excellents résultats. CS désigne la capacité parasitaire du substrat sur le collecteur du transistor T La linéarisation du déphasage de la pente des transistors T et T 6 6a est assurée par la résistance supplémentaire R3, qui est branchée entre l'électrode d'émetteur du transistor T6 et les électrodes d'émetteur des transistors T3 et T4. Cette résistance ne doit toutefois pas être
augmentée à volonté, faute de quoi le déséquilibre résultant des ten-
sions sur les électrodes de collecteur des transistors T3 et T4 nui-
rait à la stabilité de la tension de sortie. La résistance R3 est par suite dimensionnée de préférence de façon que les tensions de collecteur
des transistors Ti, T2 et T3, T4 soient constamment égales. Une résis-
tance R3 = 2 kM a donné d'excellents résultats dans un exemple de réalisation. Le circuit base-émetteur d'un transistor T,, peut en outre être inséré dans la connexion d'émetteur du transistor T6at ce transistor supplémentaire étant utilisable pour produire une impulsion qui, par suite de la commande du transistor T15 à l'état passant, apparaît sur le collecteur de ce transistor quand un courant peut circuler dans les transistors T et T 6a Le transistor T15 permet ainsi de produire une impulsion définie exactement à l'instant o la tension stabilisée souhaitée apparait à la sortie du montage. Comme précédemment indiqué, le transistor de charge du montage selon figure 6 est constitué par le circuit Darlington T7 et T7a, l'électrode de base du transistor T7 étant reliée au point de connexion
des branches P1 à P3* Le diviseur de tension, constitué par les résis-
tances R'T et RT2, est inséré dans la connexion d'émetteur du transistor T7. La prise de ce diviseur de tension est reliée au potentiel de référence UREF' qui est stabilisé en température et présente la valeur de 1,205 V. La chute aux bornes de la résistance de charge RL, parallèle
avec le diviseur de tension formé par les résistances RT, et RT2, pro-
duit ainsi une tension stabilisée: R
STAB REF R.
Le dimensionnement des résistances est le suivant dans un exemple de réalisation couvrant une plage de tension U comprise entre 3 et 20 V, et avec un rapport des surfaces Fb = 3 et un rapport Fa = 5 R10 =50 k Q R12 1 kM R2 = 1,4 kn R = 3,0 kS Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art au principe et aux dispositifs qui viennent d'être décrits uniquement à titre d'exemples non limitatifs, sarns
sortir du cadre de l'invention.
Claims (9)
1. Source de tension stable en température, comprenant une première paire de transistors (T1, T2) couplés par les bases et insérés dans deux branches en parallèle (P1, P2), le transistor (T2 de la seconde branche (P2 présentant une résistance d'émetteur (R2); une seconde
paire de transistors (T3, T4) couplés par les bases, formant un ampli-
ficateur distributeur de courant et complémentaires de ceux de la première paire, un transistor de chaque paire se trouvant dans une des deux branches (P1, P 2); une seconde résistance (R1 en série avec la paire de branches (Pi, P2); et une troisième branche (P3) contenant un cinquième transistor (T6), dont l'électrode de base est reliée à
la première branche (P1) qui ne contient aucune résistance addition-
nelle pure, et à une branche d'activation constituée par une source de courant (1S et un transistor (T 7), dont l'émetteur relié aux électrodes de base des transistors (T1, T2) de la première paire constitue la
sortie de la tension stabilisée (U REF), ladite source étant caracté-
risée en ce que les transistors de la première paire, de môme que ceux de la seconde paire, présentent des surfaces actives différentes, le transistor (T2 de la première paire, de môme que ceux de la
seconde paire présentent des surfaces actives différentes, le transis-
tor (T2) de la première paire (T1, T2 muni de la résistance d'émetteur (R2) et inséré dans la seconde branche (P2) présentant la plus grande surface active et le transistor (T3 de la seconde paire (T3, T4) inséré dans la première branche (P1) présentant la plus grande surface
active.
2. Source de tension stable en température selon revendication 1, caractérisée en ce que le rapport des surfaces des transistors de la
première paire (Ti, T2) est égal à 5.
3. Source de tension stable en température selon revendication 1, caractérisée en ce que le rapport des surfaces des transistors de la
seconde paire (T3, T4) est égal à 3 ou 5.
4. Source de tension stable en température selon revendication 1, caractérisée en ce que le-transistor inséré dans la.troisième branche (P3) est relié par une résistance (R3) au premier point de connexion
commun à toutes les branches (Pi, P2, P3).
5. Source de tension stable en température selon revendication 4, caractérisée en ce que la résistance (R3) insérée dans la troisième
branche (P3) est dimensionnée de façon que les transistors complé-
mentaires des deux autres branches (P1l P2), reliés par les collec-
teurs, présentent sensiblement le mnme potentiel de collecteur.
6. Source de tension stable en température selon une des revendica- tions 4 et 5, caractérisée en ce que le transistor de la troisième
branche (P3) est un circuit Darlington complémentaire (T6, T6).
7. Source de tension stable en température selon une quelconque
des revendications 1 a 6, caractérisée par un transistor de commu-
tation (T15), inséré dans la troisième branche (P3) pour découpler une impulsion de commutation quand la tension continue stabilisée
est atteinte sur la sortie du montage.
8. Source de tension stable en température selon revendication 1, caractérisée en ce que l'électrode d'émetteur du transistor (T2 de la seconde branche (P2), muni d'une résistance d'émetteur (R), est reliée par un condensateur (C1) aux collecteurs des transistors (Ta, T 3)insérés dans la première branche (P1), auxquels est également reliée l'électrode de base du cinquième transistor (T6)inséré dans
la troisième branche (P3).
9. Source de tension stable en température selon une quelconque
des revendications 1 à 8, caractérisée en ce que l'amplificateur à
distributeur de courant (T3, T4) comporte un transistor supplémentaire (T8) injectant le courant de base, dont le circuit base-émetteur est en parallèle avec le circuit collecteur-base du transistor (T4) de la seconde branche (P2), et dont le collecteur est relié au potentiel
de masse.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3047685A DE3047685C2 (de) | 1980-12-18 | 1980-12-18 | Temperaturstabile Spannungsquelle |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2496929A1 true FR2496929A1 (fr) | 1982-06-25 |
| FR2496929B3 FR2496929B3 (fr) | 1983-11-10 |
Family
ID=6119459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8123623A Granted FR2496929A1 (fr) | 1980-12-18 | 1981-12-17 | Source de tension stable en temperature |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4422033A (fr) |
| JP (1) | JPS57125419A (fr) |
| DE (1) | DE3047685C2 (fr) |
| FR (1) | FR2496929A1 (fr) |
| IT (1) | IT1140345B (fr) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4433283A (en) * | 1981-11-30 | 1984-02-21 | International Business Machines Corporation | Band gap regulator circuit |
| JPS5961736A (ja) * | 1982-10-01 | 1984-04-09 | Hitachi Ltd | 集積化圧力センサ |
| JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
| US4628247A (en) * | 1985-08-05 | 1986-12-09 | Sgs Semiconductor Corporation | Voltage regulator |
| DE3545039A1 (de) * | 1985-12-19 | 1987-07-02 | Sgs Halbleiterbauelemente Gmbh | Spannungsbegrenzungsschaltung |
| US4912393A (en) * | 1986-03-12 | 1990-03-27 | Beltone Electronics Corporation | Voltage regulator with variable reference outputs for a hearing aid |
| US4795961A (en) * | 1987-06-10 | 1989-01-03 | Unitrode Corporation | Low-noise voltage reference |
| US5119016A (en) * | 1991-03-29 | 1992-06-02 | At&T Bell Laboratories | Clamp limiter circuit with precise clamping level control |
| JP2867947B2 (ja) * | 1996-03-28 | 1999-03-10 | 日本電気株式会社 | 参照電位発生回路 |
| US7400187B1 (en) * | 2001-10-02 | 2008-07-15 | National Semiconductor Corporation | Low voltage, low Z, band-gap reference |
| US20060132223A1 (en) * | 2004-12-22 | 2006-06-22 | Cherek Brian J | Temperature-stable voltage reference circuit |
| US9110485B2 (en) * | 2007-09-21 | 2015-08-18 | Freescale Semiconductor, Inc. | Band-gap voltage reference circuit having multiple branches |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3887863A (en) * | 1973-11-28 | 1975-06-03 | Analog Devices Inc | Solid-state regulated voltage supply |
| US3893018A (en) * | 1973-12-20 | 1975-07-01 | Motorola Inc | Compensated electronic voltage source |
| US4074181A (en) * | 1975-12-04 | 1978-02-14 | Rca Corporation | Voltage regulators of a type using a common-base transistor amplifier in the collector-to-base feedback of the regulator transistor |
| US4085359A (en) * | 1976-02-03 | 1978-04-18 | Rca Corporation | Self-starting amplifier circuit |
| US4249123A (en) * | 1978-10-25 | 1981-02-03 | Texas Instruments Incorporated | Temperature compensated reference voltage regulator |
| JPS56147212A (en) * | 1980-04-18 | 1981-11-16 | Fujitsu Ltd | Integrated circuit for generation of reference voltage |
| US4349778A (en) * | 1981-05-11 | 1982-09-14 | Motorola, Inc. | Band-gap voltage reference having an improved current mirror circuit |
-
1980
- 1980-12-18 DE DE3047685A patent/DE3047685C2/de not_active Expired
-
1981
- 1981-12-15 JP JP56201016A patent/JPS57125419A/ja active Pending
- 1981-12-15 US US06/330,811 patent/US4422033A/en not_active Expired - Fee Related
- 1981-12-15 IT IT25625/81A patent/IT1140345B/it active
- 1981-12-17 FR FR8123623A patent/FR2496929A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| IT8125625A0 (it) | 1981-12-15 |
| DE3047685A1 (de) | 1982-07-01 |
| FR2496929B3 (fr) | 1983-11-10 |
| DE3047685C2 (de) | 1986-01-16 |
| IT1140345B (it) | 1986-09-24 |
| JPS57125419A (en) | 1982-08-04 |
| US4422033A (en) | 1983-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2496929A1 (fr) | Source de tension stable en temperature | |
| FR2912013A1 (fr) | Dispositif de generation de courant de polarisation ayant un coefficient de temperature ajustable. | |
| EP0072589A2 (fr) | Dispositif de stabilisation de courant | |
| FR2887650A1 (fr) | Circuit fournissant une tension de reference | |
| FR2466135A1 (fr) | Amplificateurs operationnels de transconductance | |
| FR2638913A1 (fr) | Procede et circuit pour produire une tension de reference | |
| US6369654B1 (en) | Semiconductor device | |
| EP0845856B1 (fr) | Amplificateur à transconductance à dynamique élevée et faible bruit | |
| FR2483706A1 (fr) | Circuit amplificateur integre a suppression d'amplification de tension continue | |
| US4602207A (en) | Temperature and power supply stable current source | |
| GB1268095A (en) | Integrated circuit | |
| US11063564B2 (en) | Bidirectional leakage compensation circuits for use in integrated circuits and method therefor | |
| JPH0446009B2 (fr) | ||
| FR2524734A1 (fr) | Amplificateur ou est incorpore un reglage de distribution du gain pour des etages amplificateurs en cascade | |
| FR2486265A1 (fr) | Circuit generateur de courant constant | |
| JP3786556B2 (ja) | 受光アンプ回路 | |
| EP0536063B1 (fr) | Générateur de courant précis | |
| US4577119A (en) | Trimless bandgap reference voltage generator | |
| FR2576431A1 (fr) | Circuit generateur de tension de reference | |
| JPH0321927B2 (fr) | ||
| JPH07106874A (ja) | 被制御ピンチ抵抗器を備えた回路装置 | |
| US4131806A (en) | I.I.L. with injector base resistor and schottky clamp | |
| FR2482382A1 (fr) | Circuit a miroir de courant a haute impedance de sortie et a basse " perte de tension " | |
| FR2481540A1 (fr) | Systeme a resistance reglee a utiliser avec un amplificateur de signaux a gain regle | |
| US4300103A (en) | Push-pull amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property |