JP5903638B2 - 増幅装置 - Google Patents

増幅装置 Download PDF

Info

Publication number
JP5903638B2
JP5903638B2 JP2012521302A JP2012521302A JP5903638B2 JP 5903638 B2 JP5903638 B2 JP 5903638B2 JP 2012521302 A JP2012521302 A JP 2012521302A JP 2012521302 A JP2012521302 A JP 2012521302A JP 5903638 B2 JP5903638 B2 JP 5903638B2
Authority
JP
Japan
Prior art keywords
signal
unit
pulse width
power
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012521302A
Other languages
English (en)
Other versions
JPWO2011161911A1 (ja
Inventor
明学 張
明学 張
誠吾 尾崎
誠吾 尾崎
剛史 羽賀
剛史 羽賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2011161911A1 publication Critical patent/JPWO2011161911A1/ja
Application granted granted Critical
Publication of JP5903638B2 publication Critical patent/JP5903638B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2173Class D power amplifiers; Switching amplifiers of the bridge type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216Continuous control
    • H03F1/0233Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Description

本発明は、入力信号の電力を増幅する増幅装置に関し、特に電力増幅段における供給電源の電圧を制御することによって、出力信号のS/N比と電力増幅段における電力効率とを向上させる増幅装置に関する。
従来、電圧可変電源を増幅装置の電源として用い、増幅装置への入力音声信号レベルに追従させて、電力増幅段へ供給する電源電圧値を増減させ、出力信号に重畳するノイズの低減と電力増幅段における電力効率の改善とを図る技術があった。この場合、電力増幅段へ供給する電源電圧を入力音声信号レベルに追従させることで、入力音声信号レベルが小さい場合には、その増幅された信号が歪まない程度の振幅の電圧値まで電力増幅段の電源電圧を低下させることができるため、増幅装置の出力信号に重畳するノイズが低減される効果が得られるとともに、電力増幅段における電力効率を改善することができる。
しかし、増幅装置は電力増幅段へ供給される電源電圧を下げると、電力増幅段の電圧増幅による増幅ゲインも下がるため、これを防止するために、入力アナログ信号の振幅レベルに比例して定電圧制御回路が電力増幅部の電圧を制御するとともに、帰還回路に設けられている減衰器が定電圧制御回路と連動して、定電圧の電圧レベルに応じて、フィードバック量を一定に保つように調整するものが知られている(例えば下記の特許文献1参照)。また、他の従来例として、信号再生装置のスイッチングアンプに供給される電圧値の増減に応じて、帰還ループに設けられたゲイン調整手段のゲインを調整するものも知られている(例えば下記の特許文献2参照)。
特開2000−059153号公報(要約書) 特開2007−110646号公報(要約書)
しかしながら、従来の増幅装置においては、以下の問題点がある。すなわち、特許文献1に記載の技術は、スイッチングアンプへ印加される定電圧の電圧レベルに応じてフィードバック回路での減衰量を変更して、ループゲインを一定に保つよう構成されている。したがってフィードバック回路上の減衰量を可変にする必要があり、この減衰量を無段階的にあるいは多段階的に変更しようとすると、電子減衰回路などが必要になり、回路規模が大きくなってしまう。また、変更量の切り替え時にノイズが発生してしまうなどの問題がある。次に、特許文献2に記載の技術は、負帰還ループゲインを同じにすることはできても、伝達関数は変化してしまうという問題がある。
本発明は上記各従来例の問題点に鑑み、回路規模が大きくなることなく、かつ増幅装置の伝達関数(ゲインと位相との周波数特性)を変えることなく、ループゲインを一定に保ちながら、出力信号に重畳するノイズを低減させることができ、特に小入力音声信号時のS/N比を向上させることができる増幅装置を提供することを目的とする。
本発明の増幅装置は上記目的を達成するために、入力音声信号のレベルに応じたパルス幅変調信号で電源電圧をスイッチングすることにより前記入力音声信号を電力増幅する電力増幅部と、
前記入力音声信号の振幅レベルを検出し、検出した入力信号振幅レベルに応じた目標設定電圧を前記電源電圧として前記電力増幅部に印加する電源電圧制御部と
記入力音声信号をそのレベルに応じたパルス幅の第1パルス幅変調信号に変換するパルス幅変換部と、
前記電力増幅部の出力を前記パルス幅変換部の出力に負帰還させる負帰還部と、
前記目標設定電圧に基づいて、前記電力増幅部の増幅ゲインの変化分を相殺するように、前記パルス幅変換部により生成された前記第1パルス幅変調信号のパルス幅を補正して前記電力増幅部に印加するパルス幅補正部とを備え
前記パルス幅補正部は、
前記入力音声信号を前記第1パルス幅変調信号に変換する際の基本的なタイミング信号である基本クロックを生成する基本クロック生成部と、
前記基本クロック生成部が生成した基本クロックから、前記目標設定電圧に応じて傾きが異なるランプ波を生成するランプ波傾き制御部と、
前記パルス幅変換部の出力に前記電力増幅部の出力が負帰還された差分信号が入力され、前記差分信号を積分して差分積分信号を生成する積分器と、
前記ランプ波傾き制御部により生成されたランプ波と前記積分器の出力である前記差分積分信号とを比較して第2パルス幅変調信号を生成することにより、前記パルス幅変換部により生成された前記第1パルス幅変調信号のパルス幅を補正する補正部とを
有する構成とした。
また、本発明の増幅装置は上記目的を達成するために、入力音声信号のレベルに応じたパルス幅変調信号で電源電圧をスイッチングすることにより前記入力音声信号を電力増幅する電力増幅部と、
前記入力音声信号の振幅レベルを検出し、検出した入力信号振幅レベルに応じた目標設定電圧を前記電源電圧として前記電力増幅部に印加する電源電圧制御部と、
前記電力増幅部に印加される電源電圧を検出する検出部と、
前記入力音声信号をそのレベルに応じたパルス幅の第1パルス幅変調信号に変換するパルス幅変換部と、
前記入力音声信号を前記第1パルス幅変調信号に変換する際の基本的なタイミング信号である基本クロックを生成する基本クロック生成部と、
前記基本クロック生成部が生成した基本クロックから、前記検出された電源電圧に応じて傾きが異なるランプ波を生成するランプ波傾き制御部と、
前記電力増幅部の出力を前記パルス幅変換部の出力に負帰還させる負帰還部と、
前記パルス幅変換部の出力に前記電力増幅部の出力が負帰還された差分信号が入力され、前記差分信号を積分して差分積分信号を生成する積分器と、
前記ランプ波傾き制御部により生成されたランプ波と前記積分器の出力である前記差分積分信号とを比較して第2パルス幅変調信号を生成することにより、前記パルス幅変換部により生成された前記第1パルス幅変調信号のパルス幅を補正して前記電力増幅部に印加する補正部とを
有する構成とした。
本発明によれば、回路規模が大きくなることなく、かつ増幅装置の伝達関数(ゲインと位相との周波数特性)を変えることなく、ループゲインを一定に保ちながら、出力信号に重畳するノイズを低減させることができ、特に小入力音声信号時のS/N比を向上させることができる。
本発明の実施の形態1における増幅装置のブロック図 本発明の実施の形態1におけるランプ波の傾きと立上がり時間の関係を示す図 本発明の実施の形態1における電力増幅部の電源電力の電圧値の変動による増幅ゲインの変化分をランプ波の傾きを制御することで相殺する原理を説明するための図 本発明の実施の形態2における増幅装置のブロック図 本発明の実施の形態2における電力増幅部の電源電力の電圧値を検出する検出器のブロック図 本発明の実施の形態3における増幅装置のブロック図 本発明の実施の形態3におけるPWM変換器のPWM変調対象値とPWM信号の関係を示す説明図 本発明の実施の形態3における電力増幅部の電源電力の電圧値の変動による増幅ゲインの変化分をPWM変換器のPWM変調対象値を制御することで相殺する原理を説明するための説明図
(実施の形態1)
以下、本発明の実施の形態1における増幅装置1について、図1のブロック図を参照しながら説明する。
図1において、本実施の形態1の増幅装置1は、ラインレベル程度のレベルの音声信号が出力されるオーディオ装置8に接続される。
オーディオ装置8から出力された音声信号は、増幅装置1の入力音声信号S1として増幅装置1に入力され、増幅装置1で電力増幅されてスピーカ9へ出力される。スピーカ9は、増幅装置1から出力された電力増幅後の音声信号を音声に変換して放音する。
また、増幅装置1とオーディオ装置8は、それらを動作させるのに必要な電力を供給する直流電源(図示せず)に接続されている。ただし、各装置を動作させるのに必要な電源は直流電源に限定されることは無く、各装置の特性に合わせて適宜交流電源を用いてもよい。
増幅装置1は、PWM(Pulse Width Modulation)変調部2、ゲートドライバ部3、電力増幅部4、ローパスフィルタ5、負帰還部6、電源電圧制御部7を備えて構成される。特に、増幅装置1には、電力増幅部4の出力信号をPWM変調部2へ負帰還させる負帰還部6が設けられている。
オーディオ装置8から増幅装置1へ音声信号S1が入力されると、入力音声信号S1は電源電圧制御部7に入力されるとともに、PWM変調部2に入力される。
電源電圧制御部7は、オーディオ装置8から入力された入力音声信号S1の振幅レベル(S9)を検出し、検出した入力音声信号S1の振幅レベル(S9)に対応する目標設定電圧値情報Vs(詳細後述)をPWM変調部2に出力するとともに、目標設定電圧値情報Vsが示す電圧値である目標電圧となるように正側と負側の出力電圧(+Vdd,−Vdd)を制御して、この正側および負側の電圧値(+Vdd,−Vdd)である電源電力を電力増幅部4へ送出する。
PWM変調部2は、オーディオ装置8から入力された入力音声信号S1を、入力音声信号S1に応じたパルス幅のPWM信号S5に変換し、次いで負帰還部6から入力される帰還信号S4と電源電圧制御部7から入力される目標設定電圧値情報Vsを用いて、PWM信号S5のパルス幅を補正して(詳細を後述する)、得られた信号を補正後PWM信号S2としてゲートドライバ部3へ送出する。
ここで、PWM変調部2は、デジタルシグナルプロセッサやマイクロコントローラなどによって実現され得る。
ゲートドライバ部3は、入力された補正後PWM信号S2にデッドタイムを挿入するとともに、電力増幅部4のハイサイド(+Vdd)とローサイド(−Vdd)の高速スイッチング素子4a、4bを駆動できる程度に補正後PWM信号S2の電位をシフトしたドライブ信号を作成して、電力増幅部4へ送出する。
電力増幅部4は、高電位電源側に配されて電源電圧制御部7から正側電圧+Vddを供給されるハイサイド高速スイッチング素子4aと、低電位電源(又はグラウンド)側に配されて電源電圧制御部7から負側電圧−Vddを供給されるローサイド高速スイッチング素子4bとによるハーフブリッジ回路で構成される。
電力増幅部4は、ゲートドライバ部3から入力されたドライブ信号により、正側電圧+Vddと負側電圧−Vddとで決定される電圧振幅で高速スイッチング動作を行い、電力増幅部4へ入力された信号を電力増幅し、補正後増幅信号S3を得る。
得られた補正後増幅信号S3は、負帰還部6に出力されるとともに、ローパスフィルタ5に送出される。ここで、高速スイッチング素子4a、4bとしては、例えば、MOS電界効果トランジスタ等が用いられる。
負帰還部6は、帰還回路上に設けられ、電力増幅部4から出力された補正後増幅信号S3を減衰し、帰還信号S4としてPWM変調部2に負帰還する。
ローパスフィルタ5は、電力増幅部4から出力された補正後増幅信号S3から不要な高周波成分を除去して得られた音声信号をスピーカ9へ出力するフィルタであり、例えば、コイルLやコンデンサCなどの素子で構成される。
さらに、電源電圧制御部7とPWM変調部2に関する詳細な内部構成と動作を図1のブロック図を参照しながら説明する。
電源電圧制御部7は、入力信号レベル検出部71と、コントロール部72と、電圧可変電源部73を備えて構成される。
入力信号レベル検出部71は、オーディオ装置8から入力された入力音声信号S1の振幅情報を含む入力信号振幅レベル情報S9を作成して、コントロール部72へ送出する。
コントロール部72は、コントロール部72内部に予め設定されたデータテーブル情報の中から、入力信号レベル検出部71にて作成された入力信号振幅レベル情報S9に対応した目標設定電圧値情報Vsを選択して、選択された目標設定電圧値情報Vsを電圧可変電源部73へ出力するとともに、目標設定電圧値情報VsをPWM変調部2へ出力する。
なお、目標設定電圧値情報Vsは、電圧可変電源部73に対して設定すべき電圧値(+Vdd,−Vdd)の目標値を示す情報である。
電圧可変電源部73は、コントロール部72から入力された目標設定電圧値情報Vsに応じて、設定すべき電圧値に出力電圧(+Vdd,−Vdd)を可変する電源であり、目標設定電圧値情報Vsに基づいて制御した電圧値(+Vdd,−Vdd)の電源電力を電力増幅部4へ供給する。
入力信号レベル検出部71とコントロール部72とは、デジタルシグナルプロセッサやマイクロコントローラなどによって実現されうる。
次に、PWM変調部2は、PWM変換器23と、PWMパルス幅補正部としての基本クロック生成部21、ランプ波傾き制御部22、積分器24、コンパレータ25及び加算器26とを備えて構成される。上記PWM変調部2の各部には電源電圧として±Vccが供給される。
ここで、PWM変換器23は、主にデジタルで行う演算回路によってPWM信号を求める処理部であり、PWM変調部2は、変換器23に加え補正部あるいは「コンパレータなどを含む、変調回路としてのブロックである。
基本クロック生成部21は図2に示すように、PWM変換器23が入力音声信号S1をPWM変換する際のタイミング信号であり所定の周期Tと電圧振幅レベルが±Vcc(V)である基本クロックCLを生成する。ここで、基本クロックCLは、オーディオ装置8から入力される入力音声信号S1の周期より十分に短い周期をもつ方形波である。
生成された基本クロックCLは、PWM変換器23へ出力されるとともに、ランプ波傾き制御部22にも出力される。
PWM変換器23は、基本クロック生成部21から入力された基本クロックCLを用いて、オーディオ装置8から入力された入力音声信号S1に応じたパルス幅のPWM信号S5に変換し、加算器26へ出力する。PWM変換の方式としては、デルタシグマ変換方式や三角波比較方式などが知られており、本実施の形態においてもこれらの方式のうちいずれかの方式が適用される。
加算器26は、PWM変換器23から入力されたPWM信号S5と負帰還部6から入力された帰還信号S4とを用いて、より詳細には、PWM信号S5から帰還信号S4を減算させて、PWM信号S5と帰還信号S4との誤差成分を含む差分信号S6(=S5−S4)を作成して積分器24へ出力する。
積分器24は、加算器26から入力された差分信号S6を積分して、上記誤差成分を含む差分積分信号S7を作成してコンパレータ25の+入力端子に出力する。
ランプ波傾き制御部22は図2に示すように、基本クロック生成部21から入力された基本クロックCLと、コントロール部72から入力された目標設定電圧値情報Vsとを用いて、傾きαを持たせたランプ波S8を作成し(詳細後述)、コンパレータ25の−入力端子に出力する。
コンパレータ25は、積分器24から入力された差分積分信号S7とランプ波傾き制御部22から入力されたランプ波S8とを比較し、上述した誤差成分(=S5−S4)を含みランプ波S8の周期Tで表わされる補正後PWM信号S2を作成してゲートドライバ部3へ送出する。
ここで、ランプ波S8の傾きαの定義と、電力増幅部4の電源電力の電圧値(+Vdd,−Vdd)の変動による増幅ゲインの変化分を、ランプ波の傾きαを制御することで相殺する原理の詳細について、図2と図3を用いて説明する。
まず、本実施の形態1において用いられるランプ波S8の傾きαの定義を図2を参照しながら説明する。
図2に示すように、ランプ波S8は、基本クロックCLの立上がりエッジP1〜P2に同期して立上がり、立下がりエッジP3〜P4に同期して立下がる信号である。また、ランプ波S8の立上がり、立下がりそれぞれの傾き(α、−α)は、所定の時間幅τによって定められる傾きとする。
そして、ランプ波S8の電圧振幅は、基本クロックCLと同じ±Vcc(V)であり、ランプ波S8の立上がりと立下がりの各時間幅τは、同一の時間幅を有する。
ここで、目標設定電圧値情報Vsに対応する目標電圧±Vt(V)と時間幅τとランプ波S8の傾きαとの関係を、それぞれ以下のように定義する。
まず、オーディオ装置8から最大振幅レベルの入力音声信号S1maxが増幅装置1に入力される場合の目標電圧値±Vt(V)を±Vdd(V)、目標設定電圧値情報VsをVsmaxとし、ランプ波S8の傾きの時間幅τをτ1とし、ランプ波S8の傾きαをα1とする。最大振幅レベル(S1max)とは、電力増幅部4に最大電源電力の電圧値±Vdd(V)を供給する場合であり、電源電力の電圧値±Vddによる歪みを発生させること無く増幅が可能な入力音声信号S1の振幅レベルである。
コントロール部72が目標設定電圧値情報(この場合、Vsmax)を電圧可変電源部73およびランプ波傾き制御部22へ出力すると、電圧可変電源部73は目標設定電圧値情報Vsmaxに基づいて、電力増幅部4に最大電源電力の電圧値である目標電圧値±Vdd(V)を供給する。
そして、ランプ波傾き制御部22は、目標設定電圧値情報Vsmaxに対応するランプ波S8の傾きαの時間幅τを
1/m×T(2<m)
とするランプ波S8を作成する(図2に示される太い実線)。この場合のランプ波の傾きをα1とし、
α1=2|Vcc|/τ1
とする。
また、オーディオ装置8から最小振幅レベルの入力音声信号S1minが増幅装置1に入力される場合の目標電圧値±Vt(V)を
±2/n1×Vdd(V)(ただし2<n1)、
目標設定電圧値情報VsをVsminとし、ランプ波の傾きの時間幅τをτ2とし、ランプ波S8の傾きαをα2として定義する。最小振幅レベル(S1min)とは、電力増幅部4に最小電源電力の電圧値±2/n1×Vdd(V)を供給する場合の入力音声信号S1の振幅レベルである。
最大振幅レベルの入力音声信号S1maxが入力された場合と同様に、コントロール部72が目標設定電圧値情報(この場合、Vsmin)を電圧可変電源部73およびランプ波傾き制御部22へ出力すると、電圧可変電源部73は目標設定電圧値情報Vsminに基づいて、電力増幅部4に最小電源電力の電圧値である目標電圧値±2/n1×Vdd(V)を供給する。
そしてランプ波傾き制御部22は、目標設定電圧値情報Vsminに対応する時間幅τ2を1/2×Tとするランプ波S8を作成する(図2に示される太い破線)。この場合のランプ波S8の傾きをα2とし、
α2=2|Vcc|/τ2
とする。
オーディオ装置8から最大振幅レベルと最小振幅レベルとの入力音声信号S1max、S1minが増幅装置1に入力される場合の目標設定電圧値情報Vsに対応する目標電圧値±Vt(V)と、時間幅τと、ランプ波S8の傾きαとの限界値を上述のように定義することにより、任意の振幅レベルの入力音声信号S1が増幅装置1に入力される場合には、目標設定電圧値情報VsはVsmax〜Vsminの範囲となり、電圧可変電源部73から電力増幅部4に供給する電源電力の電圧値である目標電圧値±Vt(V)は、±Vdd(V)〜±2/n1×Vdd(V)の範囲となる。
ランプ波傾き制御部22は、目標設定電圧値情報Vsの可変範囲Vsmax〜Vsminにより、時間幅τをτ1〜τ2の範囲で制御したランプ波S8を作成する(図2に示される太い一点鎖線)。この場合のランプ波S8の傾きαは、α1〜α2の範囲となる。
上述の内容から、時間幅τが目標設定電圧値情報Vsに対応する目標電圧値±Vt(V)と反比例の関係になることが分かる。すなわち、時間幅τと目標設定電圧値情報Vとの関係は、式1で表される。
τ=K0×(1/|Vt|) ・・・式1
オーディオ装置8から最大振幅レベルの入力音声信号S1maxが増幅装置1に入力される場合の目標設定電圧値情報Vsmaxに対応する目標電圧値±Vt=±Vdd(V)とランプ波の傾きの時間幅τ1=1/m×Tの定義を式1に代入すると、K0は式2で表される。
K0=(1/m×T) ×|Vdd| ・・・式2
式2を式1に代入すると、ランプ波S8の時間幅τは式3で表される。
τ=(|Vdd|/|Vt|)×(1/m×T) ・・・式3
ここで、τは時間幅 τ1≦τ≦τ2であり、Tは周期、|Vt|は目標電圧|Vdd|≧|Vt|≧|2/n1×Vdd|である。
また、ランプ波S8の傾きαは、ランプ波S8の時間幅τで式4で表される。
α=(2×|Vcc|)/τ (α1≧α≧α2) ・・・式4
ただし、2×|Vcc|は、ランプ波S8の電源電圧振幅である。
以上説明した内容を用いて、ランプ波傾き制御部22は、基本クロック生成部21から入力された、方形波である基本クロックCLの立上がりP1〜P2におけるランプ波S8の傾きαを制御して、PWM信号S5のパルス幅補正に用いるためのランプ波S8を作成する。
作成されたランプ波S8は、その傾きαが以下の原理に基づいて制御されて、補正部にて演算処理に用いられる。これにより、電力増幅部4の電源電力の電圧値(+Vdd,−Vdd)の変動による増幅ゲインGの変化分が相殺される。
図3を参照しながら、電力増幅部4の電源電力の電圧値(+Vdd,−Vdd)の変動による増幅ゲインの変化分がランプ波の傾きαを制御することで相殺される原理を説明する。
入力音声信号S1が、最大振幅レベルS1maxの場合をケースAとし、最小振幅レベルS1minの場合をケースBとして、相殺される原理の詳細を説明する。
ケースAとは、ランプ波S8の傾きα1におけるランプ波Ramp1に対応する補正後PWM信号S2が電力増幅部4に電圧値±Vdd(V)の電源電力が供給されて増幅されるケースである。この場合の電力増幅部4の増幅ゲインGain1は、|Vdd|/|Vcc|であり、時間幅τ1で制御された傾きα1のランプ波S8におけるオン時間幅ゲインK1×(1/m×T)をGτ1とする。
ケースBは、ランプ波の傾きα2におけるランプ波Ramp2に対応する補正後PWM信号S2が電力増幅部4に電圧値±2/n1×Vdd(V)の電源電力が供給されて、入力音声信号S1が増幅される場合である。
この場合の電力増幅部4の増幅ゲインGain2は、|2/n1×Vdd|/|Vcc|であり(すなわち、Gain2=2/n1×G1であり)、時間幅τ2で制御された傾きα2のランプ波S8におけるオン時間幅ゲインK1×n1/2×(1/m×T)をGτ2とする(すなわち、Gτ2=n1/2×Gτ1である)。
ここで、Line1とLine2はそれぞれ、積分器24から入力された差分積分信号S7の最大振幅レベルS7maxと最小振幅レベルS7minと定義する。
ケースAにおいて、Line1がランプ波Ramp1より大きい区間B2−A1に対応する最大オン時間幅tB2−tA1を有する補正後PWM信号S2をDs1とし、Line2がランプ波Ramp1より大きい区間A2−B1に対応する最小オン時間幅tA2−tB1を有する補正後PWM信号S2をDs2とする。Ds1とDs2との間のオン時間幅の可変範囲(片側)を表すとtB1−tA1になる。
可変範囲tB1−tA1は、ランプ波の傾きα1のランプ波Ramp1における時間幅τ1を用いて、式5で表される。
tB1−tA1=K1×τ1=K1×(|Vdd|/|Vdd|)×(1/m×T)・・・式5
ここで、K1を差分積分信号S7の振幅(Line1−Line2)とランプ波の振幅(2×|Vcc|)の比とする。
補正PWM信号Ds1とDs2がそれぞれ、電源電力の電圧値±Vddを供給された電力増幅部4で電力増幅されると、補正後増幅信号S3としてAmpl1とAmpl2とが電力増幅部4からそれぞれ出力される。
増幅PWM信号Ampl1とAmpl2とのオン時間幅に比例した電力出力は、時間幅tB1−tA1と電力増幅部4に供給される電源電力の電圧値2×|Vdd|の積で算出される。すなわち、(tB1−tA1)×2×|Vdd|であり、この場合の電力出力を電力スイッチング面積SA1とすると、SA1は式6で表される。
SA1=(tB1−tA1)×2×|Vdd| ・・・式6
式5を式6に代入して整理すると、傾きα1のランプ波Ramp1における電力スイッチング面積SA1は式7で表される。
SA1=K1×((|Vdd|/|Vdd|)×(1/m×T))×2×|Vdd|
=K1×(1/m×T)×2×|Vdd| ・・・式7
ここで、立上がりと立下がりの時間幅τが同一の時間幅であることから、SA1=SA2となることは、明らかである。
ケースBにおいて、ランプ波Ramp2の傾きα2は、ケースAのランプ波Ramp1の傾きα1の2倍であり、電力増幅部4に供給された電源電力の電圧値±2/n1×Vdd(V)は、ケースAの電力増幅部4に供給された電源電力の電圧値±Vdd(V)の2/n1倍である。その他の条件はケースAと同じである。
従って、ケースAと同様の手法を用いて、ケースBにおける電力スイッチング面積SB1が式8で表される。
SB1=K1×((|Vdd|/|2/n1×Vdd|)×(1/m×T))×2×|2/n1×Vdd|
=K1×(n1/2×(1/m×T))×2×|2/n1×Vdd| ・・・式8
ここで、ケースAと同様に、SB1=SB2となることは、明らかである。式7と式8とを比較することで、電力スイッチング面積SA1と電力スイッチング面積SB1とが同じであることが分かる。
また、式7と式8との両側を2×|Vcc|で除算して整理すると、それぞれ式9と式10で表される。
SA1/(2×|Vcc|)=K1× (1/m×T)× (|Vdd|/|Vcc|)
=Gτ1×Gain1 ・・・式9
SB1/(2×|Vcc|)=K1×(n1/2×(1/m×T))×|2/n1×Vdd/Vcc|
=Gτ2×Gain2 ・・・式10
電力スイッチング面積SA1は電力スイッチング面積SB1と同じであることから、Gain2がGain1より下がることによる増幅ゲインの変化分(2/n1倍)は、Gτ2がGτ1より上がることによるオン時間幅ゲインの変化分(n1/2倍)で相殺される。
さらに、オーディオ装置8から任意の振幅レベル(上述した最大振幅レベルのケースAと最小振幅レベルのケースBとの間の振幅レベル)の入力音声信号S1が増幅装置1に入力される場合について、相殺される原理の詳細を説明する。
オーディオ装置8から任意の振幅レベルの入力音声信号S1が増幅装置1に入力される場合の目標設定電圧値情報Vsに対応する目標電圧値±Vt(V)は±2/n×Vdd(V)であり、その範囲は、
±Vdd>±2/n×Vdd>±2/n1×Vdd(2<n<n1)
となる。ランプ波の傾きαの時間幅をτとすると、時間幅τは、
τ1<τ<τ2
となる。この場合の電力増幅部4の増幅ゲインGは、
|2/n×Vdd|/|Vcc|
となる。時間幅τで制御された傾きαのランプ波S8におけるオン時間幅ゲインK1×n/2×(1/m×T)をGτとする。
コントロール部72が目標設定電圧値情報Vsを電圧可変電源部73およびランプ波傾き制御部22へ出力すると、電圧可変電源部73は目標設定電圧値情報Vsに基づいて、電力増幅部4に電源電力の電圧値である目標電圧値±2/n×Vdd(V)を供給する。
そして、ランプ波傾き制御部22は、目標設定電圧値情報Vsに対応するランプ波の傾きαの時間幅をτとするランプ波S8を作成する。ただし、この場合のランプ波S8の傾きαは、α1>α>α2とする。
この場合、ケースAやケースBと同様に、この場合の電力スイッチング面積をSAとすると、電力増幅部4の増幅ゲインGと、ランプ波の傾きαにおけるランプ波の時間幅τとの関係は、式11で表される。
SA/(2×Vcc)=K1×τ×(2×|2/n×Vdd|)/(2×|Vcc|)
=K1×(n/2×(1/m×T))×|2/n×Vdd|/|Vcc|
=Gτ×G ・・・式11
式11によれば、GがGain1(最大振幅レベルの入力音声信号S1maxにおける増幅ゲイン)より下がることによる増幅ゲインの変化分(2/n倍)は、GτがGτ1より上がることによるオン時間幅ゲインの変化分(n/2倍)で相殺される。
すなわち、入力音声信号S1の任意の振幅レベルにおいても、電力増幅部4に供給する電源電力の電圧値+Vdd,−Vddを下げることによる増幅ゲインの変化分が、時間幅τで制御された傾きαのランプ波S8における時間幅ゲインの変化分によって相殺されることとなる。
ここで、本発明の実施の形態1における増幅装置1の伝達関数G(s)(ゲインと位相との周波数特性)は変わることなく、ループゲインが一定に保たれる理由を説明する。増幅装置1における伝達関数G(s)は式12で表される。
G(s)=G0(s)/(1+G0(s)β(s)) ・・・式12
だだし、β(s)は負帰還部6の伝達関数であり、G0(s)は増幅装置1のオープンループの伝達関数であり、|G0(s)β(s)|はループゲインである。
本実施の形態1において、増幅装置1のオープンループの伝達関数G0(s)はオープンループ経路における各回路の伝達関数の積、すなわち、PWM変換器23の伝達関数G1(s)と、積分器24の伝達関数G2(s)と、ランプ波の傾きαで制御されるコンパレータ25における伝達関数G3(s)と、電力増幅部4の伝達関数G4(s)との積で求められ、式13で表すことができる。
G0(s)=G1(s)×G2(s)×G3(s)×G4(s) ・・・式13
また、ランプ波傾き制御部22は、電力増幅部4に供給される電源電力の電圧値|Vt|と傾きαにおけるランプ波S8の時間幅τとを比例的に変化させる、つまりゲインのみが制御されることとなるため、電力増幅部4の伝達関数G4(s)とコンパレータ25における伝達関数G3(s)との位相の周波数特性に変化が生じない。
既に示したように、G3(s)とG4(s)とのゲインの変動分は互いに相殺されるため、G3(s)×G4(s)のゲインの周波数特性は変わらないこととなる。さらに、本実施の形態1における他の各回路の伝達関数G1(s)とG2(s)は、電力増幅部4の電源電力の電圧値とコンパレータ25に入力されるランプ波の傾きαとの制御に影響されないので変化しないため、オープンループの伝達関数G0(s)は変わらない。
本発明の実施の形態1における増幅装置1によれば、伝達関数G(s)は変わることがなく、また、ループゲイン|G0(s)β(s)|を一定に保つことができる。
なお、基本クロック生成部21とコントロール部72とランプ波傾き制御部22とは、デジタルシグナルプロセッサやマイクロコントローラなどによって実現され得るため、負帰還部6に従来技術のような電子ボリューム等の回路を用いる必要がなく、回路規模を小さくすることができる。また、ランプ波傾き制御部22は、ローパスフィルタなどの演算処理によりリニアリティのあるランプ波S8を出力することで、ランプ波S8の時間幅τは無段階で制御可能となるため、時間幅τの切り替え時に従来技術のようなノイズが発生してしまうなどの問題がない。
以上説明したとおり、本発明の実施の形態1によれば、増幅装置1に入力される入力音声信号S1の振幅レベルに応じて電力増幅部4に供給する電源電力の電圧値+Vdd,−Vddを制御するにあたって、入力音声信号S1に対するPWM変換の際の周期と同じ周期である基本クロックCLを利用してランプ波S8を作成し、さらに、このランプ波S8の傾きαは、電圧可変電源部73が出力すべき電圧値としての目標設定電圧値の情報(目標設定電圧値情報Vs)に基づいて制御され、傾きαが制御されたランプ波S8と差分積分信号S7を比較することでパルス幅補正した補正後PWM信号S2が電力増幅部4にて増幅される。
これにより、電力増幅部4の電源電力の電圧値+Vdd,−Vddの変動による増幅ゲイン(電力増幅部4の電圧増幅によるゲイン)の変化分を、ランプ波S8の傾きαを制御することで相殺できるため、増幅装置1の伝達関数(ゲインと位相との周波数特性)を変化させることなく、ループゲインを一定に保ちながら、なおかつ、帰還回路規模が小さいままで、従来技術のような切替時のノイズを発生させることがない。
さらに、入力音声信号S1の振幅レベルに応じて電力増幅部4の電源電力の電圧値+Vdd,−Vddを低下させても、ループゲインが減少しないので、増幅装置1の出力信号の歪を低減することができ、出力信号に重畳するノイズの悪化を防止することができ、S/Nを向上させることができる。
(実施の形態2)
以下、本発明の実施の形態2における増幅装置1aについて、図4のブロック図を参照しながら説明する。ただし、以下の説明においては、本発明の実施の形態1に示す図1の増幅装置1と異なる点についてのみ説明するものとし、同様の構成とされた部分については、その説明を省略する。
増幅装置1aでは、検出器10を含む構成となっている点が、実施の形態1における増幅装置1の構成とは異なる。
検出器10は、電力増幅部段4に供給された電源電力の電圧値+Vddを検出して、検出した電圧値+Vtを抵抗分圧方式で所定の比率で減衰させて、ランプ波S8の傾きαを制御するための情報Vdetとしてランプ波傾き制御部22aに出力する。
増幅装置1におけるコントロール部72が目標設定電圧値情報Vsをランプ波の傾きαを御するための情報としてランプ波傾き制御部22に出力することと、同様の効果を得るための構成となっている。
ここで、図5のブロック図を参照しながら、検出器10の詳細な構成を説明する。
検出器10は、抵抗値Raを有する抵抗10aと抵抗値Rbを有する抵抗10bとで構成される。抵抗10aの一端は、電圧可変電源部73から電力増幅部4に供給される電源電力の正側電圧値+Vt(V)側に接続され、他端は、抵抗10bの一端に直列に接続される。抵抗10bの一端は抵抗10aに接続され、他端はグラウンドに接続される。抵抗10aと抵抗10bの分圧電圧値を|Vdet|(V)として作成し、ランプ波傾き制御部22aに出力する。分圧電圧値|Vdet|(V)は式14で表される。
|Vdet|=Kb×|Vt| ・・・式14
ここで、KbをRb/(Ra+Rb)とする。
上述した本発明の実施の形態2における増幅装置1aについて、その動作を説明する。ただし、本発明の実施の形態1と同様の動作をする部分については、その説明を省略する。
増幅装置1aにおけるコントロール部72aは、増幅装置1におけるコントロール部72と同様に目標設定電圧値情報Vsを電圧可変電源部73へ出力するが、ランプ波傾き制御部22aには目標設定電圧値情報Vsは出力しない。
検出器10は、電圧可変電源部73から電力増幅部4に供給する電源電力の正側電圧値+Vtを検出し、式14に従ってランプ波の傾きαを制御する電圧値Vdetに減衰させて、ランプ波傾き制御部22aに出力する。
ランプ波傾き制御部22aは、検出器10から入力される電圧値Vdetを用いて、可変の傾きαを持たせたランプ波S8を作成し(詳細後述)、コンパレータ25に出力する。
次に、図5のブロック図を参照しながら、実施の形態2におけるランプ波S8の傾きαの制御について、実施の形態1と異なる点についてのみ説明するものとし、同様な部分については、その説明を省略する。
増幅装置1aにおけるランプ波傾き制御部22aは、ランプ波の傾きαを制御するための情報として、検出器10から出力される電圧値|Vdet|(V)を用いて、傾きαのランプ波S8の時間幅τを制御する。電圧値|Vdet|(V)と時間幅τとの関係は式15で表される。
τ=((Kb×|Vdd|)/|Vdet|)×(1/m×T) (2<m)・・・式15
ここで、時間幅τの範囲は増幅装置1における時間幅範囲と同じである(すなわち、τ1≦τ≦τ2)。また、|Vdet|とKbとの関係は式14で表される。
ランプ波傾き制御部22aは、基本クロック生成部21から入力された基本クロックCLと、検出器10から入力された電圧値|Vdet|(V)とを用いて、式15に示される時間幅τを算出し、傾きαを持たせたランプ波S8を作成する。
式15は式16のように表すことができる。
τ=((|Vdd|/(|Vdet|/Kb))×(1/m×T) ・・・式16
式16に式14を代入して整理すると、時間幅τと正側電圧値+Vt(V)との関係は式17で表される。
τ=(|Vdd|/|Vt|)×(1/m×T) ・・・式17
ここで、|Vt|は増幅装置1における目標設定電圧値情報Vsに対応する目標電圧値と等しいため、式17と式3とを比較すると、増幅装置1における時間幅τと増幅装置1aにおける時間幅τとは同じであることが分かる。この時間幅τでランプ波S8の傾きαを制御することで、増幅装置1と同様に、増幅装置1aにおいても、電力増幅部4に供給する電源電力の電圧値|+Vdd|,|−Vdd|を下げることによる増幅ゲインの変化分が、時間幅τで制御された傾きαのランプ波S8におけるオン時間幅ゲインの変化分によって相殺される。
さらに、本発明の実施の形態1における増幅装置1の伝達関数G(s)の検討結果と同様に、本発明の実施の形態2における増幅装置1aの伝達関数Ga(s)も変えることなく、ループゲインを一定に保つことができる。
以上説明したとおり、本発明の実施の形態2の増幅装置1aは、ランプ波S8の傾きαが、電力増幅部4に供給された電源電力の電圧値+Vddを検出して所定の比率で減衰させた電圧値|Vdet|(V)に基づいて制御されることが特徴であり、検出器10が直接に電力増幅部4の電源電力の電圧値+Vddを検出することで、実施の形態1より電力増幅部4の電源電力の電圧値+Vdd,−Vddの変動による増幅ゲインの変化を補正できる利点がある。
これにより、本発明の実施の形態1と同様に、電力増幅部4の電源電力の電圧値+Vdd,−Vddの変動による増幅ゲイン(電力増幅部の電圧増幅によるゲイン)の変化分を、ランプ波の傾きαを制御することで相殺できるので、増幅装置1aの伝達関数(ゲインと位相との周波数特性)は変えることなく、ループゲインを一定に保ちながら、なおかつ、帰還回路規模が小さいままで、従来技術のような切替時のノイズを発生させることがない。
さらに、入力音声信号S1の振幅レベルに応じて電力増幅部4の電源電力の電圧値|+Vdd|,|−Vdd|を低下させても、ループゲインが減少しないので、増幅装置1aの出力信号の歪を低減することができ、出力信号に重畳するノイズを低減でき、特に小入力音声信号時のS/Nを向上できる。
(実施の形態3)
本発明の実施の形態3における増幅装置1bについて、図6のブロック図を参照しながら説明する。図6において、実施の形態3の増幅装置1bは、ラインレベル程度のレベルのデジタルの音声信号が出力されるオーディオ装置8に接続される。オーディオ装置8から出力された音声信号は、増幅装置1bの入力音声信号S1として増幅装置1bに入力され、増幅装置1bで電力増幅されてスピーカ9へ出力される。スピーカ9は、増幅装置1bから出力された電力増幅後の音声信号を音声に変換して放音する。
また、増幅装置1bとオーディオ装置8は、それらを動作させるのに必要な電力を供給する直流電源(図示せず)に接続されている。ただし、各装置を動作させるのに必要な電源は直流電源に限定されることはなく、各装置の特性に合わせて適宜交流電源を用いてもよい。
増幅装置1bは、PWM(Pulse Width Modulation)変調部200と、ゲートドライバ部3と、電力増幅部4と、LPF(ローパスフィルタ)5と、負帰還部60と、電源電圧制御部7を備えて構成される。特に、増幅装置1bには、電力増幅部4の増幅ゲインの変化分をモニタリングするために、LPF5の出力信号をPWM変調部200へ負帰還させる負帰還部60が設けられている。オーディオ装置8から増幅装置1bへ音声信号S1が入力されると、入力音声信号S1は電源電圧制御部7に入力されるとともに、PWM変調部200に入力される。
すなわち、モニタリングする手段とは、負帰還部とPWM変調部が目標電圧情報(Vs)と帰還信号をモニタして負帰還部の出力先でその信号を処理する構成をさす。
電源電圧制御部7は、オーディオ装置8から入力された入力音声信号S1の振幅レベルS9を入力音声信号S1のサンプリング周期T毎に検出し、検出した入力音声信号S1の振幅レベルS9に対応する目標設定電圧値情報VsをPWM変調部2に出力するとともに、目標設定電圧値情報Vsが示す目標電圧となるように電力増幅部4に対する正側と負側の出力電圧(+Vdd,−Vdd)を制御して、この正側及び負側の電圧値(+Vdd,−Vdd)の電源電力を電力増幅部4へ送出する。
PWM変調部200は、オーディオ装置8から入力された入力音声信号S1と負帰還部60から入力される帰還信号S15との差分値α(=S1−S15)をサンプリング周期T毎に算出し、次いで電源電圧制御部7から入力される目標設定電圧値情報Vsに対して所定の計算式(後述に詳細を説明)から算出された補正係数βを用いて、差分値αに補正係数βを乗算することで得られるPWM変調対象値S17(=α×β)を算出し、さらにPWM変調対象値S17(=α×β)を基準波P(後述)と比較してパルス幅変換した信号を補正後PWM信号S2としてゲートドライバ部3へ送出する。PWM変調部200は、デジタルシグナルプロセッサ(DSP)やマイクロコントローラなどによって実現され得る。
ゲートドライバ部3は、入力された補正後PWM信号S2にデッドタイムを挿入するとともに、電力増幅部4のハイサイド(正側電圧値+Vdd)とローサイド(負側電圧値−Vdd)の高速スイッチング素子4a、4bを駆動できる程度に補正後PWM信号S2の電位をシフトしたドライブ信号を作成して、電力増幅部4へ送出する。
電力増幅部4は、高電位電源側に配されて電源電圧制御部7から正側電圧+Vddを供給されるハイサイド高速スイッチング素子4aと、低電位電源(又はグラウンド)側に配されて電源電圧制御部7から負側電圧−Vddを供給されるローサイド高速スイッチング素子4bとによるハーフブリッジ回路で構成される。電力増幅部4は、ゲートドライバ部3から入力されたドライブ信号により、正側電圧+Vddと負側電圧−Vddとで決定される電圧振幅で高速スイッチング動作を行うことにより、電力増幅部4へ入力されたドライブ信号を電力増幅し、交流の補正後増幅信号S3を得る。得られた補正後増幅信号S3は、LPF部5に送出される。ここで、高速スイッチング素子4a、4bとしては、例えば、MOS電界効果トランジスタなどが用いられる。
LPF5は、電力増幅部4から出力された補正後増幅信号S3から不要な高周波成分を除去して得られたアナログ音声信号S14をスピーカ9へ出力するフィルタであり、例えば、コイルLやコンデンサCなどの素子で構成される。さらに、LPF5から出力されたアナログ音声信号S14は、負帰還部60に出力されて、電力増幅部4の増幅ゲインの変化分がモニタリングされる。
負帰還部60は、帰還回路上に設けられ、LPF5から出力されたアナログ音声信号S14を減衰器61で電力増幅部4の増幅ゲインに応じた所定の比率で減衰した後、減衰した音声信号S16をA/D変換器62でサンプリング周期T毎にデジタル値に変換して、帰還信号S15としてPWM変調部200に負帰還する。
さらに、電源電圧制御部7とPWM変調部200に関する詳細な内部構成と動作を図6のブロック図を参照しながら説明する。電源電圧制御部7は、入力信号レベル検出部71と、コントロール部72と、電圧可変電源部73を備えて構成される。入力信号レベル検出部71は、オーディオ装置8から入力された入力音声信号S1の振幅情報を含む入力信号振幅レベル情報S9を作成して、コントロール部72へ送出する。コントロール部72は、コントロール部72内部に予め設定されたデータテーブル情報の中から、入力信号レベル検出部71にて作成された入力信号振幅レベル情報S9に一対一に対応付けされた目標設定電圧値情報Vsを選択し、選択した目標設定電圧値情報Vsを電圧可変電源部73へ出力するとともに、目標設定電圧値情報VsをPWM変調部200へ出力する。
なお、目標設定電圧値情報Vsは、増幅された音声信号S14が歪まない程度の振幅レベルにまで電源電力の電圧値(+Vdd,−Vdd)を下げるために、電圧可変電源部73に対して設定される目標電圧値であり、あらかじめコントロール部72に格納された値を示す情報である。電圧可変電源部73は、コントロール部72から入力された目標設定電圧値情報Vsに応じて、電力増幅部4へ設定すべき電圧値に出力電圧(+Vdd,−Vdd)を可変にする電源であり、目標設定電圧値情報Vsが示す電圧値になるように制御した電圧値(+Vdd,−Vdd)の電源電力を電力増幅部4へ供給する。入力信号レベル検出部71とコントロール部72とは、デジタルシグナルプロセッサやマイクロコントローラなどによって実現され得る。
PWM変調部200は、補正部221とPWM変換器222とを備えて構成される。補正部221は、オーディオ装置8から入力された入力音声信号S1と負帰還部6から入力される帰還信号S15との誤差分α(=S1−S15)をサンプリング周期T毎に算出するとともに、電源電圧制御部7から入力される目標設定電圧値情報Vsに対して所定の計算式から求められる補正係数βを用いて、誤差分αに補正係数βを乗算することで得られるPWM変調対象値S17(=α×β)を算出して、PWM変換器222に出力する。
補正部221は、より詳細には、オーディオ装置8から入力された入力音声信号S1と負帰還部6から入力された帰還信号S15とを用いて、サンプリング周期T毎に入力音声信号S1から帰還信号S15を減算することで、入力音声信号S1と帰還信号S15との誤差値α(=S1−S15)を求める。誤差値αは、PWM変調対象値S17を補正するための値である。さらに補正部221は、コントロール部72から入力された目標設定電圧値情報Vsを用いて、目標設定電圧値情報Vsに一対一に対応した補正係数βを所定の計算式から算出して、この補正係数βを誤差値αに乗算してPWM変調対象値S17(=α×β)として、PWM変換器222に出力する。補正係数βは、補正部221で所定の計算式から求められる値であり、電力増幅部4の電源電力の電圧値(+Vdd,−Vdd)の変動による増幅ゲインの変化分を相殺するように算出される値である(詳細は後述する)。
PWM変換器222は、補正部221から入力されたPWM変調対象値S17を基準波Pと比較して、所定のサンプリング時間幅Tの時間にONとOFFを繰り返すパルス幅を有する補正後PWM信号S2を作成し、ゲートドライバ部3へ出力する。PWM生成の方式としては、デルタシグマ変換方式や三角波比較方式などが知られており、本実施の形態においてもこれらの方式のうちいずれかの方式が適用される。
ここで、PWM変調対象値S17から補正後PWM信号S2を生成する方式について、三角波比較方式を用いた例を図7を参照しながら説明する。PWM変換器222は、所定のサンプリング時間幅T毎に、入力されたPWM変調対象値S17と基準波Pとを比較する。図7中に示すとおり、基準波Pは、所定のサンプリング時間幅Tの時間に対応して、最小値Pminから最大値Pmaxへと遷移した後、再び最小値Pminに遷移する三角波である。最小値Pminは、パルス幅変換後の補正後PWM信号S2のパルス幅が100%に該当する値であり、最大値Pmaxは、パルス幅変換後の補正後PWM信号S2のパルス幅が0%に該当する値となる。すなわち、PWM変調対象値S17は、基準波Pの最大値Pmaxと最小値Pminの間の範囲で変化する値である。
所定サンプリング時間幅Tの時間の間、基準波PからPWM変調対象値S17を減算して、減算した値(=P−S17)が正である期間であれば補正後PWM信号S2の出力はONとなり、減算した値(=P−S17)が負である期間であれば補正後PWM信号S2の出力はOFFとなる。図7に示すとおり、基準波Pから、PWM変調対象値S17の一例としてS70を減算した値(=P−S70)が正である期間は、時点T1から時点T2であり、この期間には補正後PWM信号S2としてONを出力する。これにより、所定のサンプリング時間幅TにおけるPWM変調対象値S17に対応したONとOFFのパルス幅を有する補正後PWM信号S2が生成され、また、値S17が小さければ補正後PWM信号S2のパルス幅は大きくなり、逆に値S17が大きければ補正後PWM信号S2のパルス幅は小さくなる。
次に、図8を参照しながら、電力増幅部4の電源電力の電圧値(+Vdd,−Vdd)の変動による増幅ゲインの変化分を、PWM変調対象値S17を制御することで相殺する原理の詳細について説明する。ここで、増幅信号S3A(及び補正後増幅信号S3)は、実際には交流信号であるが、説明を簡略にするために直流信号(+Vdd側のみ)として示す。図8(a)に示すように、目標設定電圧値情報Vsが示す電源電力の電圧値+Vdd(補正後増幅信号S3の出力レベル)が、入力信号振幅レベル情報S9の変化に基づいて、電圧V1から電圧V2(>V1)へと遷移した場合を例として説明する。この電力増幅部4の電源電力の2つの電圧値V1とV2が、増幅信号S3Aのそれぞれの振幅として生成され、増幅信号S3Aの振幅がV1からV2へと増加することになる。
図8(a)に示すとおり、増幅信号S3Aの振幅がV2である場合は、振幅がV1である場合から面積C1(=(V2−V1)×(T4−T3))の分だけ増幅信号S3Aのもつ電力エネルギーが大きい。すなわち、図8(b)に示すように増幅信号S3Aの振幅がV1からV2に増加すれば、面積C2(=V2×(T1−T3))と面積C3(=V2×(T4−T2))の分だけ、電力増幅部4の増幅ゲインが増加するという変化を生じてしまう。
そこで、電力増幅部4の電源電力の電圧値の変動による増幅ゲインの変化分を相殺するために、図8(b)に示すように、補正部221では、入力音声信号S1と負帰還部6から入力される帰還信号S15との差分値αとしての値α1を算出し、入力された目標電圧値情報Vsに一対一に対応した補正係数βとしての値β1を計算式より算出して、差分値α1に対して補正係数β1を乗算して算出した値S71(=α1×β1)をPWM変調対象値S17としてPWM変換器222へ送出する。そして、PWM変換器222ではこのS71を基準波Pと比較してパルス幅変換を行い、補正後PWM信号S2を生成する。
補正係数β1を算出する式は、次のとおりに求められる。ここでは、基準波Pが直角二等辺三角形である場合を一例として図8を参照しながら説明する。面積の変化分(=C2+C3)が面積C1と等しくなる条件式は、図8(a)(b)に示すように
(V2−V1)×(T4−T3)
=V2((T1−T3)+(T4−T2))
と表される。
また、補正後PWM変調対象値S71とパルス幅(T3〜T4)、(T1〜T4)の各関係式は、
T1−T3=T4−T2、及び
T−T4=T3、及び
T1=α1×β1、及び
T3=α1
で表される。
上記条件式と関係式を整理すると次の式が求まる。
β1=((V2−V1)×T+2V1・α1)/2V2・α1
よって、β1は、所定のサンプリング時間幅Tと、電源電力の電圧値V2、V1と、電源電力の電圧値がV1の時の差分値α1とから求められる。なお、直角二等辺三角形以外でも、直角三角形の定理から縦軸と横軸の関係は容易に求まる。
これにより、補正後PWM信号S2のONのパルス幅が図8(b)に示すとおり(T4−T3)から(T2−T1)(<(T4−T3))に小さくされ、この補正後PWM信号S2に基づいて増幅された補正後増幅信号S3は、図8(b)に示す面積C2(=V2×(T1−T3))と面積C3(=V2×(T4−T2))を合わせた面積の分だけ電力エネルギーが小さくなる。すなわち、補正後PWM信号S2のONのパルス幅を補正後PWM信号S2のように減少させることで電力増幅部4の増幅ゲインが減少することになる。
ところで、補正係数βである値β1は、面積C1に対して面積C2と面積C3とを加えた合計面積が等しくなるように、すなわちC1=C2+C3となるように補正後PWM信号S2のONとOFFのパルス幅を生成するように前記の計算式から求められている。すなわち、差分値αを補正係数βを用いて乗算することで算出されたPWM変調対象値S17を用いてパルス幅変換することで、電力増幅部4の増幅ゲインの増減変化分を相殺することができる。
ここで、本発明の実施の形態3における増幅装置1bの伝達関数G(s)(ゲインと位相との周波数特性)は変わることなく、ループゲインが一定に保たれる理由を説明する。増幅装置1bにおける伝達関数G(s)は式18で表される。
G(s)=G0(s)/(1+G0(s)B(s)) ・・・式18
ただし、B(s)は負帰還部60の伝達関数であり、G0(s)は増幅装置1bのオープンループの伝達関数であり、|G0(s)B(s)|はループゲインである。
本実施の形態3において、増幅装置1bのオープンループの伝達関数G0(s)はオープンループ経路における各回路の伝達関数の積、すなわち、PWM変調部2の伝達関数G1(s)と、電力増幅部4の伝達関数G2(s)とLPF5の伝達関数G3(s)の積で求められ、式19で表すことができる。
G0(s)=G1(s)×G2(s)×G3(s) ・・・式19
また、PWM変調部200は、電力増幅部4に供給される電源電力の電圧値(+Vdd,−Vdd )の増減による増幅ゲインの変化分(=C2+C3)については、補正後PWM信号S2のONとOFFのパルス幅を、PWM変調対象値S17を用いて制御することで、増幅ゲインの変化分 (=C2+C3)を相殺する、すなわちゲインのみが相殺されることとなるため、PWM変調部200の伝達関数G1(s)と電力増幅部4の伝達関数G2(s)とLPF5における伝達関数G3(s)との位相の周波数特性に変化が生じない。よって、オープンループの伝達関数G0(s)は変わらない。本発明の実施の形態3における増幅装置1bによれば、伝達関数 G(s)は変わることがなく、また、ループゲイン|G0(s)B(s )|を一定に保つことができる。
なお、コントロール部72とPWM変調部200とは、デジタルシグナルプロセッサやマイクロコントローラなどによって実現され得るため、負帰還部60に従来技術のような電子音量制御回路等の回路を用いる必要がないため回路規模を小さくすることができ、また、切り替え時に従来技術のようなノイズが発生してしまうなどの問題がない。
以上に説明したとおり、本発明の実施の形態3によれば、増幅装置1bに入力される入力音声信号S1の振幅レベルS9に応じて電力増幅部4に供給する電源電力の電圧値(+Vdd,−Vdd)を制御するにあたって、PWM変調部200におけるPWM変換器222のPWM変調対象値S17が、目標設定電圧値情報Vsに基づいて制御され、PWM変調対象値S17により元のPWM信号S2Aが補正後PWM信号S2に補正されて出力されることで電力増幅部4にて増幅される。
これにより、電力増幅部4の電源電力の電圧値(+Vdd,−Vdd)の変動による増幅ゲイン(電力増幅部4の電圧増幅によるゲイン)の変化分(=C2+C3)を、PWM変調部200のPWM変換器222のPWM変調対象値S17を制御することで相殺できるため、増幅装置1bの伝達関数(ゲインと位相との周波数特性)を変化させることなく、ループゲインを一定に保つことができ、なおかつ、帰還回路規模が小さいままで、従来技術のような切替時のノイズを発生させることがない。さらに、入力音声信号S1の振幅レベルS9に応じて電力増幅部4の電源電力の電圧値(+Vdd,−Vdd)を低下させても、ループゲインが減少しないので、増幅装置1bの出力信号の歪を低減させることができ、出力信号に重畳するノイズの悪化を防止することができ、 S/N比を向上させることができる。
本発明は、回路規模が大きくなることなく、かつ増幅装置の伝達関数(ゲインと位相との周波数特性)を変えることなく、ループゲインを一定に保ちながら、出力信号に重畳するノイズを低減させることができ、特に小入力音声信号時のS/N比を向上させることができるという効果を有し、オーディオ増幅装置の設計・製造の分野で利用可能である。

Claims (2)

  1. 入力音声信号のレベルに応じたパルス幅変調信号で電源電圧をスイッチングすることにより前記入力音声信号を電力増幅する電力増幅部と、
    前記入力音声信号の振幅レベルを検出し、検出した入力信号振幅レベルに応じた目標設定電圧を前記電源電圧として前記電力増幅部に印加する電源電圧制御部と
    記入力音声信号をそのレベルに応じたパルス幅の第1パルス幅変調信号に変換するパルス幅変換部と、
    前記電力増幅部の出力を前記パルス幅変換部の出力に負帰還させる負帰還部と、
    前記目標設定電圧に基づいて、前記電力増幅部の増幅ゲインの変化分を相殺するように、前記パルス幅変換部により生成された前記第1パルス幅変調信号のパルス幅を補正して前記電力増幅部に印加するパルス幅補正部とを備え
    前記パルス幅補正部は、
    前記入力音声信号を前記第1パルス幅変調信号に変換する際の基本的なタイミング信号である基本クロックを生成する基本クロック生成部と、
    前記基本クロック生成部が生成した基本クロックから、前記目標設定電圧に応じて傾きが異なるランプ波を生成するランプ波傾き制御部と、
    前記パルス幅変換部の出力に前記電力増幅部の出力が負帰還された差分信号が入力され、前記差分信号を積分して差分積分信号を生成する積分器と、
    前記ランプ波傾き制御部により生成されたランプ波と前記積分器の出力である前記差分積分信号とを比較して第2パルス幅変調信号を生成することにより、前記パルス幅変換部により生成された前記第1パルス幅変調信号のパルス幅を補正する補正部とを
    有する増幅装置。
  2. 入力音声信号のレベルに応じたパルス幅変調信号で電源電圧をスイッチングすることにより前記入力音声信号を電力増幅する電力増幅部と、
    前記入力音声信号の振幅レベルを検出し、検出した入力信号振幅レベルに応じた目標設定電圧を前記電源電圧として前記電力増幅部に印加する電源電圧制御部と、
    前記電力増幅部に印加される電源電圧を検出する検出部と、
    前記入力音声信号をそのレベルに応じたパルス幅の第1パルス幅変調信号に変換するパルス幅変換部と、
    前記入力音声信号を前記第1パルス幅変調信号に変換する際の基本的なタイミング信号である基本クロックを生成する基本クロック生成部と、
    前記基本クロック生成部が生成した基本クロックから、前記検出された電源電圧に応じて傾きが異なるランプ波を生成するランプ波傾き制御部と、
    前記電力増幅部の出力を前記パルス幅変換部の出力に負帰還させる負帰還部と、
    前記パルス幅変換部の出力に前記電力増幅部の出力が負帰還された差分信号が入力され、前記差分信号を積分して差分積分信号を生成する積分器と、
    前記ランプ波傾き制御部により生成されたランプ波と前記積分器の出力である前記差分積分信号とを比較して第2パルス幅変調信号を生成することにより、前記パルス幅変換部により生成された前記第1パルス幅変調信号のパルス幅を補正して前記電力増幅部に印加する補正部とを
    有する増幅装置。
JP2012521302A 2010-06-25 2011-06-16 増幅装置 Expired - Fee Related JP5903638B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010144647 2010-06-25
JP2010144647 2010-06-25
JP2011071471 2011-03-29
JP2011071471 2011-03-29
PCT/JP2011/003435 WO2011161911A1 (ja) 2010-06-25 2011-06-16 増幅装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015209537A Division JP6150865B2 (ja) 2010-06-25 2015-10-26 増幅装置

Publications (2)

Publication Number Publication Date
JPWO2011161911A1 JPWO2011161911A1 (ja) 2013-08-19
JP5903638B2 true JP5903638B2 (ja) 2016-04-13

Family

ID=45371118

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012521302A Expired - Fee Related JP5903638B2 (ja) 2010-06-25 2011-06-16 増幅装置
JP2015209537A Expired - Fee Related JP6150865B2 (ja) 2010-06-25 2015-10-26 増幅装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015209537A Expired - Fee Related JP6150865B2 (ja) 2010-06-25 2015-10-26 増幅装置

Country Status (5)

Country Link
US (2) US9036836B2 (ja)
EP (1) EP2587665B1 (ja)
JP (2) JP5903638B2 (ja)
CN (1) CN102959858B (ja)
WO (1) WO2011161911A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963643B2 (en) * 2010-03-25 2015-02-24 Emhiser Research Limited Method and system for providing automatic gate bias and bias sequencing for field effect transistors
WO2012132377A1 (ja) * 2011-03-28 2012-10-04 パナソニック株式会社 増幅器および増幅器を備えた音響装置
DE102012104488A1 (de) * 2012-05-24 2013-11-28 Hochschule für angewandte Wissenschaften München Geschalteter Verstärker für variable Versorgungsspannung
ITMO20120300A1 (it) * 2012-12-04 2014-06-05 Meta System Spa Sistema di segnalazione acustica per veicoli elettrici, ibridi o simili
US9184705B2 (en) 2013-03-15 2015-11-10 Bose Corporation Feedback mechanism for boost-on-demand amplifiers
US9154095B2 (en) * 2013-03-15 2015-10-06 Bose Corporation Boost-on-demand amplifier
EP3217544B1 (en) * 2014-02-04 2020-11-18 Cirrus Logic, Inc. Switch mode amplifier
GB2545337B (en) 2014-05-08 2021-04-14 Cirrus Logic Inc System with multiple signal loops and switched mode converter
GB2529691B (en) 2014-08-29 2018-03-21 Cirrus Logic Int Semiconductor Ltd Class D amplifier circuit
JP6689837B2 (ja) * 2014-10-24 2020-04-28 シラス ロジック、インコーポレイテッド ポップ音雑音を最小限にし、または排除するための調節可能なランプアップ/ダウン利得を伴う増幅器
US9628033B2 (en) 2014-10-29 2017-04-18 Cirrus Logic, Inc. Power stage with switched mode amplifier and linear amplifier
JPWO2017154051A1 (ja) * 2016-03-08 2019-01-17 パナソニックIpマネジメント株式会社 D級増幅器および音声再生装置
EP3430984A4 (en) * 2016-03-17 2019-04-03 Sony Corporation MEASURING CIRCUITS AND CONTROL METHODS AND ELECTRONIC INSTRUMENT
CN109451784A (zh) * 2016-06-10 2019-03-08 夏普株式会社 数字放大器及输出装置
GB2563094A (en) * 2017-06-02 2018-12-05 Cirrus Logic Int Semiconductor Ltd Audio amplifiers
EP3416285B1 (en) * 2017-06-16 2021-06-02 ICEpower a/s Self-oscillating amplifier system
WO2019235061A1 (ja) * 2018-06-08 2019-12-12 ソニー株式会社 電源装置及び電源供給方法
US10763811B2 (en) * 2018-07-25 2020-09-01 Cirrus Logic, Inc. Gain control in a class-D open-loop amplifier
JP7273484B2 (ja) 2018-11-16 2023-05-15 株式会社東芝 信号生成回路
CN112448699A (zh) * 2019-08-29 2021-03-05 炬佑智能科技(苏州)有限公司 一种快速响应的脉冲宽度补偿电路及方法
US11837999B2 (en) * 2020-05-19 2023-12-05 Maxim Integrated Products, Inc. Audio amplifier having idle mode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02164113A (ja) * 1988-12-19 1990-06-25 Matsushita Electric Ind Co Ltd 電力増幅器
JP2000059153A (ja) * 1998-08-06 2000-02-25 Sharp Corp ディジタルスイッチングアンプ
JP2004180294A (ja) * 2002-11-15 2004-06-24 Matsushita Electric Ind Co Ltd 電力増幅装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04281606A (ja) * 1991-03-11 1992-10-07 Matsushita Electric Ind Co Ltd パルス幅変調増幅器
US5410592A (en) * 1993-06-04 1995-04-25 Harris Corporation Class `D` audio speaker amplifier circuit with state variable feedback control
JPH07254823A (ja) * 1994-03-14 1995-10-03 Kenwood Corp デルタシグマ変調増幅器
US5523715A (en) * 1995-03-10 1996-06-04 Schrader; Daniel J. Amplifier arrangement and method and voltage controlled amplifier and method
ATE279811T1 (de) 1997-04-02 2004-10-15 Olufsen Powerhouse A S Bang Pulzreferiertes steuerverfahren für verbesserte leistungsverstärkung eines pulsmodulierten signals
JP4129183B2 (ja) * 2001-03-26 2008-08-06 ハーマン インターナショナル インダストリーズ インコーポレイテッド デジタル信号プロセッサによって強化されたパルス幅変調増幅器
SE0104403D0 (sv) * 2001-12-21 2001-12-21 Bang & Olufsen Powerhouse As Attenuation control for digital power converters
JP3857154B2 (ja) * 2002-02-05 2006-12-13 シャープ株式会社 パルス符号変調信号再生装置
CN1277351C (zh) * 2002-10-03 2006-09-27 三菱电机株式会社 D类放大器
AU2003277573A1 (en) * 2002-11-15 2004-06-15 Matsushita Electric Industrial Co., Ltd. Power amplifying apparatus
KR100496883B1 (ko) * 2003-02-04 2005-06-23 삼성전자주식회사 전류 제어 피더블유엠 회로 및 이를 포함하는 클래스 디이앰프
WO2005011109A1 (ja) * 2003-07-25 2005-02-03 Matsushita Electric Industrial Co., Ltd. 増幅装置
SE0302681D0 (sv) * 2003-10-09 2003-10-09 Bang & Olufsen Icepower As Method for pulse area modulation
US7221216B2 (en) * 2004-05-18 2007-05-22 Nphysics, Inc. Self-oscillating switching amplifier
JP2006033204A (ja) * 2004-07-14 2006-02-02 Toshiba Corp オーディオ信号処理装置
JP2006238256A (ja) * 2005-02-28 2006-09-07 Pioneer Electronic Corp 増幅装置
US7456686B2 (en) * 2005-09-21 2008-11-25 International Rectifier Corporation Class AD audio amplifier
JP4564912B2 (ja) 2005-10-17 2010-10-20 シャープ株式会社 信号再生装置
KR100765790B1 (ko) * 2006-06-30 2007-10-12 삼성전자주식회사 모바일 기기의 가변 전원공급 장치 및 방법
KR100765792B1 (ko) * 2006-07-28 2007-10-12 삼성전자주식회사 스위칭 파워 앰프에서 에러 보정 방법 및 장치
US7489190B2 (en) * 2007-07-11 2009-02-10 Himax Analogic, Inc. Switching audio power amplifier with de-noise function
US7629840B2 (en) * 2007-10-22 2009-12-08 Freescale Semiconductor, Inc. Digital pulse width modulated feedback system for a switching amplifier and method therefor
US7733171B2 (en) * 2007-12-31 2010-06-08 Synopsys, Inc. Class D amplifier having PWM circuit with look-up table
DE112009001227T5 (de) * 2008-05-21 2011-04-07 Silicon Laboratories, Inc., Austin Prädiktive Rückkopplungskompensation für PWM-Schaltverstärker
US8093951B1 (en) * 2009-04-14 2012-01-10 Cirrus Logic, Inc. Pulse-width modulated (PWM) audio power amplifier having output signal magnitude controlled pulse voltage and switching frequency
JP5167196B2 (ja) * 2009-05-14 2013-03-21 シャープ株式会社 信号補正装置、音声処理装置及びパルス増幅方法
US8410855B2 (en) * 2009-06-19 2013-04-02 Samsung Electronics Co., Ltd. Method and apparatus for controlling power supply of audio amplifier
JP4933583B2 (ja) * 2009-06-19 2012-05-16 株式会社デジタル 警報音発生回路
WO2011049997A1 (en) * 2009-10-19 2011-04-28 Meyer Sound Laboratories, Incorporated Circuit and method for reducing noise in class d amplifiers
JP5861076B2 (ja) * 2010-08-30 2016-02-16 パナソニックIpマネジメント株式会社 増幅装置
KR101213778B1 (ko) * 2011-01-11 2012-12-18 (주)펄서스 테크놀러지 노이즈 보상을 위한 전압 가변형 디지털 오디오 증폭 장치 및 그 방법
US9450548B2 (en) * 2011-03-14 2016-09-20 Samsung Electronics Co., Ltd. Method and apparatus for outputting audio signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02164113A (ja) * 1988-12-19 1990-06-25 Matsushita Electric Ind Co Ltd 電力増幅器
JP2000059153A (ja) * 1998-08-06 2000-02-25 Sharp Corp ディジタルスイッチングアンプ
JP2004180294A (ja) * 2002-11-15 2004-06-24 Matsushita Electric Ind Co Ltd 電力増幅装置

Also Published As

Publication number Publication date
US20130077806A1 (en) 2013-03-28
EP2587665A4 (en) 2014-12-24
EP2587665A1 (en) 2013-05-01
US9257945B2 (en) 2016-02-09
EP2587665B1 (en) 2016-01-20
US20150229284A1 (en) 2015-08-13
CN102959858B (zh) 2015-09-02
JP2016029835A (ja) 2016-03-03
JP6150865B2 (ja) 2017-06-21
JPWO2011161911A1 (ja) 2013-08-19
US9036836B2 (en) 2015-05-19
CN102959858A (zh) 2013-03-06
WO2011161911A1 (ja) 2011-12-29

Similar Documents

Publication Publication Date Title
JP6150865B2 (ja) 増幅装置
US9654069B2 (en) Reduced crosstalk and matched output power class D audio amplifier with oppositely polarized triangle waves
JP4561459B2 (ja) D級増幅器
KR100983946B1 (ko) △∑-형 ad변환기, d급 증폭기 및 dc-dc 변환기
JP5635507B2 (ja) 増幅装置
JP5914842B2 (ja) 増幅装置
JP2011066558A (ja) D級増幅器
JP2006222852A (ja) デジタルアンプ
US8421535B2 (en) Method and apparatus for reducing distortion in Class D amplifier
JP2010252252A (ja) 増幅回路、入力バイアス調整方法、及び電源電圧調整方法
US7355472B2 (en) Method and device for correcting signal distortions in an amplifier device
WO2016007552A1 (en) Edge correction to mitigate total harmonic distortion in class d amplifier
JP2004194334A (ja) Pdmd級増幅器の線形化
US7528662B2 (en) Signal amplification apparatus and signal amplification method
US20200280306A1 (en) Signal Modulator
JP6817567B2 (ja) デジタルアンプ
JP2002151974A (ja) パルス幅変調アンプ
JP2011082930A (ja) D級アンプ、および、d級増幅方法
US7501886B2 (en) Low distortion class-D amplifier
US10256780B2 (en) Duty cycle clipper
US11047890B2 (en) Minimizing phase mismatch and offset sensitivity in a dual-path system
WO2021066061A1 (ja) D級増幅器
JP2008109650A (ja) スイッチングアンプ
JP2014011763A (ja) D級増幅回路及びd級増幅方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140416

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141009

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151225

R151 Written notification of patent or utility model registration

Ref document number: 5903638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees