JPS6382130A - デジタルオ−デイオ再生方式 - Google Patents

デジタルオ−デイオ再生方式

Info

Publication number
JPS6382130A
JPS6382130A JP22752386A JP22752386A JPS6382130A JP S6382130 A JPS6382130 A JP S6382130A JP 22752386 A JP22752386 A JP 22752386A JP 22752386 A JP22752386 A JP 22752386A JP S6382130 A JPS6382130 A JP S6382130A
Authority
JP
Japan
Prior art keywords
level
signal
analog
digital data
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22752386A
Other languages
English (en)
Inventor
Kuninori Suzuki
邦典 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Aiwa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiwa Co Ltd filed Critical Aiwa Co Ltd
Priority to JP22752386A priority Critical patent/JPS6382130A/ja
Publication of JPS6382130A publication Critical patent/JPS6382130A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデジタル/アナログ変換における変換特性の直
線性を改善したデジタルオーディオ再生方式に関する。
(従来技術とその問題点) デジタルオーディオ信号の再生においで、再生の品質を
左右する大きな要因の1つとして、デジタル/アナログ
変換器(以下D/A変換器と称する)における変換誤差
、すなわち非直線性がある。
たとえばデジタルオーディオディスクでは、従来のアナ
ログディスクに比べてダイナミックレンジ、歪とも飛躍
的に改善されている。
しかしながら、これらの物理特性は高レベル信号再生時
のものであって、低レベル信号の再生に関しては、その
改善度が着しく減少する。
これは、直線量子化されたデジタル信号を再生するため
のり、/A変換器では、その変換誤差が信号レベルと無
関係に一定であるため、低レベル信号はど相対的に変換
誤差の割合が火きくなり、またデジタルオーディオにお
いて通常用いられている2″Sコンブリメントコードの
デジタル信号では、ゼロクロス点で最上位ピッ)(MS
B)が変化するため、変換誤差が拡大されて非直線性が
より強調される。
現在、デジタルオーディオ用に使用されているD/A変
換器としては、重み抵抗型、抵抗ラグ−形等の各ビット
の重みに対応した電流を加算する電流加算方式と、積分
形のように入カデノタル信号によって指定された数だけ
クロックをカウントし、そのカウント期間中に一定電流
を積分することによってデジタル信号に対応した出力電
圧を得る方式とが一般的である。
これら各方式のD/A変換器において、変換特性の非直
線性を改善するためには、電流加算方式では、各ビット
の重みに対応した電流を発生するための電流発生源ある
いは電流分割器を構成する回路素子の精度を大幅に上げ
る必要があり、また厳密な調整を必要とする。また、積
分方式では、積分用コンデンサの特性によって直線性が
左右され、高価なコンデンサもしくは厳密なs1整を必
要とした。
(発明の目的) 本発明は、上記した従来の欠点を解決するものであり、
デジタルオーディオ信号の再生時に低レベル信号のD/
A変換特性の直線性を改善するものである。
(発明の概要) 本発明では、直線量子化されたデジタルオーディオ信号
を再生するに際して、最大信号レベルに対して1/2 
未満の低レベル信号を表す複数ピッ) 61成のデジタ
ルオーディオデータなNビット上位にシフトすることに
より、それよりも2 倍の信号レベルを表すデジタルオ
ーディオデータに変換し、D/A変換器でアナログオー
ディオデータに変換した後、減衰器でアナログオーディ
オデータの信号レベルを1/2 倍して本来の信号レベ
ルに調整することによって、D/A変換時の変換誤差を
1/2 に縮小して低レベル信号のD/A変換特性の直
線性を改善する。
(実施例) 第1図は本発明の一実施例を示すブロック図である。な
お、本実施例に用いられるデジタルデータはオーディオ
関係で一般的に使用されている2’sコンブリメントコ
ードで表現されたものとする。
第1図において、ディスクあるいは磁気テープ等より再
生されたデジタルオーディオデータは復調、時間軸補正
、誤り訂正等の処理を受けた後(以上の構成は図示され
ていない)、ビットシフト回路に供給される。
このビットシフト回路では、入力されたデジタルデータ
をNビット上位にシフトすることにより、アナログ信号
に変換された時に本来のアナログ信号の2 倍レベルア
ップされたアナログ信号が得られるようにする。
たとえば、アナログ信号を2倍(N=1)レベルアップ
するためにはデジタルデータをあらかじめ1ビツト上位
にシフトする。
第2図は4ビツトのデジタルコードとアナログ値との対
応を示し、たとえば+1vのアナログ値を2倍して+2
vのアナログ値を得るためには、+1vのアナログ値に
対応するデジタルデータ(0001)を+2vのアナロ
グ値に対応するデジタルデータ(0010)に1ビツト
シフトアツプすればよい。また、+1vのアナログ信号
を4倍(N’=2)にレベルアップ(+4v)するには
、デジタルデータを(0001)→(0100)へ2ビ
ツトシフトアツプすればよい。
ただし、このビットシフトのシフト量は後に説明するD
/A変換器の処理できるビット数の範囲内に止どめる必
要がある。
2’sコンブリメントコードのデジタルデータでは、第
2図からも明らかなように、MSBはアナログ信号の極
性を表すビットであるから、ビットシフトを行う場合、
MSBが変化しないようにシフト量すなわち倍率を決定
する。
たとえば、Odbを最大信号レベルとして4倍のレベル
アップを行なう場合には一12clb未満の信号レベル
を表すデジタルデータのビットシフトが可能となる。
ところで、第3図には、D/A変換器の変換特性の一例
を示し、実線Aは理想的な変換特性であり、点線B、C
が変換誤差範囲(+D)を示し、実際の変換特性は理想
特性Aに対して点線Bから点線Cの範囲内においてズレ
(誤差)を生じ、直線性が損なわれる。
この変換誤差範囲十りの単位は一般的にLSBで表され
、実質的に1量子化ステツプに基づくでんあつあるいは
電流の単位として用いられている。
第3図からも明らかな如くこの誤差はアナログ信号レベ
ルと無関係に一定であるから、信号レベルが低レベルは
ど誤差の割合は大きくなる。
そこで、直線性の悪化する低レベル信号をデジタルデー
タの段階でNビットシフトアップして、変換誤差の割合
が相対的に小さくなるより上位の変換ステップでD/A
変換を行なうことにより、本来のアナログ信号に対して
2N倍レベルアップされたアナログ信号を得るとともに
変換誤差を172 に縮小する。
ビットシフト回路1を経たデジタルデータはD/A変換
器2でアナログ信号に変換され、減衰器3に供給される
減衰器3ではビットシフトされて本来のアナログ信号よ
りも2 倍のレベルとなったアナログ信号に作用してそ
のレベルを1/2 倍して本来の信号レベルに復元する
次に、デジタルデータの段階で信号レベルを判断し、ビ
ットシフトすべき信号レベルを表すデジタルデータが到
来した時に、ビットシフト回路1および減衰器3を作#
Jさせる制御系について説明する6 まず、4はビットシフトすべき低レベル信号(を大信号
レベルPに対して1/2N未満の低レベル信号すなわち
P/2N信号)を表すデジタルデータが到来したことを
検出するレベル検出回路であって、P/2N未満の信号
の到来を検出して検出信号DT、(ハイレベル゛1”、
P/2N以上の信号レベルを表すデジタルデータが入力
された時はローレベル“0″となる。)を出力する。
5はゼロクロス検出回路であり、信号レベルがゼロもし
くはその近傍の微少レベルを表すデジタルデータが到来
した時に検出信号DT、を出力する。
この実施例では、検出信号DT2は1つの検出パルスで
表される。
レベル検出回路4の検出信号DT、はアンドデート6の
一方の入力に供給されるとともにインバータ8を介して
R−S 71ノγブ7aツブ7のリセット端子Rにも供
給される。
また、ゼロクロス検出回路5からの検出信号DT2はア
ンドゲート6の他方の入力に加えられる。
アンドデート6の出力は7リツプ70ツブ7のセット端
子Sに供給される。
7リツプ70ツブ7のQ出力は制御信号O8となってビ
ットシフト回路1および減衰器3に供給されてこれらを
作動させる。
7リツプ70ツブ7のQ出力が低レベルとなれば(制御
信号C8消滅)、ビットシフト回路1および減装器3は
非動作となる。
以上の構成によれば、最大信号レベルPに対して1/2
N未満の信号レベルを表すデジタルデータが到来すると
レベル検出回路4より検出信号DT、が発生し、アンド
ゲート6に供給される。さらにその後、信号レベルが低
下してゼロクロス付近の信号レベルを検出した時、ゼロ
クロス検出回路5より検出信号DT2が発生し、アンド
2−トロに供給される。
検出信号D T 2が発生すれば、その時アンドデート
6より出力が得られ、これが7リツプ70ツブ7のセッ
ト端子に供給されて7リツプフロツプ7はセット状態と
なって、Q出力より制御信号C8が得られ、ビットシフ
ト動作が開始される。
その後、デジタルデータの表す信号レベルがP/2′以
上となれば、レベル検出回路4からの検出信号DT、は
消滅し、これによって、インバータ8を介してリセット
端子にトリ〃が供給されてフリップ70ツブ7はリセッ
トされ、Q出力からの制all信号C8も消滅するため
、ビットシフト動作は停止する。
上述の動作説明において、低レベル(it(p/2N未
満の信号レベルを有する)の到来で即座ニヒットシフト
動作を行なわず、その後、ゼロクロスあるいはその近傍
の微小な信号レベルの到来によって初めてビットシフト
を行なうようにした理由は、ビットシフトすべき信号レ
ベルを表すデジタルデータの到来で即座にビットシフト
を行なうと、減衰器3の減衰度誤差あるいはD/A変換
器2のオフセットによりビットシフト動作開始前後にお
けるデジタルデータをD/A変換して得られるアナログ
信号に歪みを生ずるため、これを極力低減すべくゼロク
ロス近辺の微小信号レベルで動作切り換えを行なったほ
うがよい。
f54図には、上述した第1図の回路構成によってP/
2  未満の低レベル信号の変換誤差が1/2N倍に縮
小されたことを示す。
なお、第4図におけるA、BSCは第3図のそれと同様
である。
実線B、Cの部分は変換誤差が1/2N倍に縮小された
ことを示し、誤差−D’ 、+D’は実質的にそれぞれ
−D/2N、 +D/2Nを表す。
また、本発明のビットシフトおよびD/A変換後のレベ
ル復元の信号処理によって、非直線性を改善すると同時
にD/A変換時に混入され電源ノイズ等の外米ノイズ成
分も1/2 倍に縮小され、S/Nの向上にも効果を有
する。
次に、第5図には本発明の他の実施例を示す。
この実施例と上述した第1図の実施例との違いは、第1
図の説明中でも述べたように、P/2N未満のレベルの
信号の到来で即座にビットシフトを行なうと、ビットシ
フト動作開始前後のデジタルデータをD/A変換して得
られたアトシフトすべき低レベル信号のデジタルデータ
が到来しても、即座にビットシフト動作に切り換えせず
、信号レベルがその後さらに低下してゼロクロス付近に
達した時にビットシフト動作に切り換えるようにしたが
、この実施例では、さらに、瞬時的あるいは短期間(た
とえば100+n5eC未満)継続する低レベル信号の
場合には、ビットシフト動作を行なわず、所定期間(た
とえば100 to s e c以上)低レベル信号が
継続した場合のみゼロクロス点でビットシフト動作に切
り換えようにする。
このことは、たびたびビットシフト動作の0N−OFF
を繰り返すと、その動作切換毎に歪みを発生することと
なり、微小な歪みであってもその反復の頻度が高いと聴
感上耳障りなものとなる場合に対処するものである。
なを、第5図において、t51図に示す実施例と同等の
構成には同じ符号を付与する。
すなわち、第5図において、レベル検出回路4からの検
出信号DT、はタイマ回路9を介してアンドデート6の
一方の入力に供給されるとともにインバータ8を介して
R−87リツプ70ツブ7のリセット端子に供給される
この実施例において、レベル検出回路4からの検出信号
DT、がたとえば100m5ecIs続しだ時に作動す
るようタイマ回路を設定すれば、p / 2未満の低レ
ベル信号を表すデジタルテ゛−夕が継続した場合、タイ
マ回路9を介してアンドデート6に検出信号DT、を供
給する。
その後、さらに信号レベルが低下し、ゼロクロス付近に
達すれば、ゼロクロス検出回路5より検出信号DT2が
発生し、アンドゲート6を介して7リツプ70ツブ7が
セットされて制御信号O8が出力される。
(発明の効果) 本発明によれば、直線量子化されたデジタルオーディオ
信号を再生するに際して、最大48号レベルに対して1
/2 未満の低レベルを表す複数ビット構成のデジタル
テ゛−夕をNビ・ント上位にシフトして本来のレベルよ
りも2N倍の信号レベルわ表すデジタルデータに変換し
、D/A変換器でアナログデータに変換した後、減衰器
を用いてアナログデータの43号レベルを1/2°倍し
て本来の信号レベルに$i整することによって、1/2
 未満の低レベル信号を表すデジタルデータなアナログ
データに変換する際の変換誤差を1/2 倍に縮小した
ので、低レベル信号のD/A変換特性の直線性を大幅に
改善できるとともにD/A変換変換部入される外米ノイ
ズも同時に1/2 倍に縮小できるため、S/Nも大幅
に向上する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
4ビツト2sコンブリメントコードとアナログ値との対
応を示す対応図、第3図は従来のD/A変換特性を示す
特性図、r54図は本発明によるD/A変換特性を示す
特性図、第5図は本発明の他の実施例を示すブロック図
である。 符号の説明 1・・・ビットシフト回路、  2・・・D/A変換器
3・・・減衰器、 4・・・レベル検出回路、5・・・
ゼロクロス検出回路、6・・・アンドデート、7・・・
R−Sフリップ70ツブ、 8・・・インバータ、  9・・・タイマ回路、特許出
願人の名称  アイワ株式会社 第1図 第2図 アナ口 °゛  弓′Sコシ7゛ デジ 十’y    ottt 6ot。 ↑5      1o1 干31 す             l D 0     oboD −]          / −B        DI −tto。 −tott −/  DID

Claims (1)

    【特許請求の範囲】
  1. 直線量子化されたデジタルオーディオ信号を再生するに
    際して、最大信号レベルに対して1/2^N未満の低レ
    ベルを表す複数ビット構成のデジタルオーディオデータ
    をNビット上位にシフトして本来の信号レベルよりも2
    ^N倍の信号レベルを表すデジタルオーディオデータに
    変換し、D/A変換器でアナログオーディオ信号に変換
    した後、減衰器を用いて前記アナログオーディオ信号の
    信号レベルを1/2^N倍して本来の信号レベルに調整
    することを特徴とするデジタルオーディオ再生方式。
JP22752386A 1986-09-26 1986-09-26 デジタルオ−デイオ再生方式 Pending JPS6382130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22752386A JPS6382130A (ja) 1986-09-26 1986-09-26 デジタルオ−デイオ再生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22752386A JPS6382130A (ja) 1986-09-26 1986-09-26 デジタルオ−デイオ再生方式

Publications (1)

Publication Number Publication Date
JPS6382130A true JPS6382130A (ja) 1988-04-12

Family

ID=16862238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22752386A Pending JPS6382130A (ja) 1986-09-26 1986-09-26 デジタルオ−デイオ再生方式

Country Status (1)

Country Link
JP (1) JPS6382130A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225224A (ja) * 1988-03-03 1989-09-08 Pioneer Electron Corp ディジタル・アナログ変換回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54101076A (en) * 1978-01-26 1979-08-09 Nec Corp Digital program voltage generator
JPS58164315A (ja) * 1982-03-25 1983-09-29 Nippon Gakki Seizo Kk デイジタル・アナログ変換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54101076A (en) * 1978-01-26 1979-08-09 Nec Corp Digital program voltage generator
JPS58164315A (ja) * 1982-03-25 1983-09-29 Nippon Gakki Seizo Kk デイジタル・アナログ変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225224A (ja) * 1988-03-03 1989-09-08 Pioneer Electron Corp ディジタル・アナログ変換回路

Similar Documents

Publication Publication Date Title
JP2573850B2 (ja) アナログ−デイジタル変換装置
KR100313079B1 (ko) 음성디지탈화방법과장치
WO2003067764A1 (fr) Appareil et procede de conversion a/n
EP0383689A2 (en) Digital-to-analog converter
US4818996A (en) Digital-to-analog converting circuit
US4498072A (en) A/D Converter having a self-bias circuit
JPS588777B2 (ja) デルタ変調装置
JPS62289016A (ja) オフセツト自動補正a/d変換回路
US4594576A (en) Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion
JPS6382130A (ja) デジタルオ−デイオ再生方式
JPH0456495B2 (ja)
JPH0526372B2 (ja)
JP2579555B2 (ja) ディジタル/アナログ変換装置
JPH07123214B2 (ja) D/a変換装置
JPH0555917A (ja) A/dコンバータ
JPH0446016B2 (ja)
JP2615717B2 (ja) デジタル・アナログ変換装置
JP3230227B2 (ja) A/dコンバータ
JPS6347288B2 (ja)
JPH0730426A (ja) D/a変換装置
JPH0644711B2 (ja) アナログ−デイジタル変換装置
JPS6347290B2 (ja)
JPH0241027A (ja) デジタル−アナログ変換器
KR870000672B1 (ko) 디지탈-오디오테이프레코더의 뮤팅용 곱셈회로
JPS6342887B2 (ja)