JPH0241027A - デジタル−アナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタル入力データのレベル（振幅値）が小
さい領域で発生するいわゆるゼロ・クロス歪を除去する
デジタル−アナログ変換器に関する。

［従来の技術］ 一般に、デジタル−アナログ変換器は、第９図に示すよ
うに、デジタル入力データをデジタル−アナログ変換回
路１によってアナログ信号に変換して出力している。

上記デジタル入力データは、たとえば、オーディオ機器
のように両極性のつまりプラス、マイナスのアナログ信
号を取り扱う場合、アナログ信号のコード化手法として
たとえば２の補数コード（２′Ｓコンブリメントコード
）を用いて生成されている。

また、上記デジタル−アナログ変換回路１（以下、ＤＡ
変換回路１という）は、デジタル入力データの各ビット
毎に決められたアナログ出力電圧値を発生させるように
構成されている。

そのため、デジタル入力データのレベル（振幅値）が小
さい領域でいわゆるゼロ・クロス歪が発生し、大きな問
題となる。

以下、第１０図を参照して簡単に説明する。

たとえば、４ビツト（簡単なために、４ビットの例をと
る）のＤＡＡ換回路１であって、その最大出力電圧が２
■の場合、各ビットの出力は次のようになる。

１ビツト目（ＬＳＢ）　　　０．１２５Ｖ２ビツト目　
　　　　　　０．２５Ｖ ３ビツト目　　　　　　　０．５Ｖ ２ビツト目（ＭＳＢ）　　　１　　　　　Ｖたとえば、
［１１００］というデータが与えられた場合、１Ｖ＋０
．５Ｖ＝１．５Ｖの電圧が出力される。ところで、上記
のようにオーディオ信号は両極性であって、Ｏｖを中心
とした交流信号でおるため、ＤＡＡ換回路１の出力レベ
ルは、最大振幅の１／２のところにゼロ・ボルトを設定
している。

つまり、ＭＳＢの振幅は全振幅の１／２であるため、Ｄ
Ａ変変目回路１基準レベルはマイナスＭＡＸ出力レベル
になり、そこから各ビットの出力が加えられ、ＭＳＢが
［０］の間は第１０図の第３象限の範囲の出力が得られ
る。ＭＳＢが［１］になると、第１０図の第４象限に示
されるように電圧Ｂ（＝一定）が発生し、ＭＳＢを除い
たビットで与えられる出力は第１０図の第１象限に示さ
れるようになる。

［発明が解決しようとする課題］ 以上の構成において、第１０図に示すような出力電圧が
得られるためには、電圧Ｂが一定の理想値であることが
不可欠であるが、ＤＡＡ換回路１は集積回路化され、製
造上の問題（バラツキなど）によって一定の理想値とは
ならず、このため、第２図に示すように、デジタル入力
データのレベル（振幅値）が小さい領域でいわゆるゼロ
・クロス歪が発生する。そして、このゼロ・クロス歪は
デジタル入力データのレベル（振幅値）が小さければ小
さいほど信号全体に対する割合が大きく、大きな問題と
なる。

また、実際のＤＡＡ換回路１では、出力電圧調整手段を
付加してＭＳＢの出力電圧を調整するように構成されて
いるが、ゼロ・クロス歪を最良にするＭＳＢの出力電圧
とフルスケールの歪を最良にする電圧レベルとは一致し
ないので、いずれにしてもデジタル入力データのレベル
（振幅値）が小さい領域でのゼロ・クロス歪の発生は避
けられない。

［課題を解決するための手段］ 本発明の代表的な実施例を示す第１図において説明する
と、本発明は、 デジタル入力データを減衰させるデジタルアッテネータ
回路（２）と、 このデジタルアッテネータ回路（２）の出力に直流オフ
セットを付加するデジタル直流オフセット付加回路（３
）と、 このデジタル直流オフセット付加回路（３）の出力をア
ナログ信号に変換するデジタル−アナログ変換回路（１
）と、 このデジタル−アナログ変換回路（２）の出力から直流
オフセットを除去するアナログ直流オフセット除去回路
（４）と、 から構成される。

［作用］ 以上の構成において、その作用を第２図〜第４図を参照
して説明する。

デジタル入力データを単に減衰する従来の技術では、そ
のレベル（振幅値）が小さくなり、ＤＡ変換する際に、
第２図に示すようないわゆるゼロ・クロス歪が発生する
。

本発明では、デジタル入力データを所定の減衰量でもっ
て減衰させた俊、この減衰されたデジタル入力データ（
デジタルアッテネータ回路の出力）に直流オフセットを
付加したので、デジタル入力データのレベル（振幅値）
が小さい領域でゼロ・クロスが発生しない。（第３図参
照） したがって、その状態（第３図参照）でＤＡ変換するの
で、ゼロ・クロス歪も発生しない。

なお、デジタル入力データそのもののレベルが高く、減
衰後のデジタル入力データ（デジタルアッテネータ回路
の出力）のレベル（振幅値）が大ぎく、ゼロ・クロスを
生じる場合もあるが、これは、デジタル入力データ（デ
ジタルアッテネータ回路の出力）のレベル（振幅値）が
大きい最大レベル領域でのゼロ・クロスであるので、信
号全体に対するピロ・クロス歪の割合が充分小さく、実
用上問題はない。（第４図参照） ［実施例］ 以下、本発明の第１の実施例を第１図、第３図おＪ：び
第４図において、第２の実施例を第５図、第６図および
第７図において、第３の実施例を第８図においてそれぞ
れ説明する。図中、第９図の従来例と同等部分には同一
符号を付し、その説明は省略するか、または簡単に説明
する。

第１の実施例（第１図）： １はＤＡ変換回路。

２はデジタルアッテネータ回路で、たとえば乗算回路で
構成され、デジタル入力データと減衰量を定めるアッテ
ネートデータとを乗算することにより所定の減衰量を得
る。

３はデジタル直流オフセット付加回路で、上記デジタル
アッテネータ回路２の出力、すなわち所定の減衰量でも
って減衰されたデジタル入力データに直流オフセットを
付加することにより、上記デジタルアッテネータ回路２
の出力がそのレベル（振幅値）が小さい領域で、ゼロ・
クロスを発生しないようにする。（第３図参照） ４はアナログ直流オフセット除去回路で、ＤＡ変換の前
ステップで付加された、すなわちＤＡ変換出力（アナロ
グ出力）に含まれる直流オフセットを除去し、たとえば
、バイパスフィルタなどの直流成分除去回路によって構
成される。

なお、デジタル入力データそのもののレベルが高く、減
衰後のデジタル入力データ（デジタルアッテネータ回路
の出力）のレベル（振幅値）が大きく、ゼロ・クロスを
生じる場合もあるが、これは、デジタル入力データ（デ
ジタルアッテネータ回路の出力）のレベル（振幅値）が
大ぎい最大レベル領域でのゼロ・クロスであるので、信
号全体に対するゼロ・クロス歪の割合が充分小さく、実
用上問題はない。（第４図参照） 第２の実施例（第５図）： 第１の実施例では、デジタル入力データをデジタルアッ
テネータ回路２によって所定の減衰量でもって減衰させ
るので、このデジタルアッテネータ回路２の出力は必然
的に分解能が劣化する。

すなわち、デジタル入力データを減衰させると、第６図
に示すように、コード化レベルの中間部分におるレベル
（図の斜線部分）が切り捨てまたは切り上げられて、誤
差を発生する。この誤差は量子化雑音と呼ばれ、分解能
が劣化する。

本実施例はこのような第１の実施例を改良した乙ので、
以下に説明する。

１はＤＡ変換回路、２はデジタルアッテネータ回路、３
はデジタル直流オフセット付加回路、４はアナログ直流
オフセット除去回路で、それぞれ第１の実施例と同等で
ある。

５はデジタルアッテネータ回路２とデジタル直流オフセ
ット付加回路３との間に接続されたノイズシェーパ回路
である。このノイズシェーパ回路５は、第７図に示すよ
うに、コード化レベルの中間部分にあるレベルがサンプ
リング周期毎に変換されて、ＤＡ変換後にコード化レベ
ルの中間部分にあるレベルに対応する出力が得られるも
ので、等価的に、ＤＡ変換のビット数が増大した、ある
いは、分解能が増大したことになる。

すなわち、本実施例によれば、ノイズシェーパ回路５を
通した後、デジタル直流オフセット付加回路３によって
オフセットをかけているので、デジタル入力データのゼ
ロ・クロス付近での変換が正確になる。

たとえば、第１の実施例において、デジタル入力データ
が１６ビツトで与えられる場合、その１ビツトのアナロ
グ誤差は一９６ｄＢであって、この値が限界値となる。

（第１１図点線）これに対して、本実施例によれば、第
１１図実線に示すようにその限界値は一１０３ｄＢとな
った。なお、この限界値は設計仕様によって下げること
が可能である。

第３の実施例（第８図）： 第１の実施例において、デジタルアッテネータ回路２の
減衰量を任意に設定または変化させるようにしたもので
、図中、１はＤＡ変換回路、２はデジタルアッテネータ
回路、３はデジタル直流オフセット付加回路、４はアナ
ログ直流オフセット除去回路で、それぞれ第１の実施例
と同等である。

６は上記デジタルアッテネータ回路２の減衰量を任意に
定めるためのアッテネートデータ、およびデジタル直流
オフセット付加回路３の直流オフセット値を定める直流
オフセットデータを出力する制御データ発生回路で、た
とえば、次のように構成される。

６ａは公知の制御データ発生回路で、この制御データ発
生回路６ａからのアッテネートデータ、オフセットデー
タは第１、第２のレジスタ６ｂ。

６Ｃによって一時保持されて、これらのデータは上記デ
ジタルアッテネータ回路２、デジタル直流オフセット付
加回路３にそれぞれ供給される。

［発明の効果］ 以上の説明で明らかなように、デジタル入力データを単
にＤＡ変換する従来の技術では、そのレベル（振幅値）
が小さい領域で第２図に示すようないわゆるゼロ・クロ
ス歪が発生するが、本発明では、デジタル入力データを
所定の減衰量でもって減衰させた後、この減衰されたデ
ジタル入力データ（デジタルアッテネータ回路の出力）
に直流オフセットを付加したので、そのレベル（振幅値
）が小さい領域でゼロ・クロスが発生せず、（第３図参
照）、その状態でＤＡ変換するので、ゼロ・クロス歪が
発生しない効果がある。

また、第２の実施例では、デジタル入力データを所定の
減衰量でもって減衰させることによる分解能の劣化を改
善でき、さらに、第３の実施例では、デジタルアッテネ
ータ回路２の減衰量を任意に設定または変化させるよう
にすることにより、ＤＡ変換器にアッテネート機能を付
加した効果がある。

【図面の簡単な説明】

第１図は本発明のデジタル−アナログ変換器の代表的な
実施例の構成を示す図、第２図〜第４図は同、説明図、
第５図〜第７図は同、第２の実施例の構成を示す図、第
８図は同、第３の実施例の構成を示す図、第９図は従来
のデジタル−アナログ変換器の構成を示す図、第１０図
はデジタル−アナログ変換の動作原理を示す図、第１１
図は第１、第２の実施例のＤＡ変換特性を示す図で必る
。 １・・・・・・デジタル−アナログ変換回路、２・・・
・・・デジタルアッテネータ回路、３・・・・・・デジ
タル直流オフセット付加回路、４・・・・・・アナログ
直流オフセット除去回路、５・・・・・・ノイズシェー
パ回路、６・・・・・・制御データ発生回路。 特許出願人　　オンキヨー株式会社 ヤ１　品 改 才２図 ヤ５図 ＋６図 オフ図 ヤ９屈 才ｒｏ節 ミム衷量 手続補正書 昭和６３年１２月　９日 １、事件の表示 昭和６３年特許願第１９１９２９号 ２、発明の名称 デジタル−アナログ変換器 ３、補正をする者 事件との関係　　特許出願人 住所　〒５７２　　大阪府寝屋川市日新町２番１号（電
話　０７２Ｇ−３１−８０３４） ４、補正命令の日付 ５、補正の対象 自発 ６、補正の内容 （１）明細書第５頁第２行〜同頁第３行「ゼロ・クロス
歪の発生は避けられない。」と同頁第３行［［課題を解
決するための手段］」との間に下記を追加する。 ［また、上記のようなデジタル入力データのレベル（振
幅値）が小さい領域でのゼロ・クロス歪とともに、ゼロ
・クロス点でのグリッチ、特に、ＭＳＢなど上位ビット
のグリッチによる歪も発生する。 すなわち、デジタル入力データが１６ビツトで表わされ
るとすると、ゼロ・クロス付近におけるデジタル入力デ
ータは第７図に示すような変化を示し、これを２の補数
で表わせば、 ■　［１１１１１１１１１１１１１１１０］■　［１１
１１１１１１１１１１１１１１］■　［０００００００
０００００００［１θ］■　［０ＯＯＨＯＯＯＯＯＯＯ
ＯＯＩＩＩ　］となり、ゼロ・クロス点では、■から■
（または■から■）への遷移するとき全ビットが反転す
る。 ところが、実際には、遷移時に各ビットが同時に反転す
ることはなく、これらの反転速度は各ビットで異なる。 そのため、たとえば、■から■へ遷移するとき、ＭＳＢ
の反転が一番速かったとすれば、デジタル入力データは
、 ■　［１１１１１１１＋１１１１１１１１　］■’　　
［０１１１１１１１１１１１１１１１］■　［００００
００００００００００００］のように変化し、■の次に
、 ■’　　［０１１１１１１１１１１１１１１１］という
＋フルスケールの状態が出現し、これが大きなＭＳＢグ
リッチ、いわゆるヒゲとなって現われる。」 （２）明細書第１２頁第５行「クロス歪が発生しない効
果がある。」を次のように補正する。 「クロス歪が発生しないばかりでなく、上記のようにデ
ジタル入力データのレベル（振幅値）が小さい領域でゼ
ロ・クロスが発生しないので、デジタル入力データのゼ
ロ・クロス点における遷移に伴うグリッチ、特に、ＭＳ
Ｂなど上位ビットのグリッチによる歪も発生しない効果
がある。」（３）明細書第１３頁第１行ｒＤＡ変換特性
を示す図である。」を次のように補正する。 「ＤＡ変換特性を示す図、第１２図はデジタル−アナロ
グ変換のゼロ・クロス付近におけるデジタル入力データ
の変化を示す図である。」（４）第１２図を追加する。 以上

Claims (1)

【特許請求の範囲】
1. デジタル入力データを減衰させるデジタルアツテネータ
   回路（２）と、このデジタルアツテネータ回路（２）の
   出力に直流オフセットを付加するデジタル直流オフセッ
   ト付加回路（３）と、このデジタル直流オフセット付加
   回路（３）の出力をアナログ信号に変換するデジタル−
   アナログ変換回路（１）と、このデジタル−アナログ変
   換回路（１）の出力から直流オフセットを除去するアナ
   ログ直流オフセット除去回路（４）とからなるデジタル
   −アナログ変換器。