JPS60192422A - Ｄ／ａ変換器へのデジタル信号の入力方式 - Google Patents
Ｄ／ａ変換器へのデジタル信号の入力方式Info
- Publication number
- JPS60192422A JPS60192422A JP4883784A JP4883784A JPS60192422A JP S60192422 A JPS60192422 A JP S60192422A JP 4883784 A JP4883784 A JP 4883784A JP 4883784 A JP4883784 A JP 4883784A JP S60192422 A JPS60192422 A JP S60192422A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- converter
- digital
- waveform
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、Ｄ ／ Ａ変換器へのデジタル信号の入力方
式に関し、さらに詳しくはＰ ＣＭ （ＰｕｌｓθＣｏ
ｄθＭｏｄｕｌａｔｉｏｎ ）音響信号再生装置等に使
用されるＤ ／ Ａ変換器へのデジタル信号の入力方式
に関する。
式に関し、さらに詳しくはＰ ＣＭ （ＰｕｌｓθＣｏ
ｄθＭｏｄｕｌａｔｉｏｎ ）音響信号再生装置等に使
用されるＤ ／ Ａ変換器へのデジタル信号の入力方式
に関する。
〈従来技術〉
従来、ＰＣＭ音響信号再生装置１例えばコンパクトディ
スクプレーヤでは、第１図に示される様な方式で再生が
行なわれる。第１図において、１は再生ヘッド、１０は
デジタル信号処理回路、７はＤ ／ Ａ変換器、８はロ
ーパスフィルタ、９は同期クロック発生回路である。図
示しないディスクから再生ヘッド１で読取られた信号は
、デジタル信号処理回路１００波形等化回路２に与えら
れて波形等化され、ビット同期・フレーム同期回路３に
送られる。このビット同期・フレーム同期回路３でビッ
ト読取りクロックを生成するとともにフレーム同期信号
を検出する。これらの信号は、さらに復調回路４でＦｔ
ＦＭ復調され、デ・インターリーブ・時間軸伸長回路５
でデ・インターリーブさ時間軸伸長を行なった後、誤り
検出・訂正・補正回路６で誤りを検出し、データの訂正
及び補正を行なって１サンプル当たり１６ビツトのデー
ター ２ − となってＤ ／ Ａ変換器７へ与えられる。Ｄ ／ Ａ
変換器７で階段状のアナログ信号となったデータは、デ
ータ変換時に生じるグリッジを取り除いてＰＡＭ波形と
なってローパスフィルタ８に入カサレ、このローパスフ
ィルタ８によって帯域制限されることによって所望のア
ナログ信号が得られる。
スクプレーヤでは、第１図に示される様な方式で再生が
行なわれる。第１図において、１は再生ヘッド、１０は
デジタル信号処理回路、７はＤ ／ Ａ変換器、８はロ
ーパスフィルタ、９は同期クロック発生回路である。図
示しないディスクから再生ヘッド１で読取られた信号は
、デジタル信号処理回路１００波形等化回路２に与えら
れて波形等化され、ビット同期・フレーム同期回路３に
送られる。このビット同期・フレーム同期回路３でビッ
ト読取りクロックを生成するとともにフレーム同期信号
を検出する。これらの信号は、さらに復調回路４でＦｔ
ＦＭ復調され、デ・インターリーブ・時間軸伸長回路５
でデ・インターリーブさ時間軸伸長を行なった後、誤り
検出・訂正・補正回路６で誤りを検出し、データの訂正
及び補正を行なって１サンプル当たり１６ビツトのデー
ター ２ − となってＤ ／ Ａ変換器７へ与えられる。Ｄ ／ Ａ
変換器７で階段状のアナログ信号となったデータは、デ
ータ変換時に生じるグリッジを取り除いてＰＡＭ波形と
なってローパスフィルタ８に入カサレ、このローパスフ
ィルタ８によって帯域制限されることによって所望のア
ナログ信号が得られる。
従来、Ｄ ／ Ａ変換器７には、積分方式、あるいは積
分方式よりも変換速度に優れたラダー抵抗方式が用いら
れている。ところが、ラダー抵抗方式のＤ ／ Ａ変換
器７では、−８を０とみなして自然２進と同じ符号化を
行なった音声信号、即ちオフセットバイナリ−コードに
変換された音声信号は、第１表に破線で示されるように
基準レベルであるＯレベルと−１のレベルで全ピットヵ
５反転するために、抵抗に誤差があった場合には、その
誤差が相乗的に現われ、０レベル付近で大きな誤差を生
じ、例えば正弦波を再生した場合には、第２図に示され
るように歪が発生し、特にアナログ出力信号の出力レベ
ルが小さい時、即ち一６０ｄＢ付近の微小信号時におい
ては、とのＯレベル近傍のクロスオーバー歪が聴感上の
問題点となっていた。
分方式よりも変換速度に優れたラダー抵抗方式が用いら
れている。ところが、ラダー抵抗方式のＤ ／ Ａ変換
器７では、−８を０とみなして自然２進と同じ符号化を
行なった音声信号、即ちオフセットバイナリ−コードに
変換された音声信号は、第１表に破線で示されるように
基準レベルであるＯレベルと−１のレベルで全ピットヵ
５反転するために、抵抗に誤差があった場合には、その
誤差が相乗的に現われ、０レベル付近で大きな誤差を生
じ、例えば正弦波を再生した場合には、第２図に示され
るように歪が発生し、特にアナログ出力信号の出力レベ
ルが小さい時、即ち一６０ｄＢ付近の微小信号時におい
ては、とのＯレベル近傍のクロスオーバー歪が聴感上の
問題点となっていた。
なお、第１表には、４ビツトの場合のオフセットバイナ
リ−コードを示しており、第２図（ａ）は従来のアナロ
グ出力信号の波形、即ち再生波形をその一部の拡大図と
共に示しており、第２図（１））は歪波形をそれぞれ示
している。
リ−コードを示しており、第２図（ａ）は従来のアナロ
グ出力信号の波形、即ち再生波形をその一部の拡大図と
共に示しており、第２図（１））は歪波形をそれぞれ示
している。
第１表
〈目的〉
本発明は、上述の点に鑑みて成されたものであって、ク
ロスオーバー歪の発生を低減することを目的とする。
ロスオーバー歪の発生を低減することを目的とする。
〈実施例〉
以下、図面によって本発明の実施例について詳細に説明
する。第３図は本発明の一実施例のブロック図であシ、
第１図九対応する部分には同一の参照符を付す。１は再
生ヘッドであり、２は波形等化回路、３はビット同期・
フレーム同期回路、４は復調回路、５はデ・インターリ
ーブ・時間軸伸長回路、６は誤り検出訂正補正回路、７
はラダー抵抗方式のＤ ／ Ａ変換器、８はローパスフ
ィルタであり、９は同期クロック発生回路、１０はデジ
タル信号処理回路である。
する。第３図は本発明の一実施例のブロック図であシ、
第１図九対応する部分には同一の参照符を付す。１は再
生ヘッドであり、２は波形等化回路、３はビット同期・
フレーム同期回路、４は復調回路、５はデ・インターリ
ーブ・時間軸伸長回路、６は誤り検出訂正補正回路、７
はラダー抵抗方式のＤ ／ Ａ変換器、８はローパスフ
ィルタであり、９は同期クロック発生回路、１０はデジ
タル信号処理回路である。
本発明のＤ ／ Ａ変換器へのデジタル信号の入力方式
では、Ｄ ／ Ａ変換器７と、デジタル信号処理回路１
０との間に加算器１１と定数発生器１２が設けられる。
では、Ｄ ／ Ａ変換器７と、デジタル信号処理回路１
０との間に加算器１１と定数発生器１２が設けられる。
この加算器１１は、デジタル信号処理回路１０から与え
られる第１デジタル入方信号に、定数発生器１２から与
えられる定数化された第２デジタル入力信号を加算して
Ｄ ／ Ａ変換器７に入力する。
られる第１デジタル入方信号に、定数発生器１２から与
えられる定数化された第２デジタル入力信号を加算して
Ｄ ／ Ａ変換器７に入力する。
定数発生器１２は、デジタル信号処理回路１ｏがらの第
１デジタル入カ信号に対応するアナログ出力信号の出力
レベルが小さい時、即ち微小信号時に、該アナログ出力
信号の波形、即ち再生波形が基準レベルである０レベル
を横切らないような定数化された第２デジタル入力信号
例えば１０００００を加算器１１に与える。このように
Ｄ ／ Ａ変換器７には、定数化された第２デジタル入
方信号が加算されて入力されるので、微小信号時に０レ
ベル付近の歪の大きいコードをデータが横切ることがな
くなり、これによって例えば正弦波を再生した場合には
、第４図に示されるように第２デジタル入力信号に相当
する分Ａだけ加算された歪のないアナログ出力信号波形
、即ち再生波形が得られる。
１デジタル入カ信号に対応するアナログ出力信号の出力
レベルが小さい時、即ち微小信号時に、該アナログ出力
信号の波形、即ち再生波形が基準レベルである０レベル
を横切らないような定数化された第２デジタル入力信号
例えば１０００００を加算器１１に与える。このように
Ｄ ／ Ａ変換器７には、定数化された第２デジタル入
方信号が加算されて入力されるので、微小信号時に０レ
ベル付近の歪の大きいコードをデータが横切ることがな
くなり、これによって例えば正弦波を再生した場合には
、第４図に示されるように第２デジタル入力信号に相当
する分Ａだけ加算された歪のないアナログ出力信号波形
、即ち再生波形が得られる。
また、アナログ出力信号の波形の振幅が大きくなればな
る程、即ち出力レベルが大きくなればなる程、０レベル
を横切る点の歪の電力は相対的に小さくなるので、歪率
は小さくなり、聴感上の問題も軽減されることになる。
る程、即ち出力レベルが大きくなればなる程、０レベル
を横切る点の歪の電力は相対的に小さくなるので、歪率
は小さくなり、聴感上の問題も軽減されることになる。
〈効果〉
以上のように本発明によれば、Ｄ ／ Ａ変換器とデジ
タル信号処理回路との間には、前記デジタル信号処理回
路からの第１デジタル入力信号に、定数化された第２デ
ジタル入力信号を加算して前記Ｄ ／ Ａ変換器に与え
る加算器と、前記第１デジタル入力信号に対応するアナ
ログ出力信号の出力レベルが小さい時に、該アナログ出
力信号の波形が０レベルを横切らないような定数化され
た前記第２デジタル入力信号を前記加算器に与える定数
発生器とが設けられたので、クロスオーバー歪を低減す
ることが可能となる。
タル信号処理回路との間には、前記デジタル信号処理回
路からの第１デジタル入力信号に、定数化された第２デ
ジタル入力信号を加算して前記Ｄ ／ Ａ変換器に与え
る加算器と、前記第１デジタル入力信号に対応するアナ
ログ出力信号の出力レベルが小さい時に、該アナログ出
力信号の波形が０レベルを横切らないような定数化され
た前記第２デジタル入力信号を前記加算器に与える定数
発生器とが設けられたので、クロスオーバー歪を低減す
ることが可能となる。
第１図は従来例のブロック図、第２図（ａ）は従来例の
再生波形を示す図、第２図（１））は従来例の歪波形を
示すブロック図、第３図は本発明の一実施例のブロック
図、第４図（ａ）は第３図の実施例の再生波形を示す図
、第４図（ｂ）は第３図の実施例の歪波形を示す図であ
る。 ７・・Ｄ ／ Ａ変換器、１０・・デジタル信号処理回
路、１１・・加算器、１２・・定数発生器。 出 願 人 シャープ株式会社 代 理 人 弁理士岡田和秀 手続補正書（方式） 昭和５９年７月３日 事件との関係 特許出願人 住 所 大阪市阿倍野区長池町２２番２２号名 称 （
５０４） シャープ株式会社代表者 佐 伯 旭 ４、代理人 ５、補正命令の日付 昭和５９年６月２６日（発送日）
６、補正により増加する発明の数 なし８、補正の内容 （１）明細書の第°７ページの第１７行目から第１９行
目までにかけて「第２図（ａ）は・・・ブロック図１と
記載されでいるのを［第２図は従来例の再生波形と歪波
形とを示す図］に補正する。 （２）明細書の第７ページの第２０行目から第８ページ
の第２行目までにかけで「第４図（、）は・・・示す図
である。」と記載されているのを［第４図は実施例の再
生波形と歪波形とを示す図である。」に補正する。 以
上
再生波形を示す図、第２図（１））は従来例の歪波形を
示すブロック図、第３図は本発明の一実施例のブロック
図、第４図（ａ）は第３図の実施例の再生波形を示す図
、第４図（ｂ）は第３図の実施例の歪波形を示す図であ
る。 ７・・Ｄ ／ Ａ変換器、１０・・デジタル信号処理回
路、１１・・加算器、１２・・定数発生器。 出 願 人 シャープ株式会社 代 理 人 弁理士岡田和秀 手続補正書（方式） 昭和５９年７月３日 事件との関係 特許出願人 住 所 大阪市阿倍野区長池町２２番２２号名 称 （
５０４） シャープ株式会社代表者 佐 伯 旭 ４、代理人 ５、補正命令の日付 昭和５９年６月２６日（発送日）
６、補正により増加する発明の数 なし８、補正の内容 （１）明細書の第°７ページの第１７行目から第１９行
目までにかけて「第２図（ａ）は・・・ブロック図１と
記載されでいるのを［第２図は従来例の再生波形と歪波
形とを示す図］に補正する。 （２）明細書の第７ページの第２０行目から第８ページ
の第２行目までにかけで「第４図（、）は・・・示す図
である。」と記載されているのを［第４図は実施例の再
生波形と歪波形とを示す図である。」に補正する。 以
上
Claims (1)
- ｉｌ） Ｄ／Ａ変換器とデジタル信号処理回路との間に
は、前記デジタル信号処理回路からの第１デジタル入力
信号に、定数化された第２デジタル入力信号を加算して
前記Ｄ ／ Ａ変換器に与える加算器と、前記第１デジ
タル入力信号に対応するアナログ出力信号の出力レベル
が小さい時に、該アナログ出力信号の波形が０レベルを
横切らないような定数化された前記第２デジタル入力信
号を前記加算器に与える定数発生器とが設けられたこと
を特徴とするＤ ／ Ａ変換器へのデジタル信号の入力
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4883784A JPS60192422A (ja) | 1984-03-13 | 1984-03-13 | Ｄ／ａ変換器へのデジタル信号の入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4883784A JPS60192422A (ja) | 1984-03-13 | 1984-03-13 | Ｄ／ａ変換器へのデジタル信号の入力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60192422A true JPS60192422A (ja) | 1985-09-30 |
Family
ID=12814354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4883784A Pending JPS60192422A (ja) | 1984-03-13 | 1984-03-13 | Ｄ／ａ変換器へのデジタル信号の入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60192422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241027A (ja) * | 1988-07-29 | 1990-02-09 | Onkyo Corp | デジタル−アナログ変換器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180229A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Digital-to-analog converter |
-
1984
- 1984-03-13 JP JP4883784A patent/JPS60192422A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180229A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Digital-to-analog converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241027A (ja) * | 1988-07-29 | 1990-02-09 | Onkyo Corp | デジタル−アナログ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914439A (en) | Analog to digital conversion system utilizing dither | |
| JP3137995B2 (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| US7369906B2 (en) | Digital audio signal processing | |
| US5012242A (en) | Input data processor for D/A converter utilizing dithering | |
| JPS60192422A (ja) | Ｄ／ａ変換器へのデジタル信号の入力方式 | |
| EP0481626A2 (en) | D/A conversion apparatus | |
| JP2614840B2 (ja) | デジタルオーディオ録音再生装置 | |
| Nishiguchi et al. | A new audio bit rate reduction system for the CD-I format | |
| JP2601440B2 (ja) | デジタルオーディオ録音再生装置 | |
| JPH066216A (ja) | ビット長拡張装置 | |
| JP2512169B2 (ja) | ディジタル信号記録再生装置 | |
| JPS60165831A (ja) | Ｐｃｍ方式再生装置 | |
| JPS6367828A (ja) | デイジタル−アナログ変換装置 | |
| KR0165241B1 (ko) | Qam변조방식을 사용한 디지탈 자기기록재생장치 | |
| JPS6224472A (ja) | デイジタルオ−デイオ再生装置 | |
| JPH0982045A (ja) | デジタルオーディオ信号再生装置及びデジタルオーディオ信号再生方法 | |
| JPS61190762A (ja) | オ−デイオ信号の記録装置 | |
| JPH0652869B2 (ja) | デジタル／アナログ変換器 | |
| Odaka et al. | LSIs for Digital Signal Processing To Be Used In" Compact Disc Digital Audio" Players | |
| JPS6356030A (ja) | デジタル情報信号伝送方式 | |
| JPS6354837A (ja) | デジタル情報信号伝送方式 | |
| CN1149217A (zh) | 信号处理设备 | |
| JPH0542178B2 (ja) | ||
| JPH01149582A (ja) | デジタル音声信号復調回路 | |
| JPS63234453A (ja) | デイジタル信号の記録再生装置 |