JPH0542178B2 - - Google Patents
Info
- Publication number
- JPH0542178B2 JPH0542178B2 JP57104837A JP10483782A JPH0542178B2 JP H0542178 B2 JPH0542178 B2 JP H0542178B2 JP 57104837 A JP57104837 A JP 57104837A JP 10483782 A JP10483782 A JP 10483782A JP H0542178 B2 JPH0542178 B2 JP H0542178B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- audio signal
- control circuit
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 230000005236 sound signal Effects 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明は、例えばデイジタルオーデイオデイ
スク(DAD)システムの再生信号の処理に適用
されるデイジタルオーデイオ信号処理装置に関す
る。
スク(DAD)システムの再生信号の処理に適用
されるデイジタルオーデイオ信号処理装置に関す
る。
DADシステムの場合には、従来のアナログデ
イスクに比べて再生信号のダイナミツクレンジが
広い。第1図において破線で示すように、アナロ
グデイスクの再生信号は、最大のダイナミツクレ
ンジが70dB程度であり、その周波数帯域が1kHz
を中心とする中域に限られているのに対し、
DADの再生信号は、第1図において1点鎖線で
示すように、オーデイオ信号の周波数帯域の全域
に亘つて略々90dB程度のダイナミツクレンジを
有している。
イスクに比べて再生信号のダイナミツクレンジが
広い。第1図において破線で示すように、アナロ
グデイスクの再生信号は、最大のダイナミツクレ
ンジが70dB程度であり、その周波数帯域が1kHz
を中心とする中域に限られているのに対し、
DADの再生信号は、第1図において1点鎖線で
示すように、オーデイオ信号の周波数帯域の全域
に亘つて略々90dB程度のダイナミツクレンジを
有している。
このように全域に亘つて広いダイナミツクレン
ジを有する再生信号を従来と同様にパワーアンプ
で増幅してスピーカに供給すると、スピーカが破
壊されるおそれがあつた。パワーアンプでは、従
来以上のピークレベルを有する信号が入力される
ため、従来と同じ感覚でボリユーム位置をセツト
すると、信号波形のクリツプが連続的に生じ、こ
のために高域成分のエネルギーが一層大きくな
り、スピーカ特にツイータが破損するおそれがあ
つた。
ジを有する再生信号を従来と同様にパワーアンプ
で増幅してスピーカに供給すると、スピーカが破
壊されるおそれがあつた。パワーアンプでは、従
来以上のピークレベルを有する信号が入力される
ため、従来と同じ感覚でボリユーム位置をセツト
すると、信号波形のクリツプが連続的に生じ、こ
のために高域成分のエネルギーが一層大きくな
り、スピーカ特にツイータが破損するおそれがあ
つた。
この発明は、上述の問題点を解決し、再生信号
の波形ひずみと、それに伴うスピーカの破壊を防
止するようにしたものである。
の波形ひずみと、それに伴うスピーカの破壊を防
止するようにしたものである。
以下、この発明の一実施例について説明する
と、第2図は、その全体の構成を示す。
と、第2図は、その全体の構成を示す。
第2図において、1はDADから光学的に再生
された再生信号が供給される入力端子である。
された再生信号が供給される入力端子である。
DADシステムにおいては、8ビツトを14ビツト
に変換するEFM変調方式が採用されており、再
生信号から抽出されたクロツクと分離された同期
信号とを用いて復調回路2によりEFM復調がな
される。復調回路2からの再生信号は、再生デコ
ーダ3に供給される。
に変換するEFM変調方式が採用されており、再
生信号から抽出されたクロツクと分離された同期
信号とを用いて復調回路2によりEFM復調がな
される。復調回路2からの再生信号は、再生デコ
ーダ3に供給される。
再生デコーダ3は、エラー訂正、補間などを行
なうためのものであり、その出力には、1サンプ
ルが16ビツトでエラーが訂正されたデイジタルオ
ーデイオ信号が現れる。エラー訂正符号として
は、2重のインターリーブ(クロスインターリー
ブと称される)とリードソロモン符号とを併用し
たものが用いられる。エラー訂正できないデータ
は、その前後の正しいサンプルデータの平均値で
置き代えられるなどの補間がなされる。
なうためのものであり、その出力には、1サンプ
ルが16ビツトでエラーが訂正されたデイジタルオ
ーデイオ信号が現れる。エラー訂正符号として
は、2重のインターリーブ(クロスインターリー
ブと称される)とリードソロモン符号とを併用し
たものが用いられる。エラー訂正できないデータ
は、その前後の正しいサンプルデータの平均値で
置き代えられるなどの補間がなされる。
この再生デコーダ3から現れるデイジタルオー
デイオ信号が遅延回路4及びピーク検出回路6に
供給される。このピーク検出回路6は、デイジタ
ルオーデイオ信号のピーク値が所定レベルを越
え、波形がクリツプするおそれを検出するもので
ある。また、遅延回路4の出力は、デイジタル利
得制御回路5に供給される。このデイジタル利得
制御回路5は、ピーク検出回路6によつて利得が
制御されるもので、デイジタルオーデイオ信号の
ピーク値が所定値を越える場合に、利得が小とな
される。遅延回路4は、ピーク検出を先行して行
なうために設けられている。
デイオ信号が遅延回路4及びピーク検出回路6に
供給される。このピーク検出回路6は、デイジタ
ルオーデイオ信号のピーク値が所定レベルを越
え、波形がクリツプするおそれを検出するもので
ある。また、遅延回路4の出力は、デイジタル利
得制御回路5に供給される。このデイジタル利得
制御回路5は、ピーク検出回路6によつて利得が
制御されるもので、デイジタルオーデイオ信号の
ピーク値が所定値を越える場合に、利得が小とな
される。遅延回路4は、ピーク検出を先行して行
なうために設けられている。
このデイジタル利得制御回路5の出力がD/A
コンバータ7に供給されることでアナログ化さ
れ、オーデイオアンプ8を介して出力端子9に取
り出される。この出力端子9には、ユーザーのプ
リアンプ及びパワーアンプを介してスピーカが接
続されている。
コンバータ7に供給されることでアナログ化さ
れ、オーデイオアンプ8を介して出力端子9に取
り出される。この出力端子9には、ユーザーのプ
リアンプ及びパワーアンプを介してスピーカが接
続されている。
第3図は、遅延回路4及びデイジタル利得制御
回路5の具体的構成の一例を示している。遅延回
路4は、n段にシフトレジスタR1〜Rnが接続さ
れた構成とされ、シフトレジスタR1〜Rnの夫々
にデータのサンプリング周波数例えば44.1kHzの
シフトクロツクを供給することで、16ビツトのオ
ーデイオデータが並列に入力され、並列に出力さ
れる。このシフトレジスタの段数nによつて遅延
量が定まり、例えば(n=100)とされている。
この遅延回路4の出力に論理回路10が接続され
る。
回路5の具体的構成の一例を示している。遅延回
路4は、n段にシフトレジスタR1〜Rnが接続さ
れた構成とされ、シフトレジスタR1〜Rnの夫々
にデータのサンプリング周波数例えば44.1kHzの
シフトクロツクを供給することで、16ビツトのオ
ーデイオデータが並列に入力され、並列に出力さ
れる。このシフトレジスタの段数nによつて遅延
量が定まり、例えば(n=100)とされている。
この遅延回路4の出力に論理回路10が接続され
る。
この論理回路10は、遅延回路4の出力をその
まま出力する状態とこれを1ビツト下位側にシフ
トさせて最上位ビツトを0として出力する状態と
が切り替えられる構成のものである。そして端子
11から論理回路10に対してピーク検出回路6
の検出出力が供給され、デイジタルオーデイオ信
号のピーク値が所定値を越えた場合に、遅延回路
4の出力を1ビツト下位側にシフトさせて最上位
ビツトを0として出力する。この場合には、デイ
ジタルオーデイオ信号のレベルが1/2とされる。
まま出力する状態とこれを1ビツト下位側にシフ
トさせて最上位ビツトを0として出力する状態と
が切り替えられる構成のものである。そして端子
11から論理回路10に対してピーク検出回路6
の検出出力が供給され、デイジタルオーデイオ信
号のピーク値が所定値を越えた場合に、遅延回路
4の出力を1ビツト下位側にシフトさせて最上位
ビツトを0として出力する。この場合には、デイ
ジタルオーデイオ信号のレベルが1/2とされる。
一般的にmビツトシフトさせることによつてレベ
ルが1/2mとされる。
ルが1/2mとされる。
また、論理回路10を設けずに、遅延回路4の
最終段のシフトレジスタRnを制御し、このシフ
トレジスタRnをmビツト下位側にシフトさせる
ことでレベルを1/2mとしても良い。
最終段のシフトレジスタRnを制御し、このシフ
トレジスタRnをmビツト下位側にシフトさせる
ことでレベルを1/2mとしても良い。
第4図は、デイジタル利得制御回路5として
ROM12を用いた他の構成を示す。このROM
12には、16ビツトのオーデイオデータを減衰さ
せるための複数種類のデータ変換テーブルが拡納
されており、遅延回路4を介されたオーデイオデ
ータがアドレスとして供給されると共に、データ
変換テーブルを選択するためのアドレスが論理回
路13から供給される。
ROM12を用いた他の構成を示す。このROM
12には、16ビツトのオーデイオデータを減衰さ
せるための複数種類のデータ変換テーブルが拡納
されており、遅延回路4を介されたオーデイオデ
ータがアドレスとして供給されると共に、データ
変換テーブルを選択するためのアドレスが論理回
路13から供給される。
この論理回路13に対しては、ピーク検出回路
6からの検出信号と共に、端子14及び15から
パワーアンプの最大出力数を示す検出信号とその
ボリユーム位置を示す検出信号とがパワーアンプ
から供給される。つまり、再生信号の波形クリツ
プは、使用するパワーアンプの最大出力数とその
ボリユーム位置とによつて変化するので、これに
応じて利得の減衰量を変化させるようにしてい
る。最大出力数を示す検出信号は、パワーアンプ
に付属している最大出力数と対応するレベルの信
号を発生する回路から供給され、ボリユーム位置
を示す検出信号は、ボリユームと連動するポテン
シヨメータから供給される。論理回路13では、
パワーアンプの最大出力数とそのボリユーム位置
とによつて使用するデータ変換テーブルを決定
し、ピーク検出回路6によつてオーデイオデータ
が所定レベルを越えたときに、このデータ変換テ
ーブルによつて所定の割合でレベルが減衰された
出力データが現れるようにされる。
6からの検出信号と共に、端子14及び15から
パワーアンプの最大出力数を示す検出信号とその
ボリユーム位置を示す検出信号とがパワーアンプ
から供給される。つまり、再生信号の波形クリツ
プは、使用するパワーアンプの最大出力数とその
ボリユーム位置とによつて変化するので、これに
応じて利得の減衰量を変化させるようにしてい
る。最大出力数を示す検出信号は、パワーアンプ
に付属している最大出力数と対応するレベルの信
号を発生する回路から供給され、ボリユーム位置
を示す検出信号は、ボリユームと連動するポテン
シヨメータから供給される。論理回路13では、
パワーアンプの最大出力数とそのボリユーム位置
とによつて使用するデータ変換テーブルを決定
し、ピーク検出回路6によつてオーデイオデータ
が所定レベルを越えたときに、このデータ変換テ
ーブルによつて所定の割合でレベルが減衰された
出力データが現れるようにされる。
オーデイオデータが所定レベルを越えない場合
には、オーデイオデータがそのままのレベルで
ROM12から出力される。このように、利得が
1の場合のデータ変換テーブルもROM12に拡
納するのは、無駄なので、実際には、入力オーデ
イオデータとROM12から読出されるオーデイ
オデータとを選択するマルチプレクサ16が設け
られ、このマルチプレクサ16がピーク検出回路
6の出力によつて制御される。
には、オーデイオデータがそのままのレベルで
ROM12から出力される。このように、利得が
1の場合のデータ変換テーブルもROM12に拡
納するのは、無駄なので、実際には、入力オーデ
イオデータとROM12から読出されるオーデイ
オデータとを選択するマルチプレクサ16が設け
られ、このマルチプレクサ16がピーク検出回路
6の出力によつて制御される。
また、デイジタル利得制御回路5を設ける代わ
りに、オーデイオアンプ8を可変利得アンプの構
成とし、この利得をピーク検出回路6の出力によ
つて制御するようにしても良い。可変利得アンプ
は、帰還抵抗の値を電子スイツチによつて切替え
る構成又は機械的に帰還抵抗(ボリユーム)を可
変する構成とされている。
りに、オーデイオアンプ8を可変利得アンプの構
成とし、この利得をピーク検出回路6の出力によ
つて制御するようにしても良い。可変利得アンプ
は、帰還抵抗の値を電子スイツチによつて切替え
る構成又は機械的に帰還抵抗(ボリユーム)を可
変する構成とされている。
上述のこの発明の一実施例の動作について第5
図を参照して説明する。第5図では、理解の容易
のために、デイジタルオーデイオ信号を全てアナ
ログ信号波形として表わしている。
図を参照して説明する。第5図では、理解の容易
のために、デイジタルオーデイオ信号を全てアナ
ログ信号波形として表わしている。
第5図Aは、再生デコーダ3から表れる再生オ
ーデイオデータを示しており、同図においてAで
示すレベルを越える斜線図示の部分がクリツプさ
れる可能性が高い。また、この再生オーデイオデ
ータが遅延回路4により遅延された波形を第5図
Bに示す。
ーデイオデータを示しており、同図においてAで
示すレベルを越える斜線図示の部分がクリツプさ
れる可能性が高い。また、この再生オーデイオデ
ータが遅延回路4により遅延された波形を第5図
Bに示す。
ピーク検出回路6は、再生オーデイオデータ
(第5図A)のピーク値を見ており、これがAの
レベルを越えることを検出してデイジタル利得制
御回路5の利得が小とされるので、この出力に
は、第5図Cに示すように、レベルが小とされた
オーデイオデータが現れる。したがつて、再生オ
ーデイオ信号の波形がクリツプされることを防止
することができる。
(第5図A)のピーク値を見ており、これがAの
レベルを越えることを検出してデイジタル利得制
御回路5の利得が小とされるので、この出力に
は、第5図Cに示すように、レベルが小とされた
オーデイオデータが現れる。したがつて、再生オ
ーデイオ信号の波形がクリツプされることを防止
することができる。
上述の説明から理解されるように、この発明に
依れば、デイジタル信号伝送路を介されたオーデ
イオ信号の波形がクリツプされることを確実に防
止することができ、スピーカ(特にツイータ)が
破壊されることを防止することができる。また、
デイジタル利得制御回路或いはDADのようなデ
イジタル再生信号システムに含まれる可変利得ア
ンプを用いることにより、パワーアンプとして従
来のものをそのまま使用することができる。この
デイジタル利得制御により波形操作を行なう構成
は、アナログの利得制御と比べて正確な波形操作
を行なうことができる。
依れば、デイジタル信号伝送路を介されたオーデ
イオ信号の波形がクリツプされることを確実に防
止することができ、スピーカ(特にツイータ)が
破壊されることを防止することができる。また、
デイジタル利得制御回路或いはDADのようなデ
イジタル再生信号システムに含まれる可変利得ア
ンプを用いることにより、パワーアンプとして従
来のものをそのまま使用することができる。この
デイジタル利得制御により波形操作を行なう構成
は、アナログの利得制御と比べて正確な波形操作
を行なうことができる。
なお、再生デコーダ3に設けられている補間回
路により生じる遅延を利用してピーク検出を先行
して行なうようにしても良い。この場合は、補間
されてないオーデイオデータからピーク検出を行
なうので、各サンプルデータに付随しているエラ
ーの有無と対応するポインタを見て正しいサンプ
ルデータのみをピーク検出の対象とする必要があ
る。また、DADシステムに限らずPCMテープレ
コーダなどのデイジタルオーデイオシステムに対
してこの発明を適用することができるのは勿論で
ある。
路により生じる遅延を利用してピーク検出を先行
して行なうようにしても良い。この場合は、補間
されてないオーデイオデータからピーク検出を行
なうので、各サンプルデータに付随しているエラ
ーの有無と対応するポインタを見て正しいサンプ
ルデータのみをピーク検出の対象とする必要があ
る。また、DADシステムに限らずPCMテープレ
コーダなどのデイジタルオーデイオシステムに対
してこの発明を適用することができるのは勿論で
ある。
第1図はDADの再生信号と従来のアナログデ
イスクの再生信号とのダイナミツクレンジの比較
の説明に用いる略線図、第2図はこの発明の1実
施例の構成を示すブロツク図、第3図及び第4図
は夫々デイジタル利得制御回路の具体的構成の一
例及び他の例の構成を示すブロツク図、第5図は
この発明の一実施例の動作説明に用いる波形図で
ある。 1……再生信号の入力端子、3……再生デコー
ダ、5……デイジタル利得制御回路、6……ピー
ク検出回路、9……出力端子。
イスクの再生信号とのダイナミツクレンジの比較
の説明に用いる略線図、第2図はこの発明の1実
施例の構成を示すブロツク図、第3図及び第4図
は夫々デイジタル利得制御回路の具体的構成の一
例及び他の例の構成を示すブロツク図、第5図は
この発明の一実施例の動作説明に用いる波形図で
ある。 1……再生信号の入力端子、3……再生デコー
ダ、5……デイジタル利得制御回路、6……ピー
ク検出回路、9……出力端子。
Claims (1)
- 【特許請求の範囲】 1 エラー訂正処理された入力デイジタルオーデ
イオ信号のピーク値を検出するピーク検出回路
と、 遅延された上記入力デイジタルオーデイオ信号
又はそのアナログ変換されたオーデイオ信号が供
給される利得制御回路とを備え、 上記ピーク検出回路により検出されたピーク値
が所定値を越えた場合に、上記入力デイジタルオ
ーデイオ信号又はそのアナログ変換されたオーデ
イオ信号レベルを減衰するように上記利得制御回
路の利得を制御することを特徴とするデイジタル
オーデイオ信号処理装置。 2 上記利得制御回路としてデイジタル利得制御
回路を用い、 上記デイジタル利得制御回路の出力をアナログ
変換した後増幅器を介してスピーカに供給すると
共に、 上記ピーク検出回路の出力、上記増幅器の最大
出力数に対応するレベル信号及び上記増幅器のボ
リユーム位置を示す検出信号により上記デイジタ
ル利得制御回路の利得を制御することを特徴とす
る特許請求の範囲第1項記載のデイジタルオーデ
イオ信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10483782A JPS58221510A (ja) | 1982-06-18 | 1982-06-18 | デイジタルオ−デイオ信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10483782A JPS58221510A (ja) | 1982-06-18 | 1982-06-18 | デイジタルオ−デイオ信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58221510A JPS58221510A (ja) | 1983-12-23 |
JPH0542178B2 true JPH0542178B2 (ja) | 1993-06-25 |
Family
ID=14391467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10483782A Granted JPS58221510A (ja) | 1982-06-18 | 1982-06-18 | デイジタルオ−デイオ信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58221510A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4824169B2 (ja) * | 1999-03-30 | 2011-11-30 | クゥアルコム・インコーポレイテッド | 移動電話内のスピーカ利得およびマイクロフォン利得を自動的に調整するための方法および装置 |
DE60035512T2 (de) * | 1999-03-30 | 2008-03-13 | Qualcomm, Inc., San Diego | Verfahren und vorrichtung zum automatischen einstellen der verstärkungen des mikrophon- und sprecherverstärkers in einem tragbaren telefon |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5060165A (ja) * | 1973-09-26 | 1975-05-23 | ||
JPS53140961A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Output method for digital/analog |
JPS5553912A (en) * | 1978-10-16 | 1980-04-19 | Fujitsu Ten Ltd | Automatic gain control circuit |
JPS5665513A (en) * | 1979-10-31 | 1981-06-03 | Fujitsu Ltd | Agc circuit |
JPS56126390A (en) * | 1980-03-10 | 1981-10-03 | Sanyo Electric Co Ltd | A-d converting circuit of video signal |
-
1982
- 1982-06-18 JP JP10483782A patent/JPS58221510A/ja active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5060165A (ja) * | 1973-09-26 | 1975-05-23 | ||
JPS53140961A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Output method for digital/analog |
JPS5553912A (en) * | 1978-10-16 | 1980-04-19 | Fujitsu Ten Ltd | Automatic gain control circuit |
JPS5665513A (en) * | 1979-10-31 | 1981-06-03 | Fujitsu Ltd | Agc circuit |
JPS56126390A (en) * | 1980-03-10 | 1981-10-03 | Sanyo Electric Co Ltd | A-d converting circuit of video signal |
Also Published As
Publication number | Publication date |
---|---|
JPS58221510A (ja) | 1983-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910002980B1 (ko) | 이득 제어 장치 | |
US5319584A (en) | Digital filter | |
KR910006755B1 (ko) | 디지탈 볼륨의 열화방지회로 | |
JPH06216863A (ja) | オーディオ信号の再生方法および再生回路 | |
JPH0542178B2 (ja) | ||
JP4238394B2 (ja) | デジタル信号処理装置及び再生装置 | |
EP0481626A2 (en) | D/A conversion apparatus | |
JPS58139310A (ja) | ミユ−ト回路 | |
JPH0771359B2 (ja) | マルチウエイスピ−カ装置用ネツトワ−ク | |
JPH044675B2 (ja) | ||
JP4411725B2 (ja) | 送受信装置、受信装置及び送信装置 | |
KR830009556A (ko) | 선택적으로 인에이블된 오디오 신호 신장기 회로를 갖는 비데오 디스크 플레이어 | |
JP3204403B2 (ja) | デイジタル信号処理回路 | |
JP3330805B2 (ja) | デジタル低域増強回路 | |
KR910002115Y1 (ko) | 디지탈 오디오 테이프 레코오더의 녹음/재생 공용 오디오 회로 | |
KR940008490B1 (ko) | Cd-i 플레이어의 디지탈 신호 감쇠회로 | |
JPH1051318A (ja) | データ変換装置 | |
JPH05235674A (ja) | ディジタル増幅器 | |
JPS6124059A (ja) | Pcm音声再生装置 | |
JPH0447799Y2 (ja) | ||
KR100302561B1 (ko) | 디지털복합기기의기록장치 | |
JPH08306128A (ja) | 録音再生装置 | |
KR960004326B1 (ko) | 신호처리장치 | |
JPS6013361A (ja) | デジタルオ−デイオ信号記録システム | |
JPH01292669A (ja) | デジタル信号の再生装置 |