JPS58221510A - デイジタルオ−デイオ信号処理装置 - Google Patents
デイジタルオ−デイオ信号処理装置Info
- Publication number
- JPS58221510A JPS58221510A JP10483782A JP10483782A JPS58221510A JP S58221510 A JPS58221510 A JP S58221510A JP 10483782 A JP10483782 A JP 10483782A JP 10483782 A JP10483782 A JP 10483782A JP S58221510 A JPS58221510 A JP S58221510A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- audio signal
- digital audio
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005236 sound signal Effects 0.000 title claims abstract description 22
- 238000001514 detection method Methods 0.000 claims description 23
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は９例えばディジタルオーディオディスク （
Ｄ Ａ ｐ）システムの再生信号の処理に適用されるデ
ィジタルオーディオ信号処理装置に関する。
Ｄ Ａ ｐ）システムの再生信号の処理に適用されるデ
ィジタルオーディオ信号処理装置に関する。
ＤＡＤシステムの揚台には、従来のアナ四グディスクに
比べて再生信号のダイナミックレンジが広い。第１図に
おいて破線で示すように、アナ四グディスクの再生信号
は、最大のダイナミックレンジが７０ｄＢ程度であり、
その周波数帯域がｌｋ・Ｈｚを中心とする中域に限られ
ているのに対し。
比べて再生信号のダイナミックレンジが広い。第１図に
おいて破線で示すように、アナ四グディスクの再生信号
は、最大のダイナミックレンジが７０ｄＢ程度であり、
その周波数帯域がｌｋ・Ｈｚを中心とする中域に限られ
ているのに対し。
ＤＡＤの再生信号は、第１図において７点鎖線°で示す
ように、オーディオ信号の周波数帯域の全域に亘って略
々９０ｄＢ程度のダイナミックレンジを有している。
ように、オーディオ信号の周波数帯域の全域に亘って略
々９０ｄＢ程度のダイナミックレンジを有している。
このように全域に亘って広いダイナミックレンジを有す
る再生信号を従来と同様にパフ−アンプで増幅してスピ
ーカに供給すると、スピーカが破壊されるおそれがあっ
た。パワーアンプでは、従来以上のピークレベルを有す
る信号が入力されるため、従来と同じ感覚でボリューム
位置をセットすると、信号波形のクリップが連続的に生
じ、このために高域成分のエネルギーが一層大きくなり
。
る再生信号を従来と同様にパフ−アンプで増幅してスピ
ーカに供給すると、スピーカが破壊されるおそれがあっ
た。パワーアンプでは、従来以上のピークレベルを有す
る信号が入力されるため、従来と同じ感覚でボリューム
位置をセットすると、信号波形のクリップが連続的に生
じ、このために高域成分のエネルギーが一層大きくなり
。
スピーカ特にツイータが破損するおそれがあった〇この
発明は、上述の問題点を解決し、再生信号の波形ひずみ
と、それに伴うスピーカの破壊を防止するようにしたも
のである。
発明は、上述の問題点を解決し、再生信号の波形ひずみ
と、それに伴うスピーカの破壊を防止するようにしたも
のである。
以下、この発明の一実施例について説明すると。
第２図は、その全体の構成を示す。
第２図において、１はＤＡＤから光学的に再生された再
生信号が供給される入力端子である。
生信号が供給される入力端子である。
ＤＡＤシステムにおいては、ｌｒビットを／ｌＩビット
に変換するＥＦＭ変調方式が採用されており。
に変換するＥＦＭ変調方式が採用されており。
再生信号から抽出されたり田ツタと分離された同期信号
とを用いて復調回路２によりＥＦＭ復調がなされる。復
調回路２からの再生信号は、再生デコーダ３に供給され
る。
とを用いて復調回路２によりＥＦＭ復調がなされる。復
調回路２からの再生信号は、再生デコーダ３に供給され
る。
再生デコーダ３は、エラー訂正、補間などを行なうため
のものであり、その出力には、ｌサンプルが７６ビツト
でエラーが訂正されたディジタルオーディオ信号が現れ
る。エラー訂正符号としては、２重のインターリーブ（
タースインターリーブと称される）とリードソシモン符
号とを併用したものが用いられる。エラー訂正できない
データ置き代えられるなどの補間がなされる。
のものであり、その出力には、ｌサンプルが７６ビツト
でエラーが訂正されたディジタルオーディオ信号が現れ
る。エラー訂正符号としては、２重のインターリーブ（
タースインターリーブと称される）とリードソシモン符
号とを併用したものが用いられる。エラー訂正できない
データ置き代えられるなどの補間がなされる。
この再生デコーダ３から現れるディジタルオーディオ信
号が遅延回路４及びピーク検出回路６に供給される。こ
のピーク検出回路６は、ディジタルオーディオ信号のピ
ーク値が所定レベルを越え。
号が遅延回路４及びピーク検出回路６に供給される。こ
のピーク検出回路６は、ディジタルオーディオ信号のピ
ーク値が所定レベルを越え。
波形がクリップするおそれを検出するものである０亥た
。遅延回路４の出力は、ディジタル利得制御回路５に供
給される。このディジタル利得制御回路５は、ピーク検
出回路６によって利得が制御されるもので、ディジタル
オーディオ信号のピーク値が所定値を越える場合に、利
得が小となされる。
。遅延回路４の出力は、ディジタル利得制御回路５に供
給される。このディジタル利得制御回路５は、ピーク検
出回路６によって利得が制御されるもので、ディジタル
オーディオ信号のピーク値が所定値を越える場合に、利
得が小となされる。
遅延回路４は、ピーク検出を先行して行なうために設け
られている。
られている。
このディジタル利得制御回路５の出力がＤ／Ａフンバー
タフに供給されることでアナジグ化され。
タフに供給されることでアナジグ化され。
オーディオアンプ８を介して出力端子９に取り出される
。この出力端子９には、ユーザーのプリアンプ及びパワ
ーアンプを介してスピーカが接続さ □れている
。
。この出力端子９には、ユーザーのプリアンプ及びパワ
ーアンプを介してスピーカが接続さ □れている
。
第３図は、遅延回路４及びディジタル利得制御回路５の
具体的構成の一例を示している。遅延回路４は、ｎ段に
シフトレジスタＲｔＮＲｎが接続された構成とされ、シ
フトレジスタＲ１〜Ｒｎの夫々にデータのサンプリング
周波数例えば１Ｉ１１． ／ｋＨｚのシフトクリックを
供給することで、７６ビツトのオーディオデータが並列
に入力され、並列に出力される。このシフトレジスタの
段数ｎによって遅延量が定まり１例えば（ｎ＝１００）
とされている。この遅延回路４の出力に論理回路１０が
接続される。
具体的構成の一例を示している。遅延回路４は、ｎ段に
シフトレジスタＲｔＮＲｎが接続された構成とされ、シ
フトレジスタＲ１〜Ｒｎの夫々にデータのサンプリング
周波数例えば１Ｉ１１． ／ｋＨｚのシフトクリックを
供給することで、７６ビツトのオーディオデータが並列
に入力され、並列に出力される。このシフトレジスタの
段数ｎによって遅延量が定まり１例えば（ｎ＝１００）
とされている。この遅延回路４の出力に論理回路１０が
接続される。
この論理回路１０は、遅延回路４の出力をそのまま出力
する状態とこれをｌビット下位側にシフトさせて最上位
ビットをＯとして出力する状態とが切り替えられる構成
のものである。そして端子１１から論理回路１０に対し
てピーク検出回路６の検出出力が供給され、ディジタル
オーディオ信号のピーク値が所定値を越えた場合に、遅
延回路４の出力をｌビット下位側にシフトさせて最上位
ビットをＯとして出力する。この場合には、ディジタル
オーディオ信号のレベルが百とされる０一般的にｍビッ
トシフトさせることによってレベルがフとされる。
する状態とこれをｌビット下位側にシフトさせて最上位
ビットをＯとして出力する状態とが切り替えられる構成
のものである。そして端子１１から論理回路１０に対し
てピーク検出回路６の検出出力が供給され、ディジタル
オーディオ信号のピーク値が所定値を越えた場合に、遅
延回路４の出力をｌビット下位側にシフトさせて最上位
ビットをＯとして出力する。この場合には、ディジタル
オーディオ信号のレベルが百とされる０一般的にｍビッ
トシフトさせることによってレベルがフとされる。
また、論理回路１θを設けずに、遅延回路４のｊｆ［ｆ
ｆのシフトレジスタＲｎを制御し、このシフトレジスタ
Ｒｎをｍビット下位側にシフトさせることでレベルを■
としても良い。
ｆのシフトレジスタＲｎを制御し、このシフトレジスタ
Ｒｎをｍビット下位側にシフトさせることでレベルを■
としても良い。
第グ図は、ディジタル利得制御回路５としてＲＯＭ１２
を用いた他の構成を示す。このＲＯＭ１２には、ｌ乙ビ
ットのオーディオデータを減衰させるための複数種類の
データ変換テーブルが拡納されており、遅延回路４を介
されたオーディオアンプがアドレスとして供給されると
共に、データ変換テーブルを選択するためのアドレスが
論理回路１３から供給される。
を用いた他の構成を示す。このＲＯＭ１２には、ｌ乙ビ
ットのオーディオデータを減衰させるための複数種類の
データ変換テーブルが拡納されており、遅延回路４を介
されたオーディオアンプがアドレスとして供給されると
共に、データ変換テーブルを選択するためのアドレスが
論理回路１３から供給される。
この論理回路１３に対しては、ピーク検出回路６からの
検出信号と共に、端子１４及び１５からパワーアンプの
最大出力数を示す検出信号とそのボリューム位置を示す
検出信号とがパラ−アンプから供給される。つまり、再
生信号の波形クリツブは、使用するパワーアンプの最大
出力数とそのボリューム位置とによって変化するので、
これに応じて利得の減衰量を変化させるようにしている
。
検出信号と共に、端子１４及び１５からパワーアンプの
最大出力数を示す検出信号とそのボリューム位置を示す
検出信号とがパラ−アンプから供給される。つまり、再
生信号の波形クリツブは、使用するパワーアンプの最大
出力数とそのボリューム位置とによって変化するので、
これに応じて利得の減衰量を変化させるようにしている
。
最大出力数を示す検出信号は、パワーアンプに付属して
いる最大出力数と対応するレベルの信号を発生する回路
から供給され、ボリューム位置を示す検出信号は、ボリ
ュームと連動するポテンショメータから供給される。論
理回路１３では、パワーアンプの最大出力数とそのボリ
ューム位置とによって使用するデータ変換テーブルを決
定し、ピーク検出回路６によってオーディオデータが所
定レベルを越えたときに、このデータ変換テーブルによ
って所定の割合でレベルが減衰された出力データが現れ
るようにされる。
いる最大出力数と対応するレベルの信号を発生する回路
から供給され、ボリューム位置を示す検出信号は、ボリ
ュームと連動するポテンショメータから供給される。論
理回路１３では、パワーアンプの最大出力数とそのボリ
ューム位置とによって使用するデータ変換テーブルを決
定し、ピーク検出回路６によってオーディオデータが所
定レベルを越えたときに、このデータ変換テーブルによ
って所定の割合でレベルが減衰された出力データが現れ
るようにされる。
オーディオデータが所定レベルを越えない場合には、オ
ーディオデータがそのままのレベルでＲＯＭ１２から出
力される。このように、利得が／の場合のデータ変換テ
ーブルもＲＯＭ１２に拡納するのは、無駄なので、実際
には、入力オーディオデータとＲＯＭＩ ２から読出さ
れるオーディオデータとを選択するマルチプレクサが設
けられ。
ーディオデータがそのままのレベルでＲＯＭ１２から出
力される。このように、利得が／の場合のデータ変換テ
ーブルもＲＯＭ１２に拡納するのは、無駄なので、実際
には、入力オーディオデータとＲＯＭＩ ２から読出さ
れるオーディオデータとを選択するマルチプレクサが設
けられ。
このマルチプレクサがピーク検出回路６の出カニよって
制御される。
制御される。
また、ディジタル利得制御回路５を設ける代わりに、オ
ーディオアンプ８を可変利得アンプの構成とし、この利
得をピーク検出回路６の出力によって制御するようにし
ても良い。可変利得アンプは、帰還抵抗の値を電子スイ
ッチによって切替える構成又は機械的に帰還抵抗（ボリ
ューム）を可変する構成とされている。
ーディオアンプ８を可変利得アンプの構成とし、この利
得をピーク検出回路６の出力によって制御するようにし
ても良い。可変利得アンプは、帰還抵抗の値を電子スイ
ッチによって切替える構成又は機械的に帰還抵抗（ボリ
ューム）を可変する構成とされている。
上述のこの発明の一実施例の動作について第５図を参照
して説明する。第３図では、理解の容易のために、ディ
ジタルオーディオ信号を全てアナレグ信号波形として表
わしている。
して説明する。第３図では、理解の容易のために、ディ
ジタルオーディオ信号を全てアナレグ信号波形として表
わしている。
第ｊ図Ａは、再生デコーダ３から表れる再生オーディオ
データを示しており、同図においてＡで示すレベルを越
える斜線図示の部分がクリップされる可能性が高い。ま
た、この再生オーディオデータが遅延回路４により遅延
された波形を第ｊ図Ｂに示す。
データを示しており、同図においてＡで示すレベルを越
える斜線図示の部分がクリップされる可能性が高い。ま
た、この再生オーディオデータが遅延回路４により遅延
された波形を第ｊ図Ｂに示す。
ピーク検出回路６は、再生オーディオデータ（第ｊ図Ａ
）のピーク値を見ており、これが人のレベルを越えるこ
とを検出してディジタル利得制御回路５の利得が小とさ
れるので、この出力には。
）のピーク値を見ており、これが人のレベルを越えるこ
とを検出してディジタル利得制御回路５の利得が小とさ
れるので、この出力には。
第５図Ｃに示すように、レベルが小とされたオーディオ
データが現れるｏしたがって、再生オーディオ信号の波
形がクリップされることを防止することができる０ 上述の説明から理解されるように、この発明に依れば、
ディジタル信号伝送路を介されたオーディオ信号の波形
がクリップされることを確実に防止することができ、ス
ピーカ（特にツイータ）が破壊されることを防止するこ
とができる。また。
データが現れるｏしたがって、再生オーディオ信号の波
形がクリップされることを防止することができる０ 上述の説明から理解されるように、この発明に依れば、
ディジタル信号伝送路を介されたオーディオ信号の波形
がクリップされることを確実に防止することができ、ス
ピーカ（特にツイータ）が破壊されることを防止するこ
とができる。また。
ディジタル利得制御回路或いはＤＡＤのようなディジタ
ル再生信号システムに含まれる可変利得アンプを用いる
ことにより、パワーアンプとして従来のものをそのまま
使用することができるＯこのディジタル利得制御により
波形操作を行なう構成は、アナジグの利得制御と比べて
正確な波形操作を行なうことができる０ なお、再生デコーダ３に設けられている補間回路により
生じる遅延を利用してピーク検出を先行して行なうよう
にしても良い０この場合は、補間されてないオーディオ
データからピーク検出を行なうので、各サンプルデータ
に付随しているエラーの有無と対応するポインタを見て
正しいサンプルデータのみをピーク検出の対象とする必
要がある。また、ＤＡＤシステムに限らずＰＣＭテープ
レコーダなどのディジタルオーディオシステムに対して
この発明を適用することができるのは勿論である。
ル再生信号システムに含まれる可変利得アンプを用いる
ことにより、パワーアンプとして従来のものをそのまま
使用することができるＯこのディジタル利得制御により
波形操作を行なう構成は、アナジグの利得制御と比べて
正確な波形操作を行なうことができる０ なお、再生デコーダ３に設けられている補間回路により
生じる遅延を利用してピーク検出を先行して行なうよう
にしても良い０この場合は、補間されてないオーディオ
データからピーク検出を行なうので、各サンプルデータ
に付随しているエラーの有無と対応するポインタを見て
正しいサンプルデータのみをピーク検出の対象とする必
要がある。また、ＤＡＤシステムに限らずＰＣＭテープ
レコーダなどのディジタルオーディオシステムに対して
この発明を適用することができるのは勿論である。
第７図はＤＡＤの再生信号と従来のアナジグディスクの
再生信号とのダイナミックレンジのＪｔ較の説明に用い
る路線図、第２図はこの発明の一実施例の構成を示すブ
四ツク図、第３図及び第４図は夫々ディジタル利得制御
回路の具体的構成の一例及び他の例の構成を示すブ四ツ
タ図、第！図はこの発明の一実施例の動作説明に用いる
波形図である。 １・・・・・・再生信号の入力端子、３・パ°°再生デ
コーダ、５・・・・・・ディジタル利得制御回路、６・
・・・・・ピーク検出回路、９・・・・・・出力端子。 代理人 杉浦正知 第１図 第２図 第４図 第５図
再生信号とのダイナミックレンジのＪｔ較の説明に用い
る路線図、第２図はこの発明の一実施例の構成を示すブ
四ツク図、第３図及び第４図は夫々ディジタル利得制御
回路の具体的構成の一例及び他の例の構成を示すブ四ツ
タ図、第！図はこの発明の一実施例の動作説明に用いる
波形図である。 １・・・・・・再生信号の入力端子、３・パ°°再生デ
コーダ、５・・・・・・ディジタル利得制御回路、６・
・・・・・ピーク検出回路、９・・・・・・出力端子。 代理人 杉浦正知 第１図 第２図 第４図 第５図
Claims (2)
- （１）入力ディジタルオーディオ信号のピーク値を検出
するピーク検出回路と、遅延された上記入力ディジタル
オーディオ信号又はそのアナ四グ変換されたオーディオ
信号が供給される利得制御回路とを備え、上記ピーク検
出回路の出力により上記利得制御回路の利得を制御する
ようにしたディジタルオーディオ信号処理装置。 - （２）利得制御回路としてディジタル利得制御回路を用
いｌ ビー１検ｆｆｉ回路の出力及びパワーアップのボ
リューム位置を示す検出信号により上記ディジタル利得
制御回路の利得を制御することを特徴とする特許請求の
範囲第１項記載のディジタルオーディオ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10483782A JPS58221510A (ja) | 1982-06-18 | 1982-06-18 | デイジタルオ−デイオ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10483782A JPS58221510A (ja) | 1982-06-18 | 1982-06-18 | デイジタルオ−デイオ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58221510A true JPS58221510A (ja) | 1983-12-23 |
| JPH0542178B2 JPH0542178B2 (ja) | 1993-06-25 |
Family
ID=14391467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10483782A Granted JPS58221510A (ja) | 1982-06-18 | 1982-06-18 | デイジタルオ−デイオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58221510A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059110A3 (en) * | 1999-03-30 | 2002-04-04 | Qualcomm Inc | Method and apparatus for automatically adjusting speaker and microphone gains within a mobile telephone |
| EP1811660A1 (en) * | 1999-03-30 | 2007-07-25 | QUALCOMM Incorporated | Method and apparatus for automatically adjusting speaker gain within a mobile telephone |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5060165A (ja) * | 1973-09-26 | 1975-05-23 | ||
| JPS53140961A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Output method for digital/analog |
| JPS5553912A (en) * | 1978-10-16 | 1980-04-19 | Fujitsu Ten Ltd | Automatic gain control circuit |
| JPS5665513A (en) * | 1979-10-31 | 1981-06-03 | Fujitsu Ltd | Agc circuit |
| JPS56126390A (en) * | 1980-03-10 | 1981-10-03 | Sanyo Electric Co Ltd | A-d converting circuit of video signal |
-
1982
- 1982-06-18 JP JP10483782A patent/JPS58221510A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5060165A (ja) * | 1973-09-26 | 1975-05-23 | ||
| JPS53140961A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Output method for digital/analog |
| JPS5553912A (en) * | 1978-10-16 | 1980-04-19 | Fujitsu Ten Ltd | Automatic gain control circuit |
| JPS5665513A (en) * | 1979-10-31 | 1981-06-03 | Fujitsu Ltd | Agc circuit |
| JPS56126390A (en) * | 1980-03-10 | 1981-10-03 | Sanyo Electric Co Ltd | A-d converting circuit of video signal |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059110A3 (en) * | 1999-03-30 | 2002-04-04 | Qualcomm Inc | Method and apparatus for automatically adjusting speaker and microphone gains within a mobile telephone |
| EP1811660A1 (en) * | 1999-03-30 | 2007-07-25 | QUALCOMM Incorporated | Method and apparatus for automatically adjusting speaker gain within a mobile telephone |
| JP4824169B2 (ja) * | 1999-03-30 | 2011-11-30 | クゥアルコム・インコーポレイテッド | 移動電話内のスピーカ利得およびマイクロフォン利得を自動的に調整するための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0542178B2 (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214998A (en) | Digitally processed gain control device | |
| KR910006755B1 (ko) | 디지탈 볼륨의 열화방지회로 | |
| JPH06216863A (ja) | オーディオ信号の再生方法および再生回路 | |
| JPS58221510A (ja) | デイジタルオ−デイオ信号処理装置 | |
| US6628720B1 (en) | Transmitting apparatus and reproducing apparatus | |
| US5157396A (en) | D/a conversion apparatus | |
| JPS58139310A (ja) | ミユ−ト回路 | |
| JPH01225224A (ja) | ディジタル・アナログ変換回路 | |
| JPS5799881A (en) | Pcm signal transmitter | |
| JPS57172511A (en) | Time-axis compressing and expanding circuit | |
| KR100302561B1 (ko) | 디지털복합기기의기록장치 | |
| KR940008490B1 (ko) | Cd-i 플레이어의 디지탈 신호 감쇠회로 | |
| JPS6124059A (ja) | Ｐｃｍ音声再生装置 | |
| JP2865769B2 (ja) | Ｐｃｍ信号再生装置および記録再生装置 | |
| KR910002115Y1 (ko) | 디지탈 오디오 테이프 레코오더의 녹음/재생 공용 오디오 회로 | |
| JPH0447799Y2 (ja) | ||
| JPH08306128A (ja) | 録音再生装置 | |
| JPS58215711A (ja) | デイジタル信号の再生処理装置 | |
| JPS6022774A (ja) | デジタルオ−デイオ信号再生装置 | |
| JPH04301929A (ja) | デイジタル信号処理回路 | |
| JPS6029979A (ja) | ディジタル音響信号の再生装置 | |
| JPH08251029A (ja) | データ変換装置 | |
| JPH01292669A (ja) | デジタル信号の再生装置 | |
| JPS623464A (ja) | Ｐｃｍプロセツサ | |
| JPH02119431A (ja) | デジタル信号処理装置 |