JPH02119431A - デジタル信号処理装置 - Google Patents
デジタル信号処理装置Info
- Publication number
- JPH02119431A JPH02119431A JP27348888A JP27348888A JPH02119431A JP H02119431 A JPH02119431 A JP H02119431A JP 27348888 A JP27348888 A JP 27348888A JP 27348888 A JP27348888 A JP 27348888A JP H02119431 A JPH02119431 A JP H02119431A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- level
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 11
- 230000002238 attenuated effect Effects 0.000 abstract description 5
- 230000015654 memory Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000013139 quantization Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタルオーディオチーブレコーダなどに適用
されるデジタル信号処理装置に関するものである。
されるデジタル信号処理装置に関するものである。
従来の技術
近年、デジタルオーディオテープレコーダ等に代表され
るデジタルオーディオ機器の進歩はめざましいものがあ
る。以下に従来の民生用デジタルオーディオテープレコ
ーダのアナログ入力記録部の一例について説明する。
るデジタルオーディオ機器の進歩はめざましいものがあ
る。以下に従来の民生用デジタルオーディオテープレコ
ーダのアナログ入力記録部の一例について説明する。
第4図は従来の民生用デジタルオーディオチーブレコー
ダのアナログ入力記録部の一例を示すブロック図である
。21はアナログアンプ、22は入力ボリウム、23は
A/D変換器、24はモジュレータである。
ダのアナログ入力記録部の一例を示すブロック図である
。21はアナログアンプ、22は入力ボリウム、23は
A/D変換器、24はモジュレータである。
以上のように構成された従来の民生用デジタルオーディ
オテープレコーダのアナログ入力記録部について以下そ
の動作を説明する。
オテープレコーダのアナログ入力記録部について以下そ
の動作を説明する。
マイクアンプ等のアナログ信号出力は、まず、アナログ
アンプ21に入力され、所定の増幅率で増幅される。次
に入力ボリウム22で記録レベルを調整されたのち、A
/D変換器23に入力される。上記A/D変換器23で
は入力信号の標本化及び量子化を行い18bit・48
kHzのデジタルオーディオ信号に変換される。次に上
記デジタルオーディオ信号はモジュレータ24に入力さ
れ、記録媒体に記録されるためのインターリーブ、誤り
訂正符号の付加などの処理が加えられる。
アンプ21に入力され、所定の増幅率で増幅される。次
に入力ボリウム22で記録レベルを調整されたのち、A
/D変換器23に入力される。上記A/D変換器23で
は入力信号の標本化及び量子化を行い18bit・48
kHzのデジタルオーディオ信号に変換される。次に上
記デジタルオーディオ信号はモジュレータ24に入力さ
れ、記録媒体に記録されるためのインターリーブ、誤り
訂正符号の付加などの処理が加えられる。
発明が解決しようとする課題
しかしながら、上記従来の構成ではA/D変換器23の
入力信号レベルがA/D変換器23の最小判別レベル(
A/D変換器23の最小ビット出力に相当するレベル)
に近づくと、A/D変換器23の量子化雑音と、上記入
力信号レベルとのS/N比が低下し、記録時の分解能力
が低下する。
入力信号レベルがA/D変換器23の最小判別レベル(
A/D変換器23の最小ビット出力に相当するレベル)
に近づくと、A/D変換器23の量子化雑音と、上記入
力信号レベルとのS/N比が低下し、記録時の分解能力
が低下する。
しかも上記量子化雑音は上記入力信号と相関のある雑音
であるため、聴感上不快な雑音として記録、再生される
。
であるため、聴感上不快な雑音として記録、再生される
。
上記量子化雑音の聴感的な改善法として、従来よりデイ
ザによる方法などが実施されているが、S/N比の基本
的な改善は出来ないという問題点を有していた。
ザによる方法などが実施されているが、S/N比の基本
的な改善は出来ないという問題点を有していた。
本発明は上記従来の問題点を解決するもので、デジタル
オーディオテープレコーダ等の機器に適応し、入力信号
レベルがA/D変換器の最小判別レベル付近における記
録、再生時のS/N比を著しく改善することのできるデ
ジタル信号処理装置を提供することを目的とする。
オーディオテープレコーダ等の機器に適応し、入力信号
レベルがA/D変換器の最小判別レベル付近における記
録、再生時のS/N比を著しく改善することのできるデ
ジタル信号処理装置を提供することを目的とする。
課題を解決するための手段
本発明は入力信号をデジタル信号に変換するデジタル信
号処理装置であって、入力アナログ信号を減衰させた信
号をデジタル信号に変換する第1のA/D変換器と、前
記第1のA/D変換器と同一の特性を有し入力信号をデ
ジタル信号に変換する第2のA/D変換器と、前記第1
のA/D変換器に取り付けられそのデジタル変換出力の
上位所定ビットを検出することにより入力アナログ信号
が所定レベルを越えていることを検出する検咄レベル検
出器と、前記第1.第2のA/D変換器の出力を所定時
間遅延させる第1.第2の遅延回路と、前記レベル検出
の出力に基づいて前記第1゜第2の遅延回路の出力を選
択するデジタル変換出力切換回路とを有することを特徴
とするものである。
号処理装置であって、入力アナログ信号を減衰させた信
号をデジタル信号に変換する第1のA/D変換器と、前
記第1のA/D変換器と同一の特性を有し入力信号をデ
ジタル信号に変換する第2のA/D変換器と、前記第1
のA/D変換器に取り付けられそのデジタル変換出力の
上位所定ビットを検出することにより入力アナログ信号
が所定レベルを越えていることを検出する検咄レベル検
出器と、前記第1.第2のA/D変換器の出力を所定時
間遅延させる第1.第2の遅延回路と、前記レベル検出
の出力に基づいて前記第1゜第2の遅延回路の出力を選
択するデジタル変換出力切換回路とを有することを特徴
とするものである。
作用
このような特徴を有する本発明によれば、入力アナログ
信号は減衰させてまたはそのまま各々第1、第2のA/
D変換器によってデジタル値に変換され、第1のA/D
変換器のデジタル変換出力に基づいて入力アナログ信号
が所定レベルを越えているかどうかを検出するようにし
ている。そしてこれらのA/D変換出力を各々第1.第
2の遅延回路によって遅延させ、レベル変換器より入力
アナログ信号が所定レベルを越えていることが検出され
れば第1の遅延回路からの出力を選択し、このレベルを
越えていなければ第2の遅延回路の出力を選択してデジ
タル変換出力切換回路より出力するようにしている。
信号は減衰させてまたはそのまま各々第1、第2のA/
D変換器によってデジタル値に変換され、第1のA/D
変換器のデジタル変換出力に基づいて入力アナログ信号
が所定レベルを越えているかどうかを検出するようにし
ている。そしてこれらのA/D変換出力を各々第1.第
2の遅延回路によって遅延させ、レベル変換器より入力
アナログ信号が所定レベルを越えていることが検出され
れば第1の遅延回路からの出力を選択し、このレベルを
越えていなければ第2の遅延回路の出力を選択してデジ
タル変換出力切換回路より出力するようにしている。
実施例
以下本発明のデジタル信号処理装置の、デジタルオーデ
ィオテープレコーダにおける一実施例について図面を参
照しながら説明する。
ィオテープレコーダにおける一実施例について図面を参
照しながら説明する。
第1図は本発明の一実施例におけるデジタル信号処理装
置のブロック図を示すものである。第1図においてはア
ナログアンプ、2は入力ボリウムである。入力信号は入
力ボリウム2を介して同一特性を持つ第1及び第2のA
/D変換器に与えられる。A/D変換器3の入力は抵抗
21と抵抗22により、A/D変換器4に対して所定レ
ベル、例えば18dB小さい入力となるように設定され
ている。5は上記第1のA/D変換器3に内蔵されたレ
ベル検出器である。
置のブロック図を示すものである。第1図においてはア
ナログアンプ、2は入力ボリウムである。入力信号は入
力ボリウム2を介して同一特性を持つ第1及び第2のA
/D変換器に与えられる。A/D変換器3の入力は抵抗
21と抵抗22により、A/D変換器4に対して所定レ
ベル、例えば18dB小さい入力となるように設定され
ている。5は上記第1のA/D変換器3に内蔵されたレ
ベル検出器である。
6と7はそれぞれ上記第1及び第2のA/D変換器3及
び4に従続に接続された遅延メモリである。
び4に従続に接続された遅延メモリである。
10は上記遅延メモリ6および7からの出力信号を選択
して出力するA/D変換器切換回路であり、制御信号発
生器11およびスイッチ16が内蔵されている。制御信
号発生器11はラッチ部11aおよびその出力を1フレ
一ム期間保持する出力部11bを存しており、ラッチ部
11aにはフレーム信号がリセット信号として与えられ
トリガ入力端にはレベル検出器5の出力が与えられる。
して出力するA/D変換器切換回路であり、制御信号発
生器11およびスイッチ16が内蔵されている。制御信
号発生器11はラッチ部11aおよびその出力を1フレ
一ム期間保持する出力部11bを存しており、ラッチ部
11aにはフレーム信号がリセット信号として与えられ
トリガ入力端にはレベル検出器5の出力が与えられる。
そして14は上記A/D変換器出力選択回路10からの
A/D変換出力を入力するモジュレータ、13は上記制
御信号発生器11からの切換識別信号を入力するサブコ
ード発生器である。
A/D変換出力を入力するモジュレータ、13は上記制
御信号発生器11からの切換識別信号を入力するサブコ
ード発生器である。
以上のように構成された本実施例のデジタル信号処理装
置について以下その動作を説明する。
置について以下その動作を説明する。
マイクアンプ等のアナログ信号出力は、まずアナログア
ンプ1に入力され、所定の増幅率で増幅される。次に入
力ボリウム2で記録レベルを調整されたのち、第1のA
/D変換器3、および第2のA/D変換器4に並列に入
力される。上述のように第1.第2のA/D変換器3,
4の入出力特性は全く同じものである。従って、第2の
A/D変換器4が飽和しない入力範囲では、上述のよう
に入力レベルの差により、第2のA/D変換器4の出力
は第1のA/D変換器3の出力より常に3ビツト左にシ
フトされている。
ンプ1に入力され、所定の増幅率で増幅される。次に入
力ボリウム2で記録レベルを調整されたのち、第1のA
/D変換器3、および第2のA/D変換器4に並列に入
力される。上述のように第1.第2のA/D変換器3,
4の入出力特性は全く同じものである。従って、第2の
A/D変換器4が飽和しない入力範囲では、上述のよう
に入力レベルの差により、第2のA/D変換器4の出力
は第1のA/D変換器3の出力より常に3ビツト左にシ
フトされている。
上記レベル検出器5は、第1のA/D変換器3のデジタ
ル出力データのうち上位の所定ビット、例えば上位3ビ
ツトの1つ以上が1のとき、レベル検出出力8をrHJ
状態にする。また、A/D変換器3のデジタル出力デー
タの上位3ビツトのすべてがOのとき、レベル検出出力
8をrLJとする。すなわち、レベル検出出力8は、上
記第1のA/D変換器3のデジタル出力データが(フル
ビット−18dB)以上のときrHJ状態となり、(フ
ルビット−18dB)以下のとき、 rLJ状態となる
。
ル出力データのうち上位の所定ビット、例えば上位3ビ
ツトの1つ以上が1のとき、レベル検出出力8をrHJ
状態にする。また、A/D変換器3のデジタル出力デー
タの上位3ビツトのすべてがOのとき、レベル検出出力
8をrLJとする。すなわち、レベル検出出力8は、上
記第1のA/D変換器3のデジタル出力データが(フル
ビット−18dB)以上のときrHJ状態となり、(フ
ルビット−18dB)以下のとき、 rLJ状態となる
。
遅延メモリ6および7は、デジタルオーディオテープレ
コーダ(以下DATと称する)の1記録フレ一ム分のデ
ジタルデータを遅延させている。
コーダ(以下DATと称する)の1記録フレ一ム分のデ
ジタルデータを遅延させている。
従ってA/D変換器切換回路1oには、上記第1及び第
2のA/D変換器からの出力データより、1記録フレ一
ム時間以前のデジタルデータが入力される。
2のA/D変換器からの出力データより、1記録フレ一
ム時間以前のデジタルデータが入力される。
制御信号発生器11は上記レベル検出出力8とDATか
らのフレーム識別信号9により、第3図に示すように現
在モジュレータ14に出力中のデータが記録されるフレ
ームの1つ後ろのフレーム中にレベル検出器5よりHレ
ベルの信号が与えられるときにラッチ部11aがその状
態を保持し、次のフレーム識別信号により出力部11b
よりその信号を出力する。従って制御信号発生器11は
第3図(C)に示すようにスイッチ出力を与える。
らのフレーム識別信号9により、第3図に示すように現
在モジュレータ14に出力中のデータが記録されるフレ
ームの1つ後ろのフレーム中にレベル検出器5よりHレ
ベルの信号が与えられるときにラッチ部11aがその状
態を保持し、次のフレーム識別信号により出力部11b
よりその信号を出力する。従って制御信号発生器11は
第3図(C)に示すようにスイッチ出力を与える。
即ち上記(フルビット−18dB)以上のデータが存在
する場合、制御信号発生器11は上記1つ後ろのフレー
ムの第1番目のデータが切換回路10に入力する時点で
スイッチ16をA側に切換え、遅延メモリ6のデータを
モジュレータ14に出力する。このとき同時にサブコー
ド生成器13に対し切換識別信号15を送出する。従っ
てDATのテープ上の対応する1記録フレームに、第1
のA/D変換器3によりA/D変換されたデータが記録
され、同時に上記1記録フレームのサブコード部分に、
第1のA/D変換器3によりA/D変換されたことを識
別する識別コードが記録されることとなる。
する場合、制御信号発生器11は上記1つ後ろのフレー
ムの第1番目のデータが切換回路10に入力する時点で
スイッチ16をA側に切換え、遅延メモリ6のデータを
モジュレータ14に出力する。このとき同時にサブコー
ド生成器13に対し切換識別信号15を送出する。従っ
てDATのテープ上の対応する1記録フレームに、第1
のA/D変換器3によりA/D変換されたデータが記録
され、同時に上記1記録フレームのサブコード部分に、
第1のA/D変換器3によりA/D変換されたことを識
別する識別コードが記録されることとなる。
一方、上記(フルビット−18dB)以上のデータが存
在しない場合、制御信号発生器11は、上記1つ後ろの
フレームの第1番目のデータが切換回路10に入力する
時点で、スイッチ16をB側に切換え、遅延メモリ7の
データをモジュレータ14に出力する。同時にサブコー
ド生成器13に対し切換識別信号15を送出する。従っ
てDATのテープ上の対応する1記録フレームに、第2
のA/D変換器4によりA/D変換されたデータが記録
され、同時に上記1記録フレームのサブコード部分に第
2のA/D変換器4によりA/D変換されたことを識別
する識別コードを記録しておく。 このようにして、
記録されたテープを再生する方法について述べる。
在しない場合、制御信号発生器11は、上記1つ後ろの
フレームの第1番目のデータが切換回路10に入力する
時点で、スイッチ16をB側に切換え、遅延メモリ7の
データをモジュレータ14に出力する。同時にサブコー
ド生成器13に対し切換識別信号15を送出する。従っ
てDATのテープ上の対応する1記録フレームに、第2
のA/D変換器4によりA/D変換されたデータが記録
され、同時に上記1記録フレームのサブコード部分に第
2のA/D変換器4によりA/D変換されたことを識別
する識別コードを記録しておく。 このようにして、
記録されたテープを再生する方法について述べる。
再生時はサブコードデータをまず再生し、サブコードデ
ータに上記第1のA/D変換器3によりA/D変換され
たことを識別する識別コードが存在するフレームに対し
ては、デジタル音声データを、上記第1及び第2のA/
D変換器3,4と通入出力特性を持つD/A変換器にて
アナログ音声データに変換して再生出力とする。
ータに上記第1のA/D変換器3によりA/D変換され
たことを識別する識別コードが存在するフレームに対し
ては、デジタル音声データを、上記第1及び第2のA/
D変換器3,4と通入出力特性を持つD/A変換器にて
アナログ音声データに変換して再生出力とする。
またサブコードデータに上記第2のA/D変換器4によ
りA/D変換されたことを識別する識別コードが存在す
るフレームに対しては、デジタル音声データを上記第1
及び第2のA/D変換器3゜4と迎入出力特性を持つD
/A変換器にてアナログ音声データに変換した後、アナ
ログ音声データを減衰器により18dB減衰して再生出
力とする。
りA/D変換されたことを識別する識別コードが存在す
るフレームに対しては、デジタル音声データを上記第1
及び第2のA/D変換器3゜4と迎入出力特性を持つD
/A変換器にてアナログ音声データに変換した後、アナ
ログ音声データを減衰器により18dB減衰して再生出
力とする。
このようにして記録再生したアナログ音声は記録時、上
記第1のA/D変換器3の出力信号レベルが(フルピッ
)−18dB)のものを含むフレームに対しては、上記
第1のA/D変換器3の入力信号レベルを18dB増加
してA/D変換することと等価になり、再生時にD/A
変換出力を18dB減衰して再生し入力信号を復元して
いる。
記第1のA/D変換器3の出力信号レベルが(フルピッ
)−18dB)のものを含むフレームに対しては、上記
第1のA/D変換器3の入力信号レベルを18dB増加
してA/D変換することと等価になり、再生時にD/A
変換出力を18dB減衰して再生し入力信号を復元して
いる。
従ってこの過程で、上記第1のA/D変換器3および再
生時のD/A変換器の量子化精度を3ビット分改善する
ことができ、最小判別レベル付近の記録、再生のS/N
比を約18dB改善できる。
生時のD/A変換器の量子化精度を3ビット分改善する
ことができ、最小判別レベル付近の記録、再生のS/N
比を約18dB改善できる。
以上のように本実施例によれば、入力レベルの異なる2
つのA/D変換器3,4および遅延メモリ6.7を並列
に接続し、A/D変換器3に内蔵されたレベル検出器よ
りのレベル検出出力8と、DATからのフレーム識別信
号9により、モジュレータ14への出力データをA/D
変換切換回路10により切換えるようにしたことにより
第1のA/D変換器3への入力レベルが設定レベル以下
になればDATへの記録信号は入力レベルの大きい第2
のA/D変換器4の出力データに事前に切換えることが
でき、かつDATのサブコードにA/D変換器識別コー
ドを記録しておくことができる。
つのA/D変換器3,4および遅延メモリ6.7を並列
に接続し、A/D変換器3に内蔵されたレベル検出器よ
りのレベル検出出力8と、DATからのフレーム識別信
号9により、モジュレータ14への出力データをA/D
変換切換回路10により切換えるようにしたことにより
第1のA/D変換器3への入力レベルが設定レベル以下
になればDATへの記録信号は入力レベルの大きい第2
のA/D変換器4の出力データに事前に切換えることが
でき、かつDATのサブコードにA/D変換器識別コー
ドを記録しておくことができる。
従って、再生時に上記識別コードに基づき復調すれば、
上記第1のA/D変換器3および再生時のD/A変換器
の量子化精度を3ビット分改善することができ、最小判
別レベル付近の記録、再生のS/N比を約18dB改善
することが実現できる。
上記第1のA/D変換器3および再生時のD/A変換器
の量子化精度を3ビット分改善することができ、最小判
別レベル付近の記録、再生のS/N比を約18dB改善
することが実現できる。
発明の詳細
な説明したように本発明によれば入力信号レベルに応じ
て2つのA/D変換器を切換でいずれかのA/D変換器
からの信号を選択しているため、A/D変換器の最小判
別レベル付近における記録、再生時のS/N比が著しく
改善され、優れたデジタル信号処理装置を実現すること
が出来るという効果が得られる。
て2つのA/D変換器を切換でいずれかのA/D変換器
からの信号を選択しているため、A/D変換器の最小判
別レベル付近における記録、再生時のS/N比が著しく
改善され、優れたデジタル信号処理装置を実現すること
が出来るという効果が得られる。
第1図は本発明の一実施例におけるデジタル信号処理装
置のブロック図、第2図は制御信号発生器11の構成を
示すブロック図、第3図はその動作を示すタイムチャー
ト、第4図は従来の民生用デジタルオーディオテープレ
コーダのアナログ入力記録部の一例のブロック図ある。 3.4・・・A/D変換器、 5・・・レベル検出器
、6.7・・・遅延メモリ、 10・・・A/D変換
器切換回路、 11・・・制御信号発生器、 13
・・・サブコード生成器、 14・・・モジュレータ
、 16・・・スイッチ。 代理人の氏名 弁理士 粟野 重孝 はか1名第1図
置のブロック図、第2図は制御信号発生器11の構成を
示すブロック図、第3図はその動作を示すタイムチャー
ト、第4図は従来の民生用デジタルオーディオテープレ
コーダのアナログ入力記録部の一例のブロック図ある。 3.4・・・A/D変換器、 5・・・レベル検出器
、6.7・・・遅延メモリ、 10・・・A/D変換
器切換回路、 11・・・制御信号発生器、 13
・・・サブコード生成器、 14・・・モジュレータ
、 16・・・スイッチ。 代理人の氏名 弁理士 粟野 重孝 はか1名第1図
Claims (1)
- 入力信号をデジタル信号に変換するデジタル信号処理装
置であって、入力アナログ信号を減衰させた信号をデジ
タル信号に変換する第1のA/D変換器と、前記第1の
A/D変換器と同一の特性を有し入力信号をデジタル信
号に変換する第2のA/D変換器と、前記第1のA/D
変換器に取り付けられそのデジタル変換出力の上位所定
ビットを検出することにより入力アナログ信号が所定レ
ベルを越えていることを検出するレベル検出器と、前記
第1、第2のA/D変換器の出力を所定時間遅延させる
第1、第2の遅延回路と、前記レベル検出器の出力に基
づいて前記第1、第2の遅延回路の出力を選択するデジ
タル変換出力切換え回路とを有することを特徴とするデ
ジタル信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27348888A JPH02119431A (ja) | 1988-10-28 | 1988-10-28 | デジタル信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27348888A JPH02119431A (ja) | 1988-10-28 | 1988-10-28 | デジタル信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02119431A true JPH02119431A (ja) | 1990-05-07 |
Family
ID=17528603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27348888A Pending JPH02119431A (ja) | 1988-10-28 | 1988-10-28 | デジタル信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02119431A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014026708A (ja) * | 2012-07-30 | 2014-02-06 | Hitachi Consumer Electronics Co Ltd | 光情報再生装置 |
-
1988
- 1988-10-28 JP JP27348888A patent/JPH02119431A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014026708A (ja) * | 2012-07-30 | 2014-02-06 | Hitachi Consumer Electronics Co Ltd | 光情報再生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4125865A (en) | Recording system | |
JPH02119431A (ja) | デジタル信号処理装置 | |
JPS58139310A (ja) | ミユ−ト回路 | |
US4321460A (en) | Digital control apparatus | |
JP3047420B2 (ja) | データ圧縮符号化装置 | |
JPS6029800A (ja) | 音声分析方式 | |
US4870512A (en) | Data recording and reproducing device | |
JP2629381B2 (ja) | デジタル記録再生装置 | |
JP2687330B2 (ja) | ミューティング装置 | |
JPS6331120Y2 (ja) | ||
JPS5862804A (ja) | 記録レベル自動調整装置 | |
JP2557458B2 (ja) | 電子機器 | |
JPH01303933A (ja) | デジタル信号処理装置 | |
JPH0363259B2 (ja) | ||
JPH0624045Y2 (ja) | 磁気テープ録音装置 | |
JP3308955B2 (ja) | データ圧縮符号化装置 | |
JP3021520B2 (ja) | データ圧縮符号化装置 | |
JPS6041010Y2 (ja) | Pcm記録・再生装置 | |
JP3184845B2 (ja) | Dat用アダプタ | |
JPS6022774A (ja) | デジタルオ−デイオ信号再生装置 | |
JPH08306128A (ja) | 録音再生装置 | |
JPH01307974A (ja) | デイジタル信号記録装置 | |
JPH0583055A (ja) | 信号再処理装置 | |
JPH0214470A (ja) | 光学式ディスク再生装置 | |
JPH0744999A (ja) | デジタルオーディオ録音再生装置 |