JPH0583055A - 信号再処理装置 - Google Patents

信号再処理装置

Info

Publication number
JPH0583055A
JPH0583055A JP24548691A JP24548691A JPH0583055A JP H0583055 A JPH0583055 A JP H0583055A JP 24548691 A JP24548691 A JP 24548691A JP 24548691 A JP24548691 A JP 24548691A JP H0583055 A JPH0583055 A JP H0583055A
Authority
JP
Japan
Prior art keywords
circuit
input
output
signal processing
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24548691A
Other languages
English (en)
Inventor
Masahiro Ito
雅博 伊藤
Hiroo Okamoto
宏夫 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24548691A priority Critical patent/JPH0583055A/ja
Publication of JPH0583055A publication Critical patent/JPH0583055A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Management Or Editing Of Information On Record Carriers (AREA)

Abstract

(57)【要約】 【目的】ディジタルオーディオインターフェース入出力
信号に対し、フェードイン、フェードアウトおよびディ
ジタルボリューム等のデータ変換機能を容易に実現でき
る装置を提供する。 【構成】主信号処理回路2の第二の入力端子I2 より信
号を入力し、この信号に対応した出力データを副信号処
理回路4に入力する(S1 )。副信号処理回路4はデー
タ変換処理を行って主信号処理回路2の第一の入力端子
1 より再入力する。主信号処理回路2は再入力信号に
対応して出力信号S2 と記録信号を出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は信号処理装置に係り、特
に出力信号を外部処理して再入力再出力するに好適な信
号処理回路および装置に関する。
【0002】
【従来の技術】オーディオアンプやディジタルオーディ
オテープレコーダ(DAT)の装置では、複数の入力端
子および入力回路と、複数の出力回路および出力端子を
備えている。特に、DAT等のデイジタルオーディオ機
器では特開平2−134769号公報に記載の様に、ア
ナログ信号入出力端子とディジタルオーディオインター
フェース規格(日本電子機械工業会規格:CP−34
0)に従ったディジタル信号入出力端子を備えている。
従来アナログ信号入出力に対しては、信号レベルを減衰
させるアナログボリュームによって簡単に出力または記
録信号のフェードイン、フェードアウトを行うことがで
きた。しかしディジタル入出力信号に対してはディジタ
ルオーディオインターフェース信号の復調と、ディジタ
ルオーディオデータに対する分割ステップ数の細かいデ
ィジタルアッテネート処理を行う必要があって回路規模
が大きくなり、装置の主ディジタル信号処理回路(LS
I)で高性能なディジタルフェードイン、フェードアウ
ト記録およびディジタルボリューム機能を実現するのが
困難であった。
【0003】
【発明が解決しようとする課題】本発明の目的は、現行
のDATやオーディオアンプの主ディジタル信号処理回
路(LSI)を用いて簡単な構成で、ディジタルオーデ
ィオインターフェース入出力信号に対しフェードイン、
フェードアウトおよびディジタルボリューム機能を実現
できる装置を提供することにある。
【0004】
【課題を解決するための手段】上記目的は、ディジタル
オーディオインターフェース入出力回路と、A/D,D
/Aコンバータに対応するシリアルインターフェース入
出力回路を備えた主ディジタル信号処理回路と、ディジ
タルフェード処理を行う副信号処理回路を設けること、
シリアルインターフェース出力信号を副信号処理回路で
ディジタルフェード処理し、フェード処理されたシリア
ルインターフェース信号を主信号処理回路へ入力するこ
と、主信号処理回路は、再生またはディジタルオーディ
オインターフェース入力記録時もシリアルインターフェ
ース入力端子より入力される信号を選択し、ディジタル
オーディオインターフェース信号に変換して出力するこ
とによって達成される。
【0005】
【作用】主信号処理回路はシリアルインターフェースの
入力端子I1 、出力端子S1 および第一の入力回路、第
一の出力回路と、ディジタルオーディオインターフェー
スの入力端子I2 、出力端子S2および第二の入力回
路、第二の出力回路から構成され、入力端子I2 から入
力されるディジタルオーディオインターフェース信号が
第二の入力回路で復調され、第一の出力回路でシリアル
インターフェース信号に変換されて出力端子S1 から出
力する。この信号が副信号処理回路でディジタルフェー
ド処理された後、入力端子I1 と第一の入力回路を経て
第二の出力回路でディジタルオーディオインターフェー
ス信号に変換して出力端子S2 よディジタルボリューム
制御された信号が出力される。
【0006】また主ディジタル信号処理回路に記録回路
と再生回路を設け、ディジタルオーディオインターフェ
ース記録時はこの作用と共に、副信号処理回路でフェー
ド処理された信号が第一の入力回路を経て記録回路に入
力され、入力端子I2 より入力されたディジタルオーデ
ィオインターフェース信号に対してディジタルフェード
イン、フェードアウト処理された信号が記録信号として
出力される。再生時は再生回路によって得るディジタル
オーディオデータを第一の出力回路でシリアルインター
フェース信号に変換されて出力端子S1 から出力する。
この信号が副信号処理回路でディジタルフェード処理さ
れた後、入力端子I1 と第一の入力回路を経て第二の出
力回路でディジタルオーディオインターフェース信号に
変換して出力端子S2 よディジタルボリューム制御され
た信号が出力される。
【0007】
【実施例】以下、本発明の一実施例を図1により説明す
る。図1はディジタルオーディオテープレコーダDAT
においてディジタルボリュームおよびディジタルフェー
ドイン、フェードアウト記録を実現する構成を示した回
路図である。図中1はDAT装置、2は主信号処理回路
(ディジタル信号処理LSI)、3は副信号処理回路、
4,6は信号切換回路、5はディジタルフェーダ回路、
7はA/D変換回路、8はD/A変換回路、9はリー
ル、10はキャプスタン、11は記録再生ヘッド、12
は磁気テープ、I1 ,S1 はA/D,D/A変換回路に
対応するシリアルインターフェース信号の入力および出
力端子、I2 ,S2 は主信号処理回路のディジタルオー
ディオインターフェース入力および出力端子、DI,D
OはDAT装置の外部ディジタルオーディオインターフ
ェース入力および出力端子、AI,AOはアナログ信号
の入力および出力端子である。
【0008】ここで端子DIによるディジタル記録時
は、I2 端子からディジタルオーディオインターフェー
ス信号が入力され、主信号処理回路2で復調されたオー
ディオデータはA/D,D/A変換回路に対応するシリ
アルインターフェース信号に変換して端子S1 から出力
する。この信号は副信号処理回路2に入力され、切換回
路4を介してディジタルフェーダ回路5に入力する。デ
ィジタルフェーダ回路5は、外部のマイコン等の制御
(図示せず)によってレベルの分割ステップ数やフェー
ドイン、フェードアウト時間が設定され、データ変換に
よってディジタル音声のレベルを変化させる。レベル制
御をうけたディジタルデータは、シリアルインターフェ
ース信号として端子I1 に入力される。主信号処理回路
2はディジタル記録モードであって、入力は本来アナロ
グ記録時のA/D変換回路に接続される端子I1 の信号
を選択する様に制御され、この信号をディジタルオーデ
ィオインターフェース信号に変換して端子S2 から出力
することによってディジタルボリューム機能を実現する
一方、同信号を記録信号として処理して出力することに
よりフェードイン、フェードアウト記録を行う。またア
ナログ出力信号に対しては切換回路6を設けることによ
り、フェード処理を受けない信号(S1 端子)あるいは
フェード処理を受けた信号(I1 端子)を切り替えるこ
とができる。
【0009】なお、A/D変換回路を介したアナログ記
録時には切換回路4によりA/D変換回路7を選択し、
フェーダ処理を受けた信号を端子I1 を入力して、この
信号に対してディジタルオーディオインターフェース信
号および記録信号を出力する。
【0010】次に、再生時の動作を説明する。再生ヘッ
ド11によって磁気テープから読み出された信号は、主
信号処理回路2で再生処理を受けたディジタル音声デー
タを端子S1 から出力する。この信号を副信号処理回路
3に入力し、処理に従うフェード処理を受けた信号とし
て端子I1 に入力する。主信号処理回路2は再生モード
ではあるが端子I1 の入力信号を選択するように制御さ
れ、この信号に対してディジタルオーディオインターフ
ェース信号に変換し、端子S2 より出力する。以上によ
り再生モードでもディジタルボリューム機能を実現する
ことができる。
【0011】本発明による主信号処理回路の一実施例を
図2および図3により説明する。
【0012】図中、21はシリアルインターフェース信
号の入力回路、23は同出力回路、22はディジタルオ
ーディオインターフェース信号の入力回路、24は同出
力回路、25は再生回路、26は記録回路、27,2
8,29は信号切換回路である。基本的な動作について
は前述した通りであるが、切換回路27は再生時に再生
回路25から生成されるディジタル音声データaと、ア
ナログ記録時に入力回路21から生成されるディジタル
音声データeと,ディジタル記録時に入力回路22から
生成されるディジタル音声データbとを切換える。ま
た、切換回路28はディジタルオーディオインターフェ
ース出力にディジタルボリューム機能を与えない場合に
cを選択し、アナログ記録時と、再生、ディジタル記録
時にディジタルボリューム機能を与える場合にdを選択
する。切換回路29は記録信号にフェードイン、フェー
ドアウトを行うかどうかを選択し、アナログ記録時と、
ディジタル記録のフェード処理を行う場合にdを選択す
る。図3は本実施例を説明するために、各モードにおけ
る信号の流れを示した概念図である。図中実線で示した
矢印は入力と同等レベルの音声データの流れを表し、破
線で示した矢印はフェード処理によるレベル変換を受け
た音声データの流れを表している。図3(a)はディジ
タル記録時に記録信号のフェード処理とディジタルオー
ディオインターフェース出力信号に対するボリューム処
理を独立に操作する場合の各信号の流れを示している。
この場合、図2の切換回路27はb、切換回路28は
c、切換回路29はdを選択する。同一のモードで切換
回路28にdを選択させた場合が(b)図である。ここ
で記録信号のフェード処理とディジタルオーディオイン
ターフェース出力信号に対するボリューム処理を連動し
て動作する機能に限定すれば、図2の切換回路29は不
要となり、切換回路28の出力を記録回路26に入力す
ることで実現できる。(c)図は再生時にディジタルオ
ーディオインターフェース出力信号のボリューム機能を
実現する場合である。これは図2の切換回路27がa、
切換回路28がdを選択するするように制御することで
実現できる。
【0013】なお、本実施例ではDAT等の記録再生を
伴う場合を説明したが、例えば、ディジタルオーディオ
アンプのようなディジタルオーディオインターフェース
入力に対して出力のディジタルボリューム機能だけに限
定しても上述と同等の動作が可能である。この場合は図
2の記録回路26、再生回路25、切換回路29は不要
である。また本実施例では副信号処理回路の機能として
ディジタルフェーダーを例に説明したが、その他のデー
タ変換を伴う処理について構成でき、ディジタル処理、
アナログ処理にかかわらないことは言うまでもない。
【0014】
【発明の効果】本発明によれば主信号処理回路は異なる
フォーマットの信号入力と信号出力をそれぞれ複数個持
ち、任意の入力に対して同一データが信号フォーマット
を変えて出力し、一つの出力信号を外部の副信号処理回
路で処理した後、他の入力端子から再入力できるので、
複雑なフォーマットのエンコード、デコード処理は主信
号処理回路に備えた回路を兼用でき、種々のデータ変換
を伴う多機能化には副信号処理回路で対応可能となり、
簡単な構成で実現できる。
【図面の簡単な説明】
【図1】本発明装置の一実施例を示すブロック図、
【図2】本発明主信号処理回路の一実施例を示すブロッ
ク図、
【図3】本発明による動作を説明するブロック図。
【符号の説明】
2…主信号処理回路、 3…副信号処理回路、 I1 …第一の信号入力端子、 I2 …第二の信号入力端子、 S1 …第一の信号出力端子、 S2 …第二の信号出力端子。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】信号処理装置であって主信号処理回路と副
    信号処理回路とからなり、前記主信号処理回路は第一の
    入力回路および入力端子と、第二の入力回路および入力
    端子と、第一の出力回路および出力端子と、第二の出力
    回路および出力端子とを備え、前記第一の入力回路は前
    記第一の入力端子より入力され、前記第二の入力回路は
    前記第二の入力端子より入力され、前記第一の出力回路
    は前記第一の出力端子から出力され、前記第二の出力回
    路は前記第二の出力端子から出力されること、前記第一
    の入力回路および前記第一の出力回路はシリアルデータ
    を入力および出力すること、前記第二の入力回路および
    前記第二の出力回路は前記シリアルデータを所定の規則
    に従った変調信号として入力および出力すること、また
    前記第二の入力端子より入力される前記変調信号は前記
    第二の入力回路で復調されて前記第一の出力回路の入力
    となり、前記第一の出力端子より前記シリアルデータと
    して出力すること、前記シリアルデータは副信号処理回
    路の入力となり、所定のデータ変換を行なった後、前記
    主信号処理回路の前記第一の入力端子を経て前記シリア
    ルデータとして前記第一の入力回路へ入力されること、
    前記第一の入力回路へ入力された前記シリアルデータは
    前記第二の出力回路に入力され、変調を行なった後、前
    記第二の出力端子より変調信号として出力することを特
    徴とする信号再処理装置。
  2. 【請求項2】信号処理装置であって主信号処理回路と副
    信号処理回路とからなり、前記主信号処理回路は第一の
    入力回路および入力端子と、第一の出力回路および出力
    端子と、第二の出力回路および出力端子と、再生回路と
    を備え、前記第一の入力回路は前記第一の入力端子より
    入力され、前記第一の出力回路は前記第一の出力端子か
    ら出力され、前記第二の出力回路は前記第二の出力端子
    から出力されること、前記第一の入力回路および前記出
    力回路はシリアルデータを入力および出力すること、前
    記第二の出力回路は前記シリアルデータを所定の規則に
    従った変調信号として出力すること、また再生回路で再
    生された信号は前記第一の出力端子より前記シリアルデ
    ータとして出力すること、前記シリアルデータは前記副
    信号処理回路の入力となり、所定のデータ変換を行なっ
    た後、前記主信号処理回路の前記第一の入力端子を経て
    前記シリアルデータとして前記第一の入力回路へ入力さ
    れること、前記第一の入力回路へ入力された前記シリア
    ルデータは前記第二の出力回路に入力され、変調を行な
    った後、前記第二の出力端子より変調信号として出力す
    ることを特徴とする信号再処理装置。
  3. 【請求項3】請求項1または2において、 前記信号処理装置は記録再生装置であって前記主信号処
    理回路は記録回路と、再生回路と、複数個の切換回路と
    を備え、前記切換回路のうち第一の切換回路は前記第一
    の入力回路または前記第二の入力回路または再生回路の
    出力を選択して前記第一の出力回路の入力となり、第二
    の切換回路は前記第一の切換回路または前記第一の入力
    回路の出力を選択して前記第二の出力回路の入力とな
    り、第三の切換回路は前記第一の切換回路または前記第
    一の入力回路の出力を選択して前記記録回路の入力とな
    ること、さらに前記第二の入力端子による入力信号記録
    時に前記第一の切換回路は前記第二の入力回路を選択
    し、第三の切換回路は前記第一の入力回路を選択して記
    録すること、または再生時に前記第一の切換回路は再生
    回路出力を選択し、前記第二の切換回路は前記第一の入
    力回路を選択して前記第二の出力回路から再生信号を出
    力する信号再処理装置。
  4. 【請求項4】請求項1、2または3において、 前記信号処理装置は記録再生装置であって前記主信号処
    理回路と、副信号処理回路と、A/D変換回路と、D/
    A変換回路と、アナログ入力端子および出力端子と、デ
    ィジタルオーディオインターフェース規格の入力端子お
    よび出力端子とを備え、前記主信号処理回路の前記第一
    の入力回路および出力回路は前記A/D変換回路および
    D/A変換回路と入出力可能なシリアルデータの入力お
    よび出力を行ない、前記第二の入力回路および出力回路
    は前記ディジタルオーディオインターフェース規格の入
    力および出力信号となること、前記副信号処理回路は第
    一および第二の切換回路と、データ変換回路からなり、
    前記第一の切換回路は主信号処理回路の前記第一の出力
    端子または前記A/D変換回路出力を選択して前記デー
    タ変換回路に入力し、前記第二の切換回路は主信号処理
    回路の第一の出力端子またはデータ変換回路出力を選択
    して前記D/A変換回路に入力すること、またディジタ
    ル入力記録時に前記ディジタルオーディオインターフェ
    ース入力信号が前記第二の入力端子から前記主信号処理
    回路に入力すること、前記入力信号または再生時の前記
    再生回路出力が前記D/A変換回路を動作させるシリア
    ルオーディオデータとして前記第一の出力端子から出力
    すること、前記第一の切換回路は前記第一の出力端子か
    ら出力する前記シリアルオーディオデータを選択してデ
    ータ変換回路に入力すること、データ変換回路は入力さ
    れた前記シリアルオーディオデータのレベルを変換して
    出力すること、レベル変換された前記シリアルオーディ
    オデータを第一の入力端子から前記主信号処理回路へ再
    入力すること、再入力信号を記録回路に入力して記録す
    るかまたは前記ディジタルオーディオインターフェース
    信号に変換して前記第二の出力端子から出力する信号再
    処理装置。
JP24548691A 1991-09-25 1991-09-25 信号再処理装置 Pending JPH0583055A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24548691A JPH0583055A (ja) 1991-09-25 1991-09-25 信号再処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24548691A JPH0583055A (ja) 1991-09-25 1991-09-25 信号再処理装置

Publications (1)

Publication Number Publication Date
JPH0583055A true JPH0583055A (ja) 1993-04-02

Family

ID=17134380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24548691A Pending JPH0583055A (ja) 1991-09-25 1991-09-25 信号再処理装置

Country Status (1)

Country Link
JP (1) JPH0583055A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434221B1 (ko) * 1999-07-05 2004-06-04 파이오니아 가부시키가이샤 정보 기록 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434221B1 (ko) * 1999-07-05 2004-06-04 파이오니아 가부시키가이샤 정보 기록 장치 및 방법

Similar Documents

Publication Publication Date Title
JPH0725841Y2 (ja) カセットテープレコーダ
KR950004703Y1 (ko) 비데오 테이프 레코더의 자막신호기록 및 재생장치
JPH0583055A (ja) 信号再処理装置
JPH0465473B2 (ja)
US6101474A (en) Voice recording/reproducing apparatus
US5303094A (en) Apparatus for recording and/or reproducing digital and analog magnetic tape signals with A/D and D/A converters
US7546174B2 (en) Digital data reproduction apparatus capable of reproducing audio data, and control method thereof
JPS6383962A (ja) ディエンファシス切換え回路
EP0529733B1 (en) Arrangement for receiving a magnetic tape accomodated in a cassette
JP2514708Y2 (ja) 録再生機器における信号処理装置
KR0156847B1 (ko) 디지탈신호 기록/재생 장치
KR950003775Y1 (ko) 디. 씨. 씨(dcc)의 오디오 신호출력 스위칭 장치
JP3495759B2 (ja) 再生装置
JPH0923137A (ja) 信号処理装置
JPH0644685A (ja) ディジタル記録装置
JPH0447560A (ja) デジタル信号記録再生装置
JP2538606Y2 (ja) デジタルオーディオ再生装置
JP2611205B2 (ja) 記録再生装置
JPH064965U (ja) 記録再生装置
JPH04330668A (ja) 記録装置
JPS6386156A (ja) デジタル再生装置
JPH05114237A (ja) デイジタル/アナログ信号記録再生装置
JPH0262763A (ja) ディジタル信号処理回路
JPH0740405B2 (ja) Dat装置
JPH05234245A (ja) 磁気記録再生装置