JP2611205B2

JP2611205B2 - 記録再生装置

Info

Publication number: JP2611205B2
Application number: JP61217551A
Authority: JP
Inventors: 修己新野; 基美大河内; 章憲小林; 秀一長野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-09-16
Filing date: 1986-09-16
Publication date: 1997-05-21
Anticipated expiration: 2012-05-21
Also published as: JPS6371977A

Description

【発明の詳細な説明】以下、この順序でこの発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例 G1 回路構成（第１図） G2 回路動作（第１図） G3 利用態様（第２図）Ｈ発明の効果Ａ産業上の利用分野この発明は、いわゆるダブルデッキにおいて倍速ダビ
ングを行ったり、倍速録音を行う場合等に用いて好適な
雑音低減回路に関する。

Ｂ発明の概要この発明は、第１の記録媒体に記録された信号を読み
出し、第１の記録媒体から読み出された信号を第２の記
録媒体に記録する記録再生装置であって、上記記録再生
装置は、上記第１の記録媒体から読み出された信号にエ
ンファシスもしくはデエンファシス処理を施す第１の雑
音低減手段と、上記第１の雑音低減手段から出力信号が
供給される第２の雑音低減手段とを備え、上記第１及び
第２の雑音低減手段は、上記第１の記録媒体より通常の
速度で読み出して、上記通常の速度で上記第２の記録媒
体に記録するときと、上記第１の記録媒体よりＮ倍の速
度で読み出して、上記Ｎ倍の速度で上記第２の記録媒体
に記録するときとで、上記第１の記録媒体から読み出さ
れた信号もしくは上記第１の雑音低減手段からの出力信
号の周波数帯域を制限する帯域制限回路（8,9）と、上
記帯域制限回路からの出力信号が供給される可変高域フ
ィルタ（12,17）と、上記可変高域フィルタの出力を増
幅する高域増幅器（13,18）と、上記高域増幅器からの
出力を検波して上記可変高域フィルタに帰還して上記可
変高域フィルタを制限する検波回路（14,19）と、上記
第１の記録媒体から読み出された信号と上記可変高域フ
ィルタからの出力信号を加算して出力信号として上記第
２の記録媒体に供給する加算器（16,21）と、上記第１
の記録媒体から通常の再生速度のＮ倍の速度で読み出し
て、上記第２の記録媒体にＮ倍の速度で記録するとき
に、上記帯域制限回路の周波数帯域を切り換えると共
に、上記可変高域フィルタ、上記高域増幅器及び上記検
波回路の時定数を切り換える切り換え手段（26〜36）と
を設け、第１の記録媒体から読み出された信号を第２の
記録媒体に記録するにあたって、通常の速度で第１の記
録媒体から読み出して第２の記録媒体に記録する場合
と、通常の速度のＮ倍の速度で第１の記録媒体から読み
出して第２の記録媒体に記録する場合とで、周波数帯域
と時定数とを切り換えることによって良好にエンファシ
ス、デエンファシスを行って、第１の記録媒体に記録さ
れた信号を第２の記録媒体に記録することができ、少な
い雑音低減回路数で実現するものである。

Ｃ従来の技術従来のダブルデッキ（ドルビ（登録商標）回路を４回
路をもっているもの）では、ダビング時に、ノーマル速
度でドルビエンコード，デコードは自由に行え、ドルビ
録音されたテープをダビングする場合でも、これをデコ
ードしてフラットな特性にし、必要な場合にはこれにグ
ラフィックイコライザをかけて、更にまた、エンコード
してダビングすることもできる。

Ｄ発明が解決しようとする問題点ところが、従来のダブルデッキでは、２倍速ダビング
時には２倍速用のドルビ回路がない為、ドルビオフの状
態でダビングをせざるを得ない。つまり、ドルビ録音さ
れたテープはデコードしてフラットな特性にすることが
できない。そのため、自由なエンコード，デコードはで
きずノーマル速度時のようにグラフィックイコライザを
通してのダビングは不可能であった。

この発明は斯る点に鑑みなされたもので、２倍速用の
ドルビ回路を作り、２倍速ダビング時でもエンコード，
デコードが自由に行え、ノーマル速度時と同等の機能を
持たせることができる雑音低減回路を提供するものであ
る。

Ｅ問題点を解決するための手段この発明による記録再生装置は、第１の記録媒体に記
録された信号を読み出し、第１の記録媒体から読み出さ
れた信号を第２の記録媒体に記録する記録再生装置であ
って、上記記録再生装置は、上記第１の記録媒体から読
み出された信号にエンファシスもしくはデエンファシス
処理を施す第１の雑音低減手段と、上記第１の雑音低減
手段から出力信号が供給される第２の雑音低減手段とを
備え、上記第１及び第２の雑音低減手段は、上記第１の
記録媒体より通常の速度で読み出して、上記通常の速度
で上記第２の記録媒体に記録するときと、上記第１の記
録媒体よりＮ倍の速度で読み出して、上記Ｎ倍の速度で
上記第２の記録媒体に記録するときとで、上記第１の記
録媒体から読み出された信号もしくは上記第１の雑音低
減手段からの出力信号の周波数帯域を制限する帯域制限
回路（8,9）と、上記帯域制限回路からの出力信号が供
給される可変高域フィルタ（12,17）と、上記可変高域
フィルタの出力を増幅する高域増幅器（13,18）と、上
記高域増幅器からの出力を検波して上記可変高域フィル
タに帰還して上記可変高域フィルタを制限する検波回路
（14,19）と、上記第１の記録媒体から読み出された信
号と上記可変高域フィルタからの出力信号を加算して出
力信号として上記第２の記録媒体に供給する加算器（1
6,21）と、上記第１の記録媒体から通常の再生速度のＮ
倍の速度で読み出して、上記第２の記録媒体にＮ倍の速
度で記録するときに、上記帯域制限回路の周波数帯域を
切り換えると共に、上記可変高域フィルタ、上記高域増
幅器及び上記検波回路の時定数を切り換える切り換え手
段（26〜36）とを備えているものである。

Ｆ作用少なくとも入力信号が供給される可変高域フィルタ
（12,17）と、この可変高域フィルタの出力を増幅する
高域増強用増幅器（13,18）と、この増幅器の出力を検
波してカットオフ周波数を制御する制御信号として帰還
する検波回路（14,19）との各時定数を切換手段（26〜3
6）を用いてＮ倍速の記録時又は再生時には切換えるよ
うにする。これによりＮ倍速ダビング時でもドルビエン
コード，デコードが可能となる。

Ｇ実施例以下、この発明の一実施例を第１図及び第２図に基づ
いて詳しく説明する。

G₁回路構成第１図は本実施例の回路構成を示すもので、ここでは
ドルビＢ方式とドルビＣ方式それにドルビオフの状態の
３方式に適用できるようになされている。

第１図において、（１）は再生信号が供給される入力
端子、（２）は記録信号が供給される入力端子、（３）
はライン出力端子である。また（４）は再生用アンプ、
（５）は記録用アンプ、（６）は高レベル段、（７）は
低レベル段、（８）は共振周波数が20kHzのノーマル速
度用帯域制限回路、（９）は共振周波数が40kHzの２倍
速用帯域制限回路であって、帯域制御回路（８）は直列
接続のコイル（8a）とコンデンサ（8b）及びこれ等と並
列接続のコンデンサ（8c）から成り、同様に帯域制限回
路（９）は直列接続のコイル（9a）とコンデンサ（9b）
及びこれ等と並列接続のコンデンサ（9c）から成る。こ
れ等の帯域制限回路は所定周波数以上の高域成分を抑圧
し、カセットテープによる高域成分の飽和を防ぐために
設けられている。また、これ等の帯域制限回路はドルビ
Ｃ方式にも使用され、それ以外のときは使用されないよ
うになされている。

（10）はアンプ（４）及び（５）の出力を切換えるス
イッチであって、記録のときは接点RECに接続され、再
生のときは接点PBに接続される。（11）はドルビＢ及び
Ｃ方式とドルビオフを切換えるスイッチであって、ドル
ビＢ及びＣ方式のときは接点B/Cに接続され、ドルビオ
フのときは接点offに接続される。

高レベル段（６）はスイッチ（10）を通ったアンプ
（４）の出力またはアンプ（５）の出力がスイッチ（1
1）を介して選択的に供給される可変高域フィルタ（1
2）と、このフィルタ（12）の出力に高域重み付けを行
う高域増強用増幅器（13）と、この増幅器（13）の出力
を整流平滑してカットオフ周波数を制御する制御信号と
してフィルタ（12）に帰還する検波回路（14）と、フィ
ルタ（12）の出力に発生したオーバシュート信号に振幅
制限を与えるオーバシュート抑圧回路（15）と、この抑
圧回路（15）の出力とスイッチ（10）からの出力を加算
する加算器（16）とから成る。フィルタ（12）は例えば
電圧又は電流制御の可変抵抗回路を用いて構成され、そ
のカットオフ周波数を制御する制御信号は上述の如くフ
ィルタ出力を高域重み付けし、整流，平滑して得てい
る。無信号時には制御信号が最も小さく、カットオフ周
波数は下限にある。信号レベルの上昇に伴い、カットオ
フ周波数が上昇し、通過利得を下げる。Ｃ方式における
フィルタ（12）のカットオフ周波数の下限はＢ方式のそ
れよりも低い。なお加算器（16）の一方の入力側に直接
入力される系路は主信号路，加算器（16）の他方の入力
側に可変高域フィルタ（12）及びオーバシュート抑圧回
路（15）等を介して入力される系路は副信号路と称され
る。

低レベル段（７）は高レベル段（６）と同様可変高域
フィルタ（17），高域増強用増幅器（18），検波回路
（19），オーバシュート抑圧回路（20）及び加算器（2
1）を有し、更に加算器（21）の前に飽和防止回路（2
2）を有する。この回路（22）は主信号路の高域利得を
下げることにより、高域の飽和レベルを上げている。加
算器（16）と飽和防止回路（22）の間にスイッチ（23）
が設けられ、ドルビＢ方式，ドルビオフのときは接点B/
offに接続され、ドルビＣ方式のときは接点Ｃに接続さ
れる。また、加算器（16）と可変高域フィルタ（17）の
間にスイッチ（24）が設けられ、ドルビＣ方式のときは
接点Ｃに接続され、ドルビＢ方式，、ドルビオフのとき
は接点B/offに接続される。

加算器（21）の出力側より記録時は記録信号が出力端
子（25）に取り出され、再生時は加算器（21）の出力信
号が負帰還信号として再生アンプ（４）に帰還される。

ドルビＣ方式のときは高レベル段（６）及び低レベル
段（７）共に使用され、ドルビＢ方式のときは高レベル
段（６）のみ使用され、ドルビオフのときは高レベル段
（６）及び低レベル段（７）共に使用されない。高レベ
ル段（６）は図示せずも、Ｂ方式とＣ方式に応じて可変
高域フィルタ（12）の特性，オーバシュート抑圧回路
（15）のしきい値及び検波回路（14）の平滑時定数を切
換えるようになされている。

さて、本実施例では倍速モードとノーマル速度モード
に応じて各回路の時定数を切換えるための切換手段とし
てトランジスタ（27）〜（36）が設けられる。すなわ
ち、トランジスタ（26），（27）の各コレクタは夫々帯
域制限回路（８），（９）の一側に接続され、各エミッ
タは共通接続されてスイッチ（37）の可動端子に接続さ
れ、トランジスタ（26）のベースは直接、トランジスタ
（27）のベースは逆向きのインバータ（38）を介して夫
々モード切換信号が供給される制御端子（39）に接続さ
れる。モード切換信号は例えばノーマル速度モードのと
き正レベル，倍速モードのとき負レベルが供給される。
また、スイッチ（37）の可動端子はドルビＣ方式のとき
接点Ｃに接続されて接地され、ドルビＢ方式及びドルビ
オフのときは接点B/offに接続されて開放される。

トランジスタ（28）のコレクターエミッタ路はコンデ
ンサ（40）と直列接続され、この直列回路がフィルタ
（12）と接地間に設けられたコンデンサ（41）に並列接
続され、トランジスタ（28）のベースは制御端子（39）
に接続される。

トランジスタ（29）のコレクターエミッタ路はコンデ
ンサ（42）と直列接続され、この直列回路が増幅器（1
3）と接地間に並列に設けられたコンデンサ（43）及び
抵抗器（44）と並列接続され、トランジスタ（29）のベ
ースは制御端子（39）に接続される。

トランジスタ（30）のコレクターエミッタ路はコンデ
ンサ（45）と直列接続され、この直列回路が検波回路
（14）と接地間に設けられたコンデンサ（46）と並列接
続され、トランジスタ（30）のベースは制御端子（39）
に接続される。またトランジスタ（31）のコレクターエ
ミッタ路はコンデンサ（47）と直列接続され、この直列
回路が検波回路（14）と接地間に設けられたコンデンサ
（48）と並列接続され、トランジスタ（31）のベース制
御端子（39）に接続される。

トランジスタ（32）のコレクターエミッタ路はコンデ
ンサ（49）と直列接続され、この直列回路が抵抗（50）
の一端と接地間に設けられたコンデンサ（51）と並列接
続され、トランジスタ（32）のベースは制御端子（39）
に接続される。また、抵抗器（50）の他側は抵抗器（5
2）を介して加算器（16）の出力側，スイッチ（23）の
端子B/off側及びスイッチ（24）の端子ｃ側に接続され
ると共に直接スイッチ（23）の端子ｃ側に接続され、更
に抵抗器（53）を介して正の電源端子＋Ｂに接続され
る。

トランジスタ（33）のコレクターエミッタ路はコンデ
ンサ（54）と直列接続され、この直列回路がフィルタ
（17）と接地間に設けられているコンデンサ（55）に並
列接続され、トランジスタ（33）のベースは制御端子
（39）に接続される。

トランジスタ（34）のコレクターエミッタ路はコンデ
ンサ（56）と直列接続され、この直列回路が増幅器（1
8）と接地間に並列に設けられたコンデンサ（57）及び
抵抗器（58）と並列接続され、トランジスタ（34）のベ
ースは制御端子（39）に接続される。

トランジスタ（35）のコレクターエミッタ路はコンデ
ンサ（59）と直列接続され、この直列回路が検波回路
（19）と接地間に設けられたコンデンサ（60）と並列接
続され、トランジスタ（35）のベースは制御端子（39）
に接続される。また、トランジスタ（36）のコレクター
エミッタ路はコンデンサ（61）と直列接続され、この直
列回路が検波回路（19）と接地間に設けられたコンデン
サ（62）と並列接続され、トランジスタ（36）のベース
は制御端子（39）に接続される。

G₂回路動作次に第１図の回路動作を説明する。先ずノーマル速度
モードでは制御端子（39）より正レベルのモード切換信
号が供給されて、トランジスタ（26），（28）〜（36）
がオンすると共にトランジスタ（27）がオフする。この
結果帯域制限回路としては共振周波数が20kHzの帯域制
限回路（８）が準備され、また、コンデンサ（40），
（42），（45），（47），（49），（54），（56），
（59）及び（61）が夫々各時定数回路に並列接続されて
ノーマルモード時の時定数が設定される。

そして、記録信号をドルビＣ方式で録音したい場合、
或いはドルビＣ方式で記録された記録媒体からの信号を
再生したい場合、スイッチ（37），（23）及び（24）が
接点Ｃに接続されると共にスイッチ（11）が接点B/Cに
接続される。これにより帯域制限回路（８），高レベル
段（６）及び低レベル段（７）が動作するようになる。

そこで、記録信号をドルビＣ方式で録音したい場合は
スイッチ（10）が接点RECに接続され、入力端子（２）
からの記録信号はアンプ（５）で増幅され、帯域制限回
路（８）で帯域制限され、更に高レベル段（６）及び低
レベル段（７）を通ってドルビＣ方式による信号処理を
受けて出力端子（25）に取り出される。つまり、このと
き回路はドルビＣ方式によるエンコーダとして働く。な
お、このときライン出力端子（３）からの出力により記
録信号をモニタできる。

また、ドルビＣ方式で録音された記録媒体からの信号
を再生したい場合、スイッチ（10）が接点PB側に切換え
られ、入力端子（１）からの再生信号は再生アンプ
（４）で増幅されライン出力端子（３）に取り出され
る。このとき帯域制限回路（８），高レベル段（６）及
び低レベル段（７）を通った信号が負復帰信号として再
生アンプ（４）に供給される。つまり、このとき回路は
ドルビＣ方式によるデコーダとして働く。

次に記録信号をドルビＢ方式で録音したい場合、或い
はドルビＢ方式で録音された記録媒体からの信号を再生
したい場合、スイッチ（37），（23）及び（24）が接点
B/offに接続されると共にスイッチ（11）が接点B/Cに接
続される。これにより高レベル段（６）のみが動作し、
帯域制限回路（８）及び低レベル段（７）は動作しない
ようになる。

そこで記録信号をドルビＢ方式で録音したい場合はス
イッチ（10）が接点RECに接続され、入力端子（２）か
らの記録信号はアンプ（５）で増幅され、高レベル段
（６）でドルビＢ方式による信号処理を受けて出力端子
（25）に取り出される。つまり、このとき回路はドルビ
Ｂ方式によるエンコーダとして働く。なお、このときラ
イン出力端子（３）からの出力により記録信号をモニタ
できる。

また、ドルビＢ方式で録音された記録媒体からの信号
を再生したい場合、スイッチ（10）が接点PB側に切換え
られ、入力端子（１）からの再生信号はアンプ（４）で
増幅されライン出力端子（３）に取り出される。このと
き高レベル段（６）を通った信号が負帰還信号として再
生アンプ（４）に供給される。つまり、このとき回路は
ドルビＢ方式によるデコーダとして働く。

次に記録信号をドルビオフで録音したい場合、或いは
ドルビオフで録音された記録媒体からの信号を再生した
い場合、スイッチ（37），（23）及び（24）が接点B/of
fに接続されると共にスイッチ（11）が接点offに接続さ
れる。これにより帯域制限回路（８），高レベル段
（６）及び低レベル段（７）は共に動作しないようにな
る。

そこで記録信号をドルビオフで録音したい場合はスイ
ッチ（10）が接点RECに接続され、入力端子（２）から
の記録信号はアンプ（５）で増幅され、加算器（16），
飽和防止回路（22）及び加算器（21）を通って出力端子
（25）に取り出される。つまり、このとき回路はドルビ
オフによるエンコーダとして働く。なお、このときライ
ン出力端子（３）からの出力により記録信号をモニタで
きる。

また、ドルビオフで録音された記録媒体からの信号を
再生したい場合、スイッチ（10）が接点PB側に切換えら
れ、入力端子（１）からの再生信号はアンプ（４）で増
幅されライン出力端子（３）に取り出される。このと
き、加算器（16），飽和防止回路（22）及び加算器（2
1）を通った信号が負帰還信号として再生アンプ（４）
に供給される。つまり、このとき回路はドルビオフによ
るデコーダとして働く。

このようにしてノーマルモードにおける一連の動作が
終了する。

次に倍速モード例えば２倍速モードでは制御端子（3
9）より負レベルのモード切換信号が供給されて、トラ
ンジスタ（27）がオンすると共にトランジスタ（26），
（28）〜（36）がオフする。この結果帯域制限回路とし
ては共振周波数が40kHzの帯域制限回路（９）が準備さ
れ、またコンデンサ（40），（42），（45），（47），
（49），（54），（56），（59）及び（61）が夫々各時
定数回路から切り離されてノーマル速度モード時の1/2
の容量が２倍速モード時の時定数として設定される。

そして記録信号をドルビＣ方式,B方式又はドルビオフ
で録音したい場合、或いはドルビＣ方式,B方式又はドル
ビオフで録音された記録媒体からの信号を再生したい場
合、上述したノーマルモードと同様の動作が行われる。

なお上述において、エンコーダからデコーダに切換っ
たとき、図示せずも帯域制限回路（８），（９），飽和
防止回路（22）の伝達特性は反転して逆特性とされる。

G₃利用態様次に第２図を参照してこの発明による雑音低減回路の
利用態様を説明する。この倍速モードが必要になるの
は、例えば他人から多数のカセットテープを借りてダビ
ングする場合等が考えられる。つまりノーマル速度モー
ドでダビングしたのではそれだけ時間が要するが例えば
２倍速モードでダビングするとダビング時間は1/2に短
縮されることになる。

例えばドルビＣ方式により録音されているカセットテ
ープを再生してドルビＢ方式により録音したい場合、デ
コーダDECがドルビＢ方式に設定され、エンコーダENCが
ドルビＢ方式に設定される。そしてドルビＣ方式により
録音されているカセットテープCT₁よりの再生信号をデ
コーダDECに供給してドルビＣ方式による信号処理、つ
まりドルビＣ方式による特性に基づいてエンファシスさ
れている高域をデエンファシスして特性をフラットにす
る。このフラットになった信号をエンコーダENCに供給
してドルビＢ方式による信号処理、つまりドルビＢ方式
による特性に基づいて高域をエンファシスした特性とす
る。このドルビＢ方式により信号処理された信号を別な
カセットテープCT₂に録音する。

また、ドルビＢ方式により録音されているカセットテ
ープを再生してドルビＣ方式により録音したい場合、デ
コーダDECがドルビＢ方式に設定され、エンコーダENCが
ドルビＣ方式に設定される。そしてドルビＢ方式により
録音されているカセットテープCT₁よりの再生信号をデ
コーダDECに供給してドルビＢ方式による信号処理、つ
まりドルビＢ方式による特性に基づいてエンファシスさ
れている高域をデエンファシスして特性をフラットにす
る。このフラットになった信号をエンコーダENCに供給
してドルビＣ方式による信号処理、つまりドルビＣ方式
による特性に基づいて高域をエンファシスした特性とす
る。このドルビＣ方式により信号処理された信号を別な
カセットテープCT₂に録音する。

また、ドルビオフにより録音されているカセットテー
プを再生してドルビＢ又はＣ方式により録音したい場
合、デコーダDECがドルビオフに設定され、エンコーダE
NCがドルビＢ又はＣ方式に設定される。そしてドルビオ
フにより録音されているカセットテープCT₁よりの再生
信号をデコーダDECに供給してドルビオフによる信号処
理、つまり特性はフラットのままとする。このフラット
の信号をエンコーダENCに供給してドルビＢ又はＣ方式
による信号処理、つまりドルビＢ又Ｃ方式による特性に
基づいて高域をエンファシスした特性とする。このドル
ビＢ又はＣ方式により信号処理された信号を別なカセッ
トテープCT₂に録音する。

また、ドルビＢ又はＣ方式により録音されているカセ
ットテープを再生してドルビオフにより録音したい場
合、デコーダDECがドルビＢ又はＣ方式に設定され、エ
ンコーダENCがドルビオフに設定される。そしてドルビ
Ｂ又はＣ方式により録音されているカセットテープCT₁
よりの再生信号をデコーダDECに供給してドルビＢ又は
Ｃ方式による信号処理、つまりドルビＢ又はＣ方式によ
る特性に基づいてエンファシスされている高域をデエン
ファシスして特性をフラットにする。このフラットにな
った信号をエンコーダENCに供給してドルビオフによる
信号処理、つまり特性はフラットのままとする。このド
ルビオフにより信号処理された信号を別なカセットテー
プCT₂に録音する。

なお、上述の実施例はダビングの場合を中心に説明し
たが、アナログプレーヤやコンパクトディスクをＮ倍速
で回転させれば、テープデッキはＮ倍速のドルビ録音も
可能となる。

〔発明の効果〕

上述の如くこの発明によれば、Ｎ倍速の記録又は再生
時は切換手段により各回路の時定数をノーマルモード時
とは異なる値に切換えるようにしたので、Ｎ倍速の記録
又は再生時でもドルビエンコード，デコードができるよ
うになり、異なるドルビ方式間でのダビングや録音が可
能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
はこの発明の利用態様の説明に供するための図である。（６）は高レベル段、（７）は低レベル段、（８），
（９）は帯域制限回路、（10），（11），（23），（2
4），（37）はスイッチ、（12），（17）は可変高域フ
ィルタ、（13），（18）は高域増強用増幅器、（14），
（19）は検波回路、（15），（20）はオーバーシュート
抑圧回路、（16），（21）は加算器、（22）は飽和防止
回路、（26）〜（36）はトランジスタである。

フロントページの続き (72)発明者長野秀一東京都品川区北品川６丁目７番35号ソニー株式会社内 (56)参考文献特開昭61−94273（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】第１の記録媒体に記録された信号を読み出
し、第１の記録媒体から読み出された信号を第２の記録
媒体に記録する記録再生装置であって、上記記録再生装置は、上記第１の記録媒体から読み出さ
れた信号にエンファシスもしくはデエンファシス処理を
施す第１の雑音低減手段と、上記第１の雑音低減手段か
ら出力信号が供給される第２の雑音低減手段とを備え、上記第１及び第２の雑音低減手段は、上記第１の記録媒
体より通常の速度で読み出して、上記通常の速度で上記
第２の記録媒体に記録するときと、上記第１の記録媒体
よりＮ倍の速度で読み出して、上記Ｎ倍の速度で上記第
２の記録媒体に記録するときとで、上記第１の記録媒体
から読み出された信号もしくは上記第１の雑音低減手段
からの出力信号の周波数帯域を制限する帯域制限回路
と、上記帯域制限回路からの出力信号が供給される可変高域
フィルタと、上記可変高域フィルタの出力を増幅する高域増幅器と、上記高域増幅器からの出力を検波して上記可変高域フィ
ルタに帰還して上記可変高域フィルタを制限する検波回
路と、上記第１の記録媒体から読み出された信号と上記可変高
域フィルタからの出力信号を加算して出力信号として上
記第２の記録媒体に供給する加算器と、上記第１の記録媒体から通常の再生速度のＮ倍の速度で
読み出して、上記第２の記録媒体にＮ倍の速度で記録す
るときに、上記帯域制限回路の周波数帯域を切り換える
と共に、上記可変高域フィルタ、上記高域増幅器及び上
記検波回路の時定数を切り換える切り換え手段とを備え
ていることを特徴とする記録再生装置。