KR940008490B1 - Cd-i 플레이어의 디지탈 신호 감쇠회로 - Google Patents

Cd-i 플레이어의 디지탈 신호 감쇠회로 Download PDF

Info

Publication number
KR940008490B1
KR940008490B1 KR1019920002785A KR920002785A KR940008490B1 KR 940008490 B1 KR940008490 B1 KR 940008490B1 KR 1019920002785 A KR1019920002785 A KR 1019920002785A KR 920002785 A KR920002785 A KR 920002785A KR 940008490 B1 KR940008490 B1 KR 940008490B1
Authority
KR
South Korea
Prior art keywords
signal
digital
output
attenuation
attenuator
Prior art date
Application number
KR1019920002785A
Other languages
English (en)
Other versions
KR930018547A (ko
Inventor
김성한
유병석
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019920002785A priority Critical patent/KR940008490B1/ko
Priority to DE69306609T priority patent/DE69306609T2/de
Priority to EP93301386A priority patent/EP0558309B1/en
Priority to DE93301386T priority patent/DE558309T1/de
Priority to US08/022,730 priority patent/US5345511A/en
Publication of KR930018547A publication Critical patent/KR930018547A/ko
Application granted granted Critical
Publication of KR940008490B1 publication Critical patent/KR940008490B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0054—Attenuators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/002—Control of digital or coded signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

CD-I 플레이어의 디지탈 신호 감쇠회로
제1도는 종래의 감쇠회로가 구성된 CD-I 플레이어를 보인 전체 회로도.
제2도는 본 발명의 디지탈 신호 감쇠회로가 구성된 CD-I 플레이어를 보인 전체 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이크로 프로세서 2 : CD-I 디스크
3 : ADPCM 디코더 4 : 디지탈/아날로그 변환기
5,5A : 저역통과필터 7,7A : 증폭기
8,8A : 스피커 10 : 디지탈 신호 감쇠회로
11 : 7/6제산기 12 : 제 1 감쇠기
12A : 메모리 12B : 곱셈기
13 : 제2감쇠기 13A : 다운 카운터
13B : 오아게이트 13C : 시프트 레지스터
본 발명은 CD-I(CD-Interactvie)디스크에서 독출되는 음성 재생신호의 레벨을 대시벨 단위로 감쇠시켜 출력하는 CD-I 플레이어의 디지탈 신호 감쇠회로에 관한 것으로, 특히 CD-I 디스크의 재생신호를 디지탈적으로 감쇠시켜 요구되는 대시벨값만큼 정확히 감쇠 및 출력시킬 수 있도록 하는 CD-I 플레이어의 디지탈 신호 감쇠회로에 관한 것이다.
일반적으로 CD-I 플레이어는 음성신호 및 영상신호와 함께 음성 및 영상정보 데이타가 수록된 CD-I 디스크로부터 음성신호 및 영상신호를 독출하고, 독출한 음성 및 영상신호의 출력레벨등을 마우스나 리모콘 등을 이용하여 소프트웨어적으로 제어할 수 있는 재생장치의 일종이다.
이 CD-I 플레이어에서 음성신호의 감쇠회로는 감쇠신호의 특성에 따라 아날로그 신호 감쇠회로와 디지탈 신호 감쇠회로로 구분되는 것으로 이들 감쇠회로의 감쇠규격은 음성신호를 0∼ -127dB의 범위내에서 감쇠시키게 규정되어 있다.
아날로그 신호 감쇠회로는 CD-I 디스크에서 독출된 디지탈 음성신호를 디지탈/아날로그 변환시키고, 변환한 아날로그 음성신호를 시스템 콘트롤러에서 출력되는 7비트의 감쇠데이타 신호에 따라 감쇠규격내에서 감쇠시키게 된다.
종래의 아날로그 신호 감쇠회로로서는 직렬 제어방식의 전자볼륨 제어용 집적소자(집적소자명 : LC7535, 일본 Sanyo Electronic Co.Ltd.제조)가 현재 시판되고 있으며, 이 집적소자는 아날로그 신호를 0∼ -80dB의 범위내에서 -1dB의 단위로 감쇠시키게 구성되어 있다.
제1도는 이러한 종래의 아날로그 신호의 감쇠회로가 적용된 CD-I플레이어의 전체 구성을 보인 회로도로서 이에 도시된 바와같이, 전체의 동작을 제어하는 시스템 콘트롤러인 마이크로 프로세서(1)와, CD-I 디스크(2)에서 재생되는 ADPCM(Adaptive Differential Pulse Code Modulation) 음성데이타 신호를 상기 마이크로 프로세서(1)의 제어에 따라 디코딩하여 디지탈 음성데이타 신호로 변환하는 ADPCM 디코더(3)와, 상기 ADPCM 디코더(3)의 출력신호를 좌, 우채널의 아날로그 신호로 변환하는 디지탈/아날로그 변화기(4)와, 상기 디지탈/아날로그 변환기(4)의 출력신호에서 고역의 잡음신호를 제거하여 출력하는 저역통과필터(5)(5A)와, 상기 저역통과필터(5)(6)의 출력신호를 상기 마이크로 프로세서(1)가 출력하는 감쇠데이타신호에 따라 CD-I 플레이어의 감쇠규격내에서 -1dB 감쇠시켜 출력하는 감쇠기(6)(6A)와, 상기 감쇠기(6)(6A)의 출력신호의 레벨을 증폭하여 좌, 우채널의 스피커(8)(8A)로 출력하는 증폭기(7)(7A)로 구성하였다.
이와같이 구성된 종래의 CD-I 플레이어는 CD-I 디스크(2)에서 ADPCM 음성데이타 신호가 독출되어 재생되면, 재생된 ADPCM 음성데이타 신호는 ADPCM 디코더(3)에서 마이크로 프로세서(1)의 제어에 따라 디코딩되어 디지탈 음성신호로 변환 및 출력되고, 디지탈/아날로그 변환기(4)에서 좌, 우채널의 아날로그 신호로 변환되며, 저역통과필터(5)(5A)를 통해 잡음신호가 제거된 후 감쇠기(6)(6A)로 입력된다.
그러면 감쇠기(6)(6A)는 입력되는 아날로그 신호를 마이크로 프로세서(1)의 제어에 따라 0∼ -80dB의 범위내에서 요구되는 대시벨값만큼 감쇠시켜 출력하고, 출력한 아날로그 신호는 증폭기(7)(7A)에서 증폭되어 스피터(8)(8A)로 출력된다.
그러나 상기와 같은 종래의 CD-I 플레이어의 아날로그 신호 감쇠회로는 음성신호의 감쇠가 전체 회로의 후단쪽에서 수행 즉, CD-I 디스크(2)로부터 독출되는 오디오 신호를 디지탈/아날로그 변환시키고, 이 변환시킨 아날로그 신호를 입력받아 감쇠시키기 때문에 감쇠된 아날로그 신호에 많은 잡음이 발생하게 되었고, 또한 아날로그 신호 감쇠회로는 요구되는 감쇠단위에 맞도록 대수개의 저항으로 이루어진 저항 어레이와, 각 저항 사이에 접속되는 다수의 위치를 구비하여 마이크로 프로세서(1)가 출력하는 제어신호에 따라 이들 스위치들을 구비하여 마이크로 프로세서(1)가 출력하는 제어신호에 따라 이들 스위치들을 선택적으로 접속 및 개방시킴에 의해 아날로그 음성신호를 감쇠시키게 되는데, 주변의 온도 및 습도의 변화에 따라 회로를 구성하는 각 부품들의 동작 특성이 변화되기 때문에 CD-I 플레이어의 감쇠규격 범위내에서 -1dB의 단위로 정확하게 감쇠시키기 어려웠으며, 콘덴서, 연산증폭기 및 저항등의 많은 선행소자를 포함하는 주변회로를 구성해 주어야 되어 전체적인 구성이 매우 복잡하게 되는 등의 여러 가지 문제점이 있었다.
한편, 종래의 디지탈 신호 감쇠회로는 시스템 콘트롤러에서 출력되는 7비트의 감쇠 제어신호를 어드레스신호로 하여 디지탈 음성신호를 0∼ -127dB까지 -1dB단위로 감쇠시키기 위한 선형규격의 감쇠데이타값들이 내부데이타 테이블상에 매핑된 메모리와, 이 메모리에서 선형규격의 감쇠데이타값들을 이용하여 감쇠 계산을 하기 위한 계산 로직회로로 구성된다.
그러므로 시스템 콘트롤러에서 출력되는 감쇠 제어신호에 의해 메모리에 매핑된 128개의 감쇠데이타 즉, 0∼ -127dB의 감쇠데이타가 출력되고, 이 감쇠데이타를 이용하여 계산 로직회로가 감쇠 계산을 함으로서 디지탈 음성신호를 -1dB단위로 감쇠시키게 된다.
그러나 이와같은 종래의 디지탈 신호 감쇠회로에 사용되는 메모리는 전술한 CD-I 플레이어의 감쇠규격을 만족시키기 위한 약127×8비트의 데이터 테이블을 구비한 것이어야 하고, 또한 이 메모리로부터 출력되는 각 감쇠데이타를 이용하여 디지탈 음성신호의 감쇠 계산을 하기 위한 계산 로직회로의 구성이 매우 복잡하는 문제점이 있었다.
본 발명은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 창안한 것으로서, CD-I 디스크의 재생신호를 아날로그적으로 감소시키지 않고, CD-I 디스크에서 재생된 ADPCM 음성데이타 신호를 디코딩한 디지탈 음성데이타 신호를 제어신호에 따라 감쇠시킨 후 아날로그 신호로 변환하여 출력함으로써 주변의 온도 및 습도에 관계없이 0∼ -127dB까지 -dB의 단위로 정확히 재생신호를 감쇠시켜 출력하는 간단한 구성의 디지탈 신호 감쇠회로를 제공하는데 그 목적이 있는 것으로, 이를 첨부된 제2도 및 제3도의 도면을 참조하여 상세히 설명하겠으면, 여기서 종래와 동일한 부위에는 동일부호를 부여하였다.
제2도는 본 발명의 디지탈 신호 감쇠회로가 구성된 CD-I 플레이어를 보인 전체 회로도로서 이에 도시된 바와같이, 시스템 전체의 동작을 제어하는 시스템 콘트롤러인 마이크로 프로세서(1)와, CD-I 디스크(2)에서 재생된 ADPCM 음성데이타 신호를 상기 마이크로 프로세서(1)의 제어에 따라 음성데이타 신호를 디코딩하여 디지탈 음성데이타 신호로 변환하는 ADPCM 디코더(3)와, 상기 ADPCM 디코더(3)의 출력신호를 상기 마이크로 프로세서(1)의 제어에 따라 0∼ -127dB의 범위에서 -1dB단위로 감쇠시키되 -1dB 그리고 -6dB단위로 1, 2차적으로 나누어 감쇠시키는 디지탈 신호 감쇠회로(10)와, 상기 디지탈 감쇠회로(10)의 출력신호를 좌, 우채널로 분리하면서 아날로그 출력신호로 변환하는 디지탈/아날로그 변환기(4)와, 상기 디지탈/아날로그 변환기(4)의 출력신호에서 고역의 잡음신호를 제거하여 출력하는 저역통과필터(5)(5A)와, 상기 저역통과필터(5)(5A)의 출력신호를 증폭하여 스피커(8)(8A)로 출력하는 증폭기(7)(7A)로 구성하였다.
이와같이 구성된 본 발명은 CD-I 디스크(2)에서 재생되는 ADPCM 음성데이타 신호는 ADPCM 디코더(3)에 입력되어 마이크로 프로세서(1)의 제어에 따라 디코딩된 후 디지탈 신호 감쇠회로(10)에 입력된다.
그러면 디지탈 신호 감쇠회로(10)는 ADPCM 디코더(3)로부터 입력되는 디지탈 음성데이타 신호를 마이크로 프로세서(1)가 출력하는 감쇠제어신호(R6-R0)에 따라 0∼ -127dB의 범위에서 -1dB의 단위로 감쇠하여 출력하고, 감쇠출력한 디지탈 음성데이타 신호는 디지탈/아날로그 변환기(4)에서 좌, 우채널의 아날로그 신호로 변환되고, 저역통과필터(5)(5A)를 통해 고역의 잡음신호가 제거되며, 증폭기(7)(7A)에서 증폭된 후 스피커(8)(8A)로 출력된다.
한편, 제3도는 본 발명의 디지탈 신호 감쇠회로를 보인 상세도로서 이에 도시된 바와같이, 마이크로 프로세서(1)로부터 입력되는 7비트의 감쇠제어회로(R6-R0)을 6으로 제산하여 몫신호(Q3-Q0) 및 나머지 신호(A2-A0)를 출력하는 인버터(IV1-IV12), 앤드게이트(AD1-AD24), 오아게이트(OR1-OR12) 및 버퍼(BF1-BF4)로 된 7/6제산기(11)와, ADPCM 디코더(3)에서 출력되는 디지탈 음성데이타 신호를 상기 7/6제산기(11)가 출력되는 나머지 신호(A2-A0)에 따라 0∼ -5dB까지 -1dB의 단위로 감쇠시키는 제1감쇠기(12)와, 상기 제1감쇠기(12)의 출력신호를 상기 7/6제산기(11)가 출력하는 몫신호(Q3-Q0)에 따라 0∼ -126dB의 범위에서 -6dB의 단위로 감쇠시켜 출력하는 제2감쇠기(13)로 구성하였다.
제1감쇠기(12)는, 7/6제산기(11)에서 출력되는 나머지 신호(A2-A0)를 어드레스 신호로 하여 저장된 감쇠데이타를 출력하는 메모리(12A)와, ADPCM 디코더(3)의 출력신호를 상기 메모리(12A)가 출력하는 감쇠데이타와 곱하여 감쇠 출력하는 곱셈기(12B)로 구성하였다.
제2감쇠기(13)는 7/6제산기(17)에서 출력되는 몫신호(Q3-Q0)를 다운 카운트하는 다운 카운터(13A)와, 상기 다운 카운터(13A)의 출력신호를 논리합하는 오아게이트(13B)와, 제1감쇠기(12)의 출력신호를 상기 오아게이트(13B)에 출력신호에 따라 하위비트로 시프트 및 감쇠시켜 출력하는 시프트 레지스터(13C)로 구성하였다.
상기에서 메모리(12A)에는 디지탈 음성데이타 신호를 0∼ -5dB의 범위내에서 -1dB단위로 감쇠시킬 수 있는 감쇠데이타를 미리 저장하여 두고 나머지 신호(A2-A0)에 따라 출력하게 된다.
이와같이 구성된 본 발명의 디지탈 신호 감쇠회로는 마이크로 프로세서(1)로부터 7비트의 감쇠제어신호(R6-R0)가 입력되면, 7/6제산기(11)는 입력되는 감쇠제어회로(R6-R0)를 6으로 제산하여 출력 즉, 감쇠제어회로(R6-R4)를 인버터(IV1-IV3), 앤드게이트(AD1-AD6) 및 오아게이트(OR1-OR3)로 조합하여 몫신호(Q3) 및 나머지 신호(R12,R11)를 출력하고 그 나머지 신호(R12,R11) 및 감쇠제어신호(R3)를 인버터(IV4-IV6), 앤드게이트(AD7-AD12), 오아게이트(OR4-OR6) 및 버퍼(BF1)로 조합하여 몫신호(Q2) 및 나머지 신호(R22,R21)를 출력하며, 나머지 신호(R22,R21) 및 감쇠제어신호(R2)를 인버터(IV7-IV9), 앤드게이트(AD13-AD18), 오아게이트(OR7-OR9) 및 버퍼(BF2)로 조합하여 몫신호(Q1) 및 나머지 신호(R32,R31)를 출력하며 나머지 신호(R32,R31) 및 감쇠제어신호(R1)를 인버터(IV10-IV12), 앤드게이트(AD19-AD24), 오아게이트(OR10-OR12) 및 버퍼(BF3)로 조합하여 몫신호(Q0) 및 나머지 신호(R2,R1)로 출력하며, 감쇠제어신회(R0)는 버퍼(BF4)를 통해 나머지 신호(R0)로 출력한다.
이와같이 7/6제산기(11)에서 출력되는 3비트의 나머지 신호(R2-R0)는 제1감쇠기(12)의 메모리(12A)에 어드레스 신호로 인가되므로 메모리(12A)는 저장되어 있는 감쇠데이타를 나머지 신호(R2-R0)에 따라 출력하고, 출력한 감쇠데이타는 곱셈기(12B)는 ADPCM 디코더(3)로부터 입력되는 디지탈 음성데이타 신호와 감쇠데이타를 곱하여 디지탈 음성데이타 신호를 0∼ -5dB의 범위내에서 감쇠시키게 된다.
그리고 7/6제산기(11)에서는 출력되는 4비트의 몫신호(Q3-Q0)는 제2감쇠기(13)의 다운 카운터(13A)에 로드되므로 다운 카운터(13A)는 로드된 몫신호(Q3-Q0)를 다운 카운트하면서 출력하고, 다운 카운터(13A)의 출력신호는 오아게이트(13B)에서 논리합된 후 시프트 레지스터(13C)의 시프트 인에이블 단자(SE)에 인가된다.
따라서, 시프트 레지스터(13C)는 제1감쇠기(12)의 곱셈기(12B)로부터 입력되는 디지탈 음성데이타 신호를 오아게이트(13B)의 출력신호 즉, 몫신호(Q3-Q0)의 값에 따라 하위비트로 시프트시켜 0∼ -126dB의 범위내에서 -6dB을 기본단위로 감쇠 및 디지탈/아날로그 변환기(4)로 출력하게 된다.
한편, ADPCM 디코더(3)에서 출력되는 16비트의 디지탈 음성데이타 신호가 제1 및 제2감쇠기(12)(13)를 순차적으로 통과하면서 0∼ -127dB의 범위에서 감쇠되는 것을 예로들어 설명하였으나, 본 발명을 실시함에 있어서는 디지탈 음성데이타 신호가 제2감쇠기(13)를 먼저 통과하여 0∼ -126dB의 범위에서 -6dB를 기본단위로 감쇠된 후, 제1감쇠기(12)를 통과하여 0∼ -5dB의 범위내에서 감쇠되게 구성할 수도 있다.
그리고 2차 감쇠기(13)를 사용하지 않고 마이크로 프로세서(1)에서 출력되는 감쇠제어신로(R6-R0)를 모두 어드레스 신호로 하여 메모리(12A)가 0∼ -127dB의 감쇠데이타를 출력 및 디지탈 음성데이타 신호를 감쇠시키게 할 수도 있으나, 메모리(12A)의 기억용량이 매우 커야 되는 제약조건이 따르게 되므로 감쇠제어신호(R6-R0)를 6으로 제산하여 몫신호(Q3-Q0) 및 나머지 신호(A2-A0)로 분리하고, 나머지 신호(A2-A0)만을 어드레스 신호로하여 메모리(12A)에 저장된 감쇠데이타를 출력하게 한 것이다.
이상에서 상세히 설명한 바와같이 본 발명은 CD-I 디스크이 재생신호를 아날로그적으로 감쇠시키지 않고, CD-I 디스크에서 재생된 ADPCM 데이터 신호를 디코딩한 디지탈 음성데이타 신호를 제어신호에 따라 감쇠시킨 후 아날로그 신호로 변환하여 출력함으로써 아날로그 신호를 감쇠시키는 종래의 감쇠회로에 비해 잡음의 발생을 최소로 하고, 주변의 온도 및 습도에 관계없이 0∼ -127dB까지 -1dB의 단위로 정확히 재생신호를 감쇠시켜 출력할 수 있으며, 또한 디지탈 음성신호를 1차 및 2차적으로 나누어 감쇠시키므로 전체 회로의 구성이 간단하게 되는 등의 효과가 있다.

Claims (5)

  1. 시스템 전체의 동작을 제어하는 시스템 콘트롤러인 마이크로 프로세서(1)와, CD-I 디스크(2)에서 재생된 ADPCM 음성데이타 신호를 상기 마이크로 프로세서(1)의 제어에 따라 음성데이타 신호를 디코딩하여 디지탈 음성데이타 신호로 변환하는 ADPCM 디코더(3)와, 상기 ADPCM 디코더(3)의 출력신호를 상기 마이크로 프로세서(1)의 제어에 따라 0∼-127dB의 범위에서 -1dB단위로 감쇠시키되 -1dB 그리고 -6dB단위로 1, 2차적으로 나누어 감쇠시키는 디지탈 신호 감쇠회로(10)와, 상기 디지탈 감쇠회로(10)의 출력신호를 좌, 우채널로 분리하면서 아날로그 출력신호로 변환하는 디지탈/아날로그 변환기(4)와, 상기 디지탈/아날로그 변환기(4)의 출력신호에서 고역의 잡음신호를 제거하여 출력하는 저역통과필터(5)(5A)와, 상기 저역통과필터(5)(5A)의 출력신호를 증폭하여 스피커(8)(8A로 출력하는 증폭기(7)(7A)로 구성됨을 특징으로 하는 CD-I플레이어의 디지탈 신호 감쇠회로.
  2. 제1항에 있어서, 디지탈 신호 감쇠회로(10)는 마이크로 프로세서(1)로부터 입력되는 7비트의 감쇠제어신호(R6-R0)를 6으로 제산하여 몫신호(Q3-Q0) 및 나머지신호(A2-A0)를 출력하는 7/6제산기(11)와, ADPCM 디코더(3)에서 출력하는 디지탈 음성데이타 신호를 상기 7/6 제산기(11)가 출력하는 나머지 신호(A2-A0)에 따라 0∼ -5dB까지 -1dB의 단위로 감쇠시키는 제1감쇠기(12)와, 상기 제1감쇠기(12)의 출력신호를 상기 7/6제산기(11)가 출력하는 몫신호(Q3-Q0)에 따라 0∼ -126dB범위에서 -6dB의 단위로 감쇠시켜 출력하는 제2감쇠기(13)로 구성함을 특징으로 하는 CD-I플레이어의 디지탈 신호 감쇠회로.
  3. 제2항에 있어서, ADPCM 디코더(3)에서 출력되는 디지탈 음성데이타 신호가 제2감쇠기(13)에서 먼저 1차 감쇠된 후 제1감쇠기(12)에서 2차 감쇠되게 구성함을 특징으로 하는 CD-I 플레이어의 디지탈 신호 감쇠회로.
  4. 제2항 또는 제3항에 있어서, 제1감쇠기(12)는 , 7/6제산기(11)에서 출력되는 나머지 신호(A2-A0)를 어드레스 신호로 하여 저장된 감쇠데이타를 출력하는 메모리(12A)와, ADPCM 디코더(3)의 출력신호를 상기 메모리(12A)가 출력되는 감쇠데이타와 곱하여 감쇠출력하는 곱셈기(12B)로 구성함을 특징으로 하는 CD-I플레이어의 디지탈 신호 감쇠회로.
  5. 제2항 또는 제3항에 있어서, 제2감쇠기(13)는, 7/6제산기(17)에서 출력되는 몫신호(Q3-Q0)를 다운 카운트하는 다운 카운터(13A)와, 상기 다운 카운터(13A)의 출력신호를 논리합하는 오아게이트(13B)와, 제1감쇠기(12)의 출력신호를 상기 오아게이트(13B)에 출력신호에 따라 하위비트로 시프트 및 감쇠시켜 출력하는 시프트 레지스터(13C)로 구성함을 특징으로 하는 CD-I 플레이어의 디지탈 신호 감쇠회로.
KR1019920002785A 1992-02-24 1992-02-24 Cd-i 플레이어의 디지탈 신호 감쇠회로 KR940008490B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019920002785A KR940008490B1 (ko) 1992-02-24 1992-02-24 Cd-i 플레이어의 디지탈 신호 감쇠회로
DE69306609T DE69306609T2 (de) 1992-02-24 1993-02-24 Digitale Dämpfungsschaltung für einen interaktiven Compact-Disc-Spieler
EP93301386A EP0558309B1 (en) 1992-02-24 1993-02-24 Digital signal attenuation circuit for an interactive compact disc player
DE93301386T DE558309T1 (de) 1992-02-24 1993-02-24 Digitale Dämpfungsschaltung für einen interaktiven Compact-Disc-Spieler.
US08/022,730 US5345511A (en) 1992-02-24 1993-02-24 Digital signal attenuation circuit for a compact disc-interactive player

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920002785A KR940008490B1 (ko) 1992-02-24 1992-02-24 Cd-i 플레이어의 디지탈 신호 감쇠회로

Publications (2)

Publication Number Publication Date
KR930018547A KR930018547A (ko) 1993-09-22
KR940008490B1 true KR940008490B1 (ko) 1994-09-15

Family

ID=19329403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002785A KR940008490B1 (ko) 1992-02-24 1992-02-24 Cd-i 플레이어의 디지탈 신호 감쇠회로

Country Status (4)

Country Link
US (1) US5345511A (ko)
EP (1) EP0558309B1 (ko)
KR (1) KR940008490B1 (ko)
DE (2) DE69306609T2 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454498A (en) * 1979-05-21 1984-06-12 Siemens Aktiengesellschaft Adjustable attenuation member for a digital telecommunications system
NL8100307A (nl) * 1981-01-23 1982-08-16 Philips Nv Werkwijze voor het verzwakken van een digitaal signaal en een inrichting voor het uitvoeren van deze werkwijze.
FI92778C (fi) * 1986-09-24 1994-12-27 Rca Licensing Corp Digitaalisignaalin amplitudinsäätöjärjestelmä digitaalisignaalien muuttamiseksi jokseenkin tasaisin dB-askelin
US4731851A (en) * 1986-09-24 1988-03-15 Rca Corporation Digital signal gain control circuitry for varying digital signals in substantially equal db steps

Also Published As

Publication number Publication date
US5345511A (en) 1994-09-06
DE69306609T2 (de) 1997-05-22
EP0558309A1 (en) 1993-09-01
EP0558309B1 (en) 1996-12-18
DE558309T1 (de) 1994-02-24
DE69306609D1 (de) 1997-01-30
KR930018547A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
CA1214998A (en) Digitally processed gain control device
CA1277921C (en) Digital signal gain control circuitry for varying digital signals in substantially equal db steps
US5012242A (en) Input data processor for D/A converter utilizing dithering
US4618851A (en) Apparatus for reproducing signals pre-stored in a memory
KR910006360B1 (ko) 디지탈 오디오기기의 뮤트회로
US5319584A (en) Digital filter
KR910006755B1 (ko) 디지탈 볼륨의 열화방지회로
KR0169387B1 (ko) 씨디/씨디-아디 음성 신호의 엘, 알 채널 사이의 혼합을 이용한 오디오 처리 장치
KR940008490B1 (ko) Cd-i 플레이어의 디지탈 신호 감쇠회로
US5157396A (en) D/a conversion apparatus
JPH05304474A (ja) ディジタルアナログ変換装置
JP3460037B2 (ja) ディジタル録音装置
JPH0771359B2 (ja) マルチウエイスピ−カ装置用ネツトワ−ク
JPH0542178B2 (ko)
JP3330805B2 (ja) デジタル低域増強回路
JP3048772B2 (ja) デジタル／アナログ混載型半導体集積回路
JP2507285B2 (ja) ビット長拡張装置
JPH05235674A (ja) ディジタル増幅器
JPS6124059A (ja) Ｐｃｍ音声再生装置
KR930008498Y1 (ko) 씨디-롬(cd-rom) 드라이브의 음성 노이즈 제거회로
KR200156178Y1 (ko) 오디오의 컴팩트 디스크 볼륨 제어회로
JP3204403B2 (ja) デイジタル信号処理回路
US5790494A (en) Digital audio recorder and digital audio recording and reproducing system
JPS6386911A (ja) ダイナミツクレンジ圧縮回路
JPS6386910A (ja) ダイナミツクレンジ圧縮回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee