JPH0241011A - デジタルアツテネータ - Google Patents
デジタルアツテネータInfo
- Publication number
- JPH0241011A JPH0241011A JP19192888A JP19192888A JPH0241011A JP H0241011 A JPH0241011 A JP H0241011A JP 19192888 A JP19192888 A JP 19192888A JP 19192888 A JP19192888 A JP 19192888A JP H0241011 A JPH0241011 A JP H0241011A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- offset
- input data
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002238 attenuated effect Effects 0.000 claims abstract description 7
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、デジタル入力データのレベル（振幅値）が小
さい領域で発生するいわゆるゼロ・クロス歪を除去する
デジタルアッテネータに関する。
さい領域で発生するいわゆるゼロ・クロス歪を除去する
デジタルアッテネータに関する。
［従来の技術］
一般に、デジタルアッテネータは、第５図に示すように
、デジタル入力データをデジタルアッテネータ１によっ
て減衰した後、デジタル−アナログ変換器２によってア
ナログ信号に変換して出力している。
、デジタル入力データをデジタルアッテネータ１によっ
て減衰した後、デジタル−アナログ変換器２によってア
ナログ信号に変換して出力している。
上記デジタル入力データは、たとえば、オーディオ機器
のように両極性のつまりプラス、マイナスのアナログ信
号を取り扱う場合、アナログ信号のコード化手法として
たとえば２の補数コード（２′Ｓコンブリメントコード
）を用いて生成されている。
のように両極性のつまりプラス、マイナスのアナログ信
号を取り扱う場合、アナログ信号のコード化手法として
たとえば２の補数コード（２′Ｓコンブリメントコード
）を用いて生成されている。
また、上記デジタル−アナログ変換器２（以下、ＤＡ変
換器２という）は、デジタル入力データの各ビット毎に
決められたアナログ出力電圧値を発生させるように構成
されている。
換器２という）は、デジタル入力データの各ビット毎に
決められたアナログ出力電圧値を発生させるように構成
されている。
そのため、デジタル入力データのレベル（振幅値）が小
さい領域でいわゆるゼロ・クロス歪が発生し、大きな問
題となる。
さい領域でいわゆるゼロ・クロス歪が発生し、大きな問
題となる。
以下、第６図を参照して簡単に説明する。
たとえば、４ビツト（簡単なために、４ビツトの例をと
る）のＤＡ変換器２でおって、その最大出力電圧が２■
の場合、各ビットの出力は次のようになる。
る）のＤＡ変換器２でおって、その最大出力電圧が２■
の場合、各ビットの出力は次のようになる。
１ビツト目（ＬＳＢ） ０．１２５Ｖ２ビツト目
０．２５Ｖ ３ビツト目 ０．５Ｖ ２ビツト目（ＭＳＢ＞ １ Ｖたとえば、
［１１００］というデータが与えられた場合、１Ｖ十０
．５Ｖ＝１．５Ｖ（７）電圧が出力される。ところで、
上記のようにオーディオ信号は両極性であって、Ｏ■を
中心とした交流信号であるため、ＤＡ変換器２の出力レ
ベルは、最大振幅の１／２のところにゼロ・ボルトを設
定している。
０．２５Ｖ ３ビツト目 ０．５Ｖ ２ビツト目（ＭＳＢ＞ １ Ｖたとえば、
［１１００］というデータが与えられた場合、１Ｖ十０
．５Ｖ＝１．５Ｖ（７）電圧が出力される。ところで、
上記のようにオーディオ信号は両極性であって、Ｏ■を
中心とした交流信号であるため、ＤＡ変換器２の出力レ
ベルは、最大振幅の１／２のところにゼロ・ボルトを設
定している。
つまり、ＭＳＢの振幅は仝振幅の１／２であるため、Ｄ
Ａ変換器２の基準レベルはマイナスＭＡＸ出力レベルに
なり、そこから各ビットの出力が加えられ、ＭＳＢか［
０］の間は第６図の第３象限の範囲の出力が得られる。
Ａ変換器２の基準レベルはマイナスＭＡＸ出力レベルに
なり、そこから各ビットの出力が加えられ、ＭＳＢか［
０］の間は第６図の第３象限の範囲の出力が得られる。
ＭＳＢが［１］になると、第６図の第４象限に示される
ように電圧Ｂ（＝一定）が発生し、ＭＳＢを除いたビッ
トで与えられる出力は第６図の第１象限に示されるよう
になる。
ように電圧Ｂ（＝一定）が発生し、ＭＳＢを除いたビッ
トで与えられる出力は第６図の第１象限に示されるよう
になる。
［発明が解決しようとする課題］
以上の構成において、第６図に示すような出力電圧が得
られるためには、電圧Ｂが一定の理想値であることが不
可欠であるが、ＤＡ変換器２は集積回路化され、製造上
の問題（バラツキなど）によって一定の理想値とはなら
ず、このため、第２図に示すように、デジタル入力デー
タのレベル（振幅値）が小さい領域でいわゆるゼロ・ク
ロス歪が発生する。そして、このピロ・クロス歪はデジ
タル入力データのレベル（振幅値）が小さければ小さい
ほど信号全体に対する割合が大きく、大きな問題となる
。
られるためには、電圧Ｂが一定の理想値であることが不
可欠であるが、ＤＡ変換器２は集積回路化され、製造上
の問題（バラツキなど）によって一定の理想値とはなら
ず、このため、第２図に示すように、デジタル入力デー
タのレベル（振幅値）が小さい領域でいわゆるゼロ・ク
ロス歪が発生する。そして、このピロ・クロス歪はデジ
タル入力データのレベル（振幅値）が小さければ小さい
ほど信号全体に対する割合が大きく、大きな問題となる
。
また、実際のＤＡ変換器２では、出力電圧調整手段を付
加してＭＳＢの出力電圧を調整するように構成されてい
るが、ゼロ・クロス歪を最良にするＭＳＢの出力電圧と
フルスケールの歪を最良にする電圧レベルとは一致しな
いので、いずれにしてもデジタル入力データのレベル（
振幅値）が小さい領域でのゼロ・クロス歪の発生は避け
られない。
加してＭＳＢの出力電圧を調整するように構成されてい
るが、ゼロ・クロス歪を最良にするＭＳＢの出力電圧と
フルスケールの歪を最良にする電圧レベルとは一致しな
いので、いずれにしてもデジタル入力データのレベル（
振幅値）が小さい領域でのゼロ・クロス歪の発生は避け
られない。
［課題を解決するための手段］
本発明の代表的な実施例を示す第１図において説明する
と、本発明は、 デジタル入力データを減衰させ、この減衰量がアットネ
ートデータによって定まるデジタルアッテネータ（１）
と、 このデジタルアッテネータ（１）の出力に直流オフセッ
トを付加するデジタル直流オフセット付加器（３）と、 このデジタル直流オフセット付加器（３）の出力をアナ
ログ信号に変換するデジタル−アナログ変換器（２）と
、 このデジタル−アナログ変換器（２）の出力から直流オ
フセットを除去するアナログ直流オフセット除去器（４
）と、 上記デジタルアッテネータ（１）の減衰量を任意に定め
るためのアッテネートデータを出力する制御データ発生
器（５）と、 から構成される。
と、本発明は、 デジタル入力データを減衰させ、この減衰量がアットネ
ートデータによって定まるデジタルアッテネータ（１）
と、 このデジタルアッテネータ（１）の出力に直流オフセッ
トを付加するデジタル直流オフセット付加器（３）と、 このデジタル直流オフセット付加器（３）の出力をアナ
ログ信号に変換するデジタル−アナログ変換器（２）と
、 このデジタル−アナログ変換器（２）の出力から直流オ
フセットを除去するアナログ直流オフセット除去器（４
）と、 上記デジタルアッテネータ（１）の減衰量を任意に定め
るためのアッテネートデータを出力する制御データ発生
器（５）と、 から構成される。
［作用］
以上の構成において、その作用を第２図〜第４図を参照
して説明する。
して説明する。
デジタル入力データを単に減衰する従来の技術では、そ
のレベル（振幅１ｍ＞が小さくなり、ＤＡ変換する際に
、第２図に示すようないわゆる１口・クロス歪が発生す
る。
のレベル（振幅１ｍ＞が小さくなり、ＤＡ変換する際に
、第２図に示すようないわゆる１口・クロス歪が発生す
る。
本発明では、デジタル入力データを任意のアッテネート
データによって定まる減衰量でちって減衰させた後、こ
の減衰されたデジタル入力データ（デジタルアッテネー
タの出力）に直流オフセットを付加したので、デジタル
入力データのレベル（振幅値）が小さい領域でゼロ・ク
ロスが発生しない。（第３図参照） したがって、その状態（第３図参照）でＤＡ変換するの
で、ゼロ・クロス歪も発生しない。
データによって定まる減衰量でちって減衰させた後、こ
の減衰されたデジタル入力データ（デジタルアッテネー
タの出力）に直流オフセットを付加したので、デジタル
入力データのレベル（振幅値）が小さい領域でゼロ・ク
ロスが発生しない。（第３図参照） したがって、その状態（第３図参照）でＤＡ変換するの
で、ゼロ・クロス歪も発生しない。
なあ、デジタル入力データそのもののレベルが高く、減
衰後のデジタル入力データ（デジタルアッテネータの出
力）のレベル（振幅値）が大きく、ゼロ・クロスを生じ
る場合もあるが、これは、デジタル入力データ（デジタ
ルアッテネータの出力）のレベル（振幅値）が大きい最
大レベル領域でのゼロ・クロスでおるので、信号全体に
対するゼロ・クロス歪の割合が充分小さく、実用上問題
はない。（第４図参照） ［実施例］ 第１図、第３図および第４図において説明する。
衰後のデジタル入力データ（デジタルアッテネータの出
力）のレベル（振幅値）が大きく、ゼロ・クロスを生じ
る場合もあるが、これは、デジタル入力データ（デジタ
ルアッテネータの出力）のレベル（振幅値）が大きい最
大レベル領域でのゼロ・クロスでおるので、信号全体に
対するゼロ・クロス歪の割合が充分小さく、実用上問題
はない。（第４図参照） ［実施例］ 第１図、第３図および第４図において説明する。
図中、第５図の従来例と同等部分には同一符号を付し、
その説明は省略するか、または簡単に説明する。
その説明は省略するか、または簡単に説明する。
１はデジタルアッテネータで、たとえば乗算器で構成さ
れ、デジタル入力データと制御データ発生器５（後述）
からのアッテネートデータとを乗算することにより所定
の減衰量を得、上記制御データを任意に設定または変化
させることにより、任意の減衰量を１フることかできる
。
れ、デジタル入力データと制御データ発生器５（後述）
からのアッテネートデータとを乗算することにより所定
の減衰量を得、上記制御データを任意に設定または変化
させることにより、任意の減衰量を１フることかできる
。
３はデジタル直流オフセット付加器で、上記デジタルア
ッテネータ１の出力、すなわち所定の減衰量でもって減
衰されたデジタル入力データに直流オフセットを付加す
ることにより、上記デジタルアッテネータ１の出力がそ
のレベル（振幅値）が小さい領域で、ピロ・クロスを発
生しないようにする。（第３図参照） ２はＤＡ変換器。
ッテネータ１の出力、すなわち所定の減衰量でもって減
衰されたデジタル入力データに直流オフセットを付加す
ることにより、上記デジタルアッテネータ１の出力がそ
のレベル（振幅値）が小さい領域で、ピロ・クロスを発
生しないようにする。（第３図参照） ２はＤＡ変換器。
４はアナログ直流オフセット除去器で、ＤＡ変換の前ス
テップで付加された、すなわちＤＡ変換出力（アナログ
出力〉に含まれる直流オフセットを除去し、たとえば、
バイパスフィルタまたはコンデンサなどの直流成分除去
回路によって構成される。
テップで付加された、すなわちＤＡ変換出力（アナログ
出力〉に含まれる直流オフセットを除去し、たとえば、
バイパスフィルタまたはコンデンサなどの直流成分除去
回路によって構成される。
５は上記デジタルアッテネータ１の減衰量を任意に定め
るためのアッテネートデータ、およびデジタル直流オフ
セット付加器３の直流オフセット値を定める直流オフセ
ットデータを出力する制御データ発生器で、たとえば、
次のように構成される。
るためのアッテネートデータ、およびデジタル直流オフ
セット付加器３の直流オフセット値を定める直流オフセ
ットデータを出力する制御データ発生器で、たとえば、
次のように構成される。
５ａは公知の制御データ発生回路で、この制御データ発
生回路５ａからのアッテネートデータ、オフセットデー
タは第１、第２のレジスタ５ｂ。
生回路５ａからのアッテネートデータ、オフセットデー
タは第１、第２のレジスタ５ｂ。
５Ｃによって一時保持されて、これらのデータは上記デ
ジタルアッテネータ１、デジタル直流オフセット付加器
３にそれぞれ供給される。
ジタルアッテネータ１、デジタル直流オフセット付加器
３にそれぞれ供給される。
なお、本実施例において、デジタル入力データそのもの
のレベルが高く、減衰後のデジタル入力データ（デジタ
ルアッテネータの出力）のレベル（振幅値）が大きく、
ゼロ・クロスを生じる場合もあるが、これは、デジタル
入力データ（デジタルアッテネータの出力）のレベル（
振幅値）が大きい最大レベル領域でのＵ口・クロスであ
るので、信号全体に対するゼロ・クロス歪の割合が充分
小さく、実用上問題はない。（第４図参照）［発明の効
果］ 以上の説明で明らかなように、デジタル入力データを単
に減衰する従来の技術では、そのレベル（振幅値）が小
さくなり、ＤＡ変換する際に、第２図に示すようないわ
ゆるゼロ・クロス歪が発生するが、本発明では、デジタ
ル入力データを任意の７ツテネートデータによって定ま
る減衰量でもって減衰させた後、この減衰されたデジタ
ル入力データ（デジタルアッテネータの出力）に直流オ
フセットを付加したので、そのレベル（振幅値）が小さ
い領域でＵ口・クロスが発生せず、（第３図参照）、そ
の状態でＤＡ変換するので、ゼロ・クロス歪が発生しな
い効果がある。
のレベルが高く、減衰後のデジタル入力データ（デジタ
ルアッテネータの出力）のレベル（振幅値）が大きく、
ゼロ・クロスを生じる場合もあるが、これは、デジタル
入力データ（デジタルアッテネータの出力）のレベル（
振幅値）が大きい最大レベル領域でのＵ口・クロスであ
るので、信号全体に対するゼロ・クロス歪の割合が充分
小さく、実用上問題はない。（第４図参照）［発明の効
果］ 以上の説明で明らかなように、デジタル入力データを単
に減衰する従来の技術では、そのレベル（振幅値）が小
さくなり、ＤＡ変換する際に、第２図に示すようないわ
ゆるゼロ・クロス歪が発生するが、本発明では、デジタ
ル入力データを任意の７ツテネートデータによって定ま
る減衰量でもって減衰させた後、この減衰されたデジタ
ル入力データ（デジタルアッテネータの出力）に直流オ
フセットを付加したので、そのレベル（振幅値）が小さ
い領域でＵ口・クロスが発生せず、（第３図参照）、そ
の状態でＤＡ変換するので、ゼロ・クロス歪が発生しな
い効果がある。
第１図は本発明のデジタルアッテネータの代表的な実施
例の構成を示す図、第２図〜第４図は同、説明図、第５
図は従来のデジタルアッテネータの構成を示す図、第６
図はデジタル−アナログ変換の動作原理を示す図である
。 １・・・・・・デジタルアッテネータ、２・・・・・・
デジタル−アナログ変換器、３・・・・・・デジタル直
流オフセット付加器、４・・・・・・アナログ直流オフ
セット除去器、５・・・・・・制御データ発生器。 特許出願人 オンキヨー株式会社 ２−−−デジ°タル−了す０り″変１貴器ケ５図 手続補正書 昭和６３年１２月 ９日
例の構成を示す図、第２図〜第４図は同、説明図、第５
図は従来のデジタルアッテネータの構成を示す図、第６
図はデジタル−アナログ変換の動作原理を示す図である
。 １・・・・・・デジタルアッテネータ、２・・・・・・
デジタル−アナログ変換器、３・・・・・・デジタル直
流オフセット付加器、４・・・・・・アナログ直流オフ
セット除去器、５・・・・・・制御データ発生器。 特許出願人 オンキヨー株式会社 ２−−−デジ°タル−了す０り″変１貴器ケ５図 手続補正書 昭和６３年１２月 ９日
Claims (1)
- デジタル入力データを減衰させ、この減衰量がアツトネ
ートデータによつて定まるデジタルアツテネータ（１）
と、このデジタルアツテネータ（１）の出力に直流オフ
セットを付加するデジタル直流オフセット付加器（３）
と、このデジタル直流オフセット付加器（３）の出力を
アナログ信号に変換するデジタル−アナログ変換器（２
）と、このデジタル−アナログ変換器（２）の出力から
直流オフセットを除去するアナログ直流オフセット除去
器（４）と、上記デジタルアツテネータ（１）の減衰量
を任意に定めるためのアツテネートデータを出力する制
御データ発生器（５）とからなるデジタルアツテネータ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19192888A JPH0241011A (ja) | 1988-07-29 | 1988-07-29 | デジタルアツテネータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19192888A JPH0241011A (ja) | 1988-07-29 | 1988-07-29 | デジタルアツテネータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0241011A true JPH0241011A (ja) | 1990-02-09 |
Family
ID=16282776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19192888A Pending JPH0241011A (ja) | 1988-07-29 | 1988-07-29 | デジタルアツテネータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0241011A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830397A (en) * | 1994-10-24 | 1998-11-03 | Decoma International Inc. | Method of making a vehicle window |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083423A (ja) * | 1983-10-14 | 1985-05-11 | Nec Ic Microcomput Syst Ltd | Ｄ／ａ変換装置 |
-
1988
- 1988-07-29 JP JP19192888A patent/JPH0241011A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083423A (ja) * | 1983-10-14 | 1985-05-11 | Nec Ic Microcomput Syst Ltd | Ｄ／ａ変換装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830397A (en) * | 1994-10-24 | 1998-11-03 | Decoma International Inc. | Method of making a vehicle window |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100890346B1 (ko) | 디지털 보정 기능을 갖는 스위칭 증폭기 및 그에 대한 방법 | |
| JP2010045792A (ja) | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 | |
| JPH0514195A (ja) | デイジタル／アナログ変換装置 | |
| JPH07118649B2 (ja) | デイザ回路 | |
| JP2993399B2 (ja) | Ｄ／ａコンバータ回路 | |
| US20110080310A1 (en) | Digital-to-analog converter (dac) with reference-rotated dac elements | |
| JPH03235553A (ja) | π／４シフトＱＰＳＫ変調器及びそれを用いた通信装置 | |
| JPH0241011A (ja) | デジタルアツテネータ | |
| CA1121057A (en) | Noise reduction method and apparatus for companded delta modulators | |
| JPH0241027A (ja) | デジタル−アナログ変換器 | |
| JPS592431A (ja) | アナログ・デイジタル変換器 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| JPH0446016B2 (ja) | ||
| JPH01198830A (ja) | ディジタル・アナログ変換装置 | |
| JP2790460B2 (ja) | 直流抑圧装置 | |
| JP2578803Y2 (ja) | Ｄ／ａ変換回路 | |
| JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
| JPH0730426A (ja) | Ｄ／ａ変換装置 | |
| JPH02209017A (ja) | Ａ／ｄ変換装置 | |
| JP3028689B2 (ja) | Ａ／ｄ変換装置 | |
| JP3214040B2 (ja) | デジタルゲイン可変装置 | |
| JPS6320049B2 (ja) | ||
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| JPH03145215A (ja) | ディジタル・アナログ変換装置 | |
| JPH0964745A (ja) | 任意波形発生器 |