JP2010045792A - ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 - Google Patents
ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 Download PDFInfo
- Publication number
- JP2010045792A JP2010045792A JP2009192162A JP2009192162A JP2010045792A JP 2010045792 A JP2010045792 A JP 2010045792A JP 2009192162 A JP2009192162 A JP 2009192162A JP 2009192162 A JP2009192162 A JP 2009192162A JP 2010045792 A JP2010045792 A JP 2010045792A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset
- digital
- offset correction
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
- H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Automatic Disk Changers (AREA)
Abstract
【解決手段】負のディジタル帰還ループは送信に先立ってアナログ送信信号から直流オフセットエラーを取り除くために使用される。ディジタル帰還ループは、ディジタル直流オフセット補正回路と、加算器とを含む。アナログーディジタル変換器は関連する再構成フィルタ(reconstruction filter)の出力に配置される。アナログ送信信号はディジタル化され、濾波され、オフセット補正信号を発生するために補正回路によってディジタル処理される。オフセット補正信号は、ディジタルアナログ変換に先立って入力ディジタルーべ一スバンド信号に加えられ、これによって望ましくない直流オフセットエラーを送信信号から取り除く。
【選択図】図5
Description
この明細書の至る所に示された好ましい実施例及び諸例は、本発明に関する制限としてよりも寧ろ例として考えるべきである。本発明の好ましい実施例のブロック図は図5に示されている。図5に示されるように、本発明は送信DAC102,CDMAフィルタ104と106,及び送信アップ変換器108を含んでいる。送信DAC102,CDMAフィルタ104,106,及び送信アップ変換器108のすべての機能は図2乃至4に関して上述した通りである。図5に示されるように、ディジタル帰還ループ直流オフセット補正回路222は、図4に関して上述した従前の技術のアナログ帰還ループ補正回路122と交換された。補正回路222は、図5に示されるように、それぞれ信号線242,244を経由して1対のI及びQアナログーディジタル変換器224,226の出力にそれぞれ有効に(operatively)適切に作用するように接続される入力を含む。補正回路222の出力は、図5に示されるように、1対のI及びQチャネル加算器228,230の第1の入力にそれぞれ接続される。
図6は本発明の代わりの実施例の簡易化したブロック図を示し、それによって図5を参照して上述したオフセット補正信号Iオフセット及びQオフセットは“サインビッドディジタル信号処理技術を使用して発生される。示されている代わりの実施例において、図5の直流オフセット補正回路222は1対の積分器246,248から成る。積分器246,248は送信信号のサインのディジタル表示を連続的に積分する。
直流オフセット補正信号を発生するための望ましい装置及び方法は、図7及び8を参照して以下に記述される。要するに、好ましい技術は、信号線238(1入力)及び240(Q入力)(図5)上のベースバンド信号入力のサイン特性と、帰還オフセット補正信号を作り出すためにCDMAフィルタ104,106による(そしてそれぞれ比較器224,226によってディジタル化された)関連する送信信号出力のサイン特性とを使用する。その技術は、ミキサ114,116への入力として準備された送信信号に、加算器228,230への入力として準備されたディジタル・ベースバンド信号と非常に類似した静特性を持たせる。図7は図5の直流補正回路によって処理された信号の一例を示す。図7に示されている信号は説明のみの目的のために簡略化されている。
図5の直流オフセットループは、帰還経路内への1ビット比較器224,226の使用により高度に非直線性である。したがって、あるループ特性(例えば、ループ時間定数)は信号次第であり、そして必然的に量を測定することは困難である。次の解析は、図6及び図8の補正回路を共に使用した時オフセットループのループ時間定数を予言するためにCDMA信号の特性を使用する。
もし、V=A?cos(ω?t) なら、
dV/dt =−A?ω?sin(ω?t)
および │dV/dt│=A?ωMAX
信号はCDMA信号であるので、それは630kHzに帯域制限される。したがって、ωMAX=2?π?630?103。振幅Aを見積るため、予め濾波された信号は半分のスケール(士64最下位ビット(LSB))であり、そして最大レート630kHzに留まる(toggle)。その結果として、
Claims (18)
- 下記を具備する、通信装置においてベースバンド送信信号から直流オフセットエラーを取り除くための直流オフセット補正回路、該装置はディジタル・べ一スバンド入力信号を受信し、該入力信号は送信ディジタルーアナログ変換器によってアナログ信号に変換され、そして該アナログ信号はベースバンド送信信号を生成するために再構成フィルタにより濾波される:
a)送信信号をディジタル帰還信号に変換するために配置されたアナログーディジタル(A/D)変換器、
b)A/D変換器に有効に作用するように結合された少なくとも1つの入力を有する直流オフセット補正ディジタル信号処理ブロック、該オフセット補正ブロックは直流オフセットエラーと名目上等しい直流オフセット補正信号を生成するためにディジタル帰還信号を処理する、及び
c)オフセット補正ブロックに有効に作用するように連結された加算器、該加算器は入力信号を受信するための第1の入力とオフセット補正信号を受信するための第2の入力とを有し、該補正信号は入力信号に加えられ、それにより送信信号から直流オフセットエラーを取り除く。 - 該A/D変換器は1ビヅト微分比較器を具備する、請求項1の直流オフセット補正回路。
- 該比較器は送信信号のサインのディジタル化された表示を含むディジタル帰還信号を発生する、請求項2の直流オフセット補正回路。
- 該オフセット補正ディジタル信号処理ブロックは送信信号のサインを積分するための手段を具備する、請求項3の直流オフセット補正回路。
- 該積分するための手段はバイナリーアップ/ダウン・カウンタを具備する、請求項4の直流オフセット補正回路。
- 該オフセット補正ディジタル信号処理ブロヅクは下記を具備する、請求項3の直流オフセット補正回路:
d)入力信号及び送信信号に答えるエラー信号を発生するための決定ブロック、該エラー信号はいかなる与えられた瞬間でも入力信号と送信信号との相関的サインを表示する、及び
e)エラー信号を積分するための積分器手段。 - 該積分器手段はバイナリ・アップ/ダウン・カウンタを具備し、及び該カウンタはエラー信号が正の時は増加され、及び該カウンタはエラー信号が負の時は減少される、請求項7の直流オフセット補正回路。
- 該加算器は8ビットディジタル加算器を具備する、請求項1の直流オフセット補正回路。
- 該補正回路はソフトウェア命令を実行することが可能で、ゼロ交差時間遅延カウンタを有するプロセッサを具備し、及び該ソフトウェア命令は与えられた瞬間に入力信号のサインを送信信号のサインと比較し、及び該プロセッサ増加,減少は該比較結果に基づく時間遅延カウンタに影響を及ぼさない、請求項1の直流オフセット補正回路。
- 下記手段を具備する、通信装置においてベースバンド送信信号から直流オフセットエラーを取り除くための直流オフセット補正回路、該装置はディジタル・ベースバンド入力信号を受信し、該入力信号は送信D/A変換器によりアナログ信号に変換され、及び該アナログ信号は送信信号を形成するために再構成フィルタによって濾波される:
f)送信信号をディジタル帰還信号に変換するための変換手段、
g)直流オフセットエラーに名目上等しい直流オフセット補正信号を作るために、ディジタル帰還信号をディジタル処理するための、変換手段に連結された、オフセット補正手段、
h)オフセット補正手段に連結された加算器手段、該加算器手段は入力信号を受信するための第1の入力とオフセット補正信号を受信するための第2の入力とを有し、該補正信号は入力信号に加えられ、それによって送信信号から直流オフセットエラーを取り除く。 - 該オフセット補正手段は下記手段を具備する、請求項11の直流オフセット補正回路:
i)入力信号及び送信信号に答えるエラー信号を発生するための決定手段、該エラー信号はいかなる与えられた瞬間でも入力信号と送信信号との相関サインの表示である、及びエラー信号を積分するための、決定手段に連結された、積分器手段。 - 下記工程を含む、入力信号を受信する通信装置において送信信号に賦課された直流オフセットエラーを取り除くための方法、該入力信号はアナログ信号に変換され、続いて送信信号を作る装置内で濾波される、
i)送信信号をディジタル帰還信号に変換する、
j)直流オフセットエラーと名目上等しい直流オフセット補正信号を形成するためにディジタル帰還信号を処理する;及び直流オフセット補正信号を入力信号に加え、それによって直流オフセットエラーを送信信号から取り除く。 - 該処理工程(b)は時間の終わりまでディジタル帰還信号を積分する工程を具備する、請求項13の方法。
- 該処理工程(b)は下記工程を具備する、請求項13の方法、
k)入力信号の最上位ビットを受信する、
l) ディジタル帰還信号を受信する、
m)入力信号の最上位ビットをデイジタル帰還信号と比較する、及び
n)比較工程(C)の結果に基づいてカウンタを計時する。 - 下記を具備する、通信装置において汎用プロセッサーで実行するコンピュータプログラム、該装置はディジタル入力信号を受信し、入力信号をアナログ信号に変換し、そして送信信号を作るためにアナログ信号を濾波し、及び該装置は直流オフセットエラーを送信信号に導入する、
o)送信信号をディジタル帰還信号に変換するための第1の命令セット、
p)直流オフセットエラーと名目上等しい直流オフセット補正信号を形成するためにディジタル帰還信号を処理するための第2の命令セット、及び直流オフセット補正信号を入力信号に加え、それによって直流オフセットエラーを送信信号から取り除くための第3の命令セット。 - 該プログラムは通信装置における特定用途向け集積回路により実行される、請求項16のコンピュータ・プログラム。
- 該プログラムはフィールド・プログラマブル・ゲートアレイ装置により実行される、請求項16のコンピュータ・プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/107,054 US6154158A (en) | 1998-06-30 | 1998-06-30 | Digital-to-analog converter D.C. offset correction comparing converter input and output signals |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000557551A Division JP4422333B2 (ja) | 1998-06-30 | 1999-06-29 | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010045792A true JP2010045792A (ja) | 2010-02-25 |
JP2010045792A5 JP2010045792A5 (ja) | 2010-04-08 |
JP4589443B2 JP4589443B2 (ja) | 2010-12-01 |
Family
ID=22314600
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000557551A Expired - Fee Related JP4422333B2 (ja) | 1998-06-30 | 1999-06-29 | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 |
JP2009192162A Expired - Fee Related JP4589443B2 (ja) | 1998-06-30 | 2009-08-21 | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000557551A Expired - Fee Related JP4422333B2 (ja) | 1998-06-30 | 1999-06-29 | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 |
Country Status (14)
Country | Link |
---|---|
US (2) | US6154158A (ja) |
EP (1) | EP1090461B1 (ja) |
JP (2) | JP4422333B2 (ja) |
KR (1) | KR100562730B1 (ja) |
CN (1) | CN1183678C (ja) |
AT (1) | ATE313169T1 (ja) |
AU (1) | AU759884B2 (ja) |
BR (1) | BR9911734A (ja) |
CA (1) | CA2334999A1 (ja) |
DE (1) | DE69928934T2 (ja) |
ES (1) | ES2258334T3 (ja) |
HK (1) | HK1036530A1 (ja) |
ID (1) | ID28175A (ja) |
WO (1) | WO2000001073A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013031055A (ja) * | 2011-07-29 | 2013-02-07 | Fujitsu Semiconductor Ltd | Adc |
KR20150144196A (ko) | 2014-06-16 | 2015-12-24 | 삼성전기주식회사 | 오프셋 상쇄 장치, 그를 이용한 아날로그-디지털 변환기 및 아날로그-디지털 변환기의 오프셋 상쇄 방법 |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6137826A (en) * | 1997-11-17 | 2000-10-24 | Ericsson Inc. | Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals |
JP2000151403A (ja) * | 1998-11-04 | 2000-05-30 | Internatl Business Mach Corp <Ibm> | デジタル/アナログ変換器及び変換方法 |
US6611567B1 (en) * | 1999-01-29 | 2003-08-26 | Agere Systems, Inc. | Method and apparatus for pulse shaping |
US6434204B1 (en) * | 1999-03-04 | 2002-08-13 | Lucent Technologies Inc. | Method and system for DC offset correction of a quadrature modulated RF signal |
SE514770C2 (sv) * | 1999-05-25 | 2001-04-23 | Ericsson Telefon Ab L M | Förfarande och arrangemang för korrigering av offsetfel vid A/D-omvandling |
DE19948370A1 (de) * | 1999-10-06 | 2001-06-21 | Infineon Technologies Ag | Einrichtung und Verfahren zur Verarbeitung eines digitalen Datensignals in einem CDMA-Funksender |
US7170996B1 (en) * | 1999-10-18 | 2007-01-30 | Qualcomm Incorporated | Random number generation for encrypting cellular communications |
US6658065B1 (en) * | 2000-02-29 | 2003-12-02 | Skyworks Solutions, Inc. | System of and method for reducing or eliminating the unwanted sideband in the output of a transmitter comprising a quadrature modulator followed by a translational loop |
JP3515747B2 (ja) * | 2000-09-29 | 2004-04-05 | 沖電気工業株式会社 | ディジタル・アナログ変換回路 |
US6907235B2 (en) * | 2001-01-02 | 2005-06-14 | Texas Instruments Incorporated | Apparatus and method for canceling DC offset in communications signals |
EP1282256B1 (en) * | 2001-08-01 | 2006-10-04 | Alcatel | Measurement of the eye-opening of a signal |
US20030021357A1 (en) * | 2001-07-24 | 2003-01-30 | Victor Korol | Method and apparatus of zero deflection |
DE10136741A1 (de) * | 2001-07-27 | 2002-10-31 | Infineon Technologies Ag | Schaltungsanordnung zur Regelung eines Signal-Gleichanteils und Mobilfunksender |
TW521499B (en) * | 2002-02-18 | 2003-02-21 | Winbond Electronics Corp | Direct digital synthesizer |
DE10226326A1 (de) * | 2002-06-11 | 2004-01-15 | Schering Ag | 9-alpha-substiuierte Estratriene als selektiv wirksame Estrogene |
US6737999B2 (en) * | 2002-09-03 | 2004-05-18 | Analog Devices, Inc. | Mismatch-shaping for a quadrature digital-to-analog converter |
US7627817B2 (en) * | 2003-02-21 | 2009-12-01 | Motionpoint Corporation | Analyzing web site for translation |
US7447493B2 (en) * | 2003-02-28 | 2008-11-04 | Silicon Laboratories, Inc. | Tuner suitable for integration and method for tuning a radio frequency signal |
US7425995B2 (en) * | 2003-02-28 | 2008-09-16 | Silicon Laboratories, Inc. | Tuner using a direct digital frequency synthesizer, television receiver using such a tuner, and method therefor |
WO2004079924A2 (en) * | 2003-02-28 | 2004-09-16 | Silicon Laboratories Inc. | Tuner for radio frequency receivers and associated method |
US7358885B2 (en) * | 2003-02-28 | 2008-04-15 | Silicon Laboratories, Inc. | Mixing DAC architectures for a radio frequency receiver |
JP2005005873A (ja) * | 2003-06-10 | 2005-01-06 | Matsushita Electric Ind Co Ltd | オフセット補償機能付きd/a変換装置およびd/a変換装置のオフセット補償方法 |
US6919833B2 (en) * | 2003-09-04 | 2005-07-19 | Regan N. Mills | Parallel converter topology for reducing non-linearity errors |
TWI236233B (en) * | 2003-12-26 | 2005-07-11 | Winbond Electronics Corp | Apparatus and method for detecting and compensating current offset |
TWI235555B (en) * | 2004-03-18 | 2005-07-01 | Mediatek Inc | DAC DC offset calibration method and related apparatus |
US8204466B2 (en) | 2004-05-21 | 2012-06-19 | Realtek Semiconductor Corp. | Dynamic AC-coupled DC offset correction |
JP3971414B2 (ja) * | 2004-07-16 | 2007-09-05 | ローム株式会社 | A/d変換装置、およびこれを用いた通信機器 |
US7948327B1 (en) | 2005-06-30 | 2011-05-24 | Cypress Semiconductor Corporation | Simplified phase lock loop control model system and method |
US7961059B1 (en) | 2005-06-30 | 2011-06-14 | Cypress Semiconductor Corporation | Phase lock loop control system and method with non-consecutive feedback divide values |
US7701297B1 (en) | 2005-06-30 | 2010-04-20 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer with improved frequency shape by adjusting the length of a standard curve used for spread spectrum modulation |
US8174326B1 (en) * | 2005-06-30 | 2012-05-08 | Cypress Semiconductor Corporation | Phase lock loop control error selection system and method |
US7912109B1 (en) | 2005-06-30 | 2011-03-22 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation |
US8072277B1 (en) | 2005-06-30 | 2011-12-06 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer |
US7741918B1 (en) | 2005-06-30 | 2010-06-22 | Cypress Semiconductor Corporation | System and method for an enhanced noise shaping for spread spectrum modulation |
US7813411B1 (en) | 2005-06-30 | 2010-10-12 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation |
US7932787B1 (en) | 2005-06-30 | 2011-04-26 | Cypress Semiconductor Corporation | Phase lock loop control system and method |
US7773968B2 (en) * | 2006-11-30 | 2010-08-10 | Silicon Laboratories, Inc. | Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures |
CN101212436B (zh) * | 2006-12-25 | 2010-11-03 | 联芯科技有限公司 | 高通滤波器的频响特性的补偿装置及方法及零中频接收机 |
CN101715628A (zh) * | 2007-05-16 | 2010-05-26 | 智慧投资控股40有限公司 | 低功率数模转换器 |
JP2008292325A (ja) * | 2007-05-24 | 2008-12-04 | Sanyo Electric Co Ltd | 信号検出回路 |
US8285554B2 (en) * | 2007-07-27 | 2012-10-09 | Dsp Group Limited | Method and system for dynamic aliasing suppression |
US8503695B2 (en) * | 2007-09-28 | 2013-08-06 | Qualcomm Incorporated | Suppressing output offset in an audio device |
CN101494443B (zh) * | 2008-01-23 | 2011-10-12 | 财团法人工业技术研究院 | 直流偏移校正电路及方法 |
US7782127B2 (en) * | 2008-01-25 | 2010-08-24 | Broadcom Corporation | Multi-mode reconstruction filter |
US7825844B2 (en) * | 2008-02-06 | 2010-11-02 | Qualcomm Incorporated | Adaptive high-order digital-to-analog conversion |
CN101552753B (zh) * | 2008-03-31 | 2012-12-26 | 晨星半导体股份有限公司 | 无线通信装置的直流偏移校正电路及其校正方法 |
DE102008038356B4 (de) * | 2008-08-19 | 2010-05-12 | Siemens Aktiengesellschaft | Zählratengesteuertes Schema einer elektronischen Schaltung zur Bereitstellung eines stabilen Basispegelsignals für hohe Signalintensitäten |
JP2010054218A (ja) * | 2008-08-26 | 2010-03-11 | Toyota Central R&D Labs Inc | デジタル信号処理装置及びそれを有するフェーズドアレイレーダ |
US20120288035A1 (en) * | 2011-05-11 | 2012-11-15 | Udo Karthaus | Base-band to radio frequency up-converter |
US8471741B2 (en) * | 2011-11-14 | 2013-06-25 | Analog Devices, Inc. | Method and device for reducing inter-channel coupling in interleaved and multi-channel ADCs |
US8681026B2 (en) * | 2012-02-29 | 2014-03-25 | Silicon Laboratories Inc. | Digital to analog converter |
CN103532891B (zh) * | 2012-07-06 | 2016-09-07 | 展讯通信(上海)有限公司 | 接收机及直流估计方法和装置、直流消除方法和装置 |
KR101987284B1 (ko) | 2012-12-13 | 2019-06-10 | 삼성전자주식회사 | OOK(On-Off Keying)수신기에서 송신 심볼의 검출을 위한 임계값을 적응적으로 설정하는 장치 및 방법 |
JP6150245B2 (ja) | 2013-03-07 | 2017-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 送信装置、受信装置、通信システム、回路装置、通信方法およびプログラム |
US9154147B2 (en) * | 2013-03-15 | 2015-10-06 | Integrated Device Technology Inc. | Systems and methods for estimation of offset and gain errors in a time-interleaved analog-to-digital converter |
KR101975830B1 (ko) | 2013-04-02 | 2019-05-09 | 한국전자통신연구원 | 빔 형성 장치 및 그것의 빔 형성 방법 |
US9130586B1 (en) * | 2013-11-14 | 2015-09-08 | Systems & Technology Research, Llc | System and method of digital-to-analog signal conversion |
ITUB20153503A1 (it) | 2015-09-09 | 2017-03-09 | St Microelectronics Srl | Procedimento e dispositivo di controllo della dinamica, apparecchiatura e prodotto informatico |
CN105337615A (zh) * | 2015-12-01 | 2016-02-17 | 深圳市思榕科技有限公司 | 一种产生高精度dac电压的方法 |
WO2017185315A1 (en) | 2016-04-29 | 2017-11-02 | Teradyne (Shanghai) Co., Ltd. | Method and test system for providing accurate analog signals |
US10243614B1 (en) * | 2018-01-26 | 2019-03-26 | Kandou Labs, S.A. | Method and system for calibrating multi-wire skew |
DE102018106071B4 (de) * | 2018-03-15 | 2019-12-12 | Tdk Electronics Ag | Verstärkerschaltungsanordnung und Verfahren zum Kalibrieren derselben |
CN111030690B (zh) * | 2019-12-24 | 2023-09-15 | 山东浪潮科学研究院有限公司 | 一种零中频波形发生系统的直流偏置校准装置及方法 |
US11368277B1 (en) | 2021-04-21 | 2022-06-21 | Apple Inc. | Accurate sign change for radio frequency transmitters |
US11489535B1 (en) * | 2021-05-11 | 2022-11-01 | Nxp B.V. | Analog-to-digital converter (ADC) testing |
CN113670357A (zh) * | 2021-08-03 | 2021-11-19 | 深圳市汇川技术股份有限公司 | 信号处理方法及电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60165831A (ja) * | 1984-02-09 | 1985-08-29 | Sharp Corp | Pcm方式再生装置 |
JPH02308643A (ja) * | 1989-05-24 | 1990-12-21 | Toshiba Corp | ディジタル変調器 |
JPH07202693A (ja) * | 1993-11-30 | 1995-08-04 | Nokia Mobile Phones Ltd | 電子装置における信号オフセットを補償するための方法、及びそのための装置 |
JPH09261053A (ja) * | 1996-03-18 | 1997-10-03 | Hitachi Ltd | D/a変換出力回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6100827A (en) * | 1998-09-11 | 2000-08-08 | Ericsson Inc. | Modulation systems and methods that compensate for DC offset introduced by the digital-to-analog converter and/or the low pass filter thereof |
-
1998
- 1998-06-30 US US09/107,054 patent/US6154158A/en not_active Expired - Lifetime
-
1999
- 1999-06-29 AT AT99930809T patent/ATE313169T1/de not_active IP Right Cessation
- 1999-06-29 WO PCT/US1999/014656 patent/WO2000001073A1/en active IP Right Grant
- 1999-06-29 CA CA002334999A patent/CA2334999A1/en not_active Abandoned
- 1999-06-29 EP EP99930809A patent/EP1090461B1/en not_active Expired - Lifetime
- 1999-06-29 CN CNB998079693A patent/CN1183678C/zh not_active Expired - Fee Related
- 1999-06-29 DE DE69928934T patent/DE69928934T2/de not_active Expired - Lifetime
- 1999-06-29 ES ES99930809T patent/ES2258334T3/es not_active Expired - Lifetime
- 1999-06-29 BR BR9911734-7A patent/BR9911734A/pt not_active IP Right Cessation
- 1999-06-29 JP JP2000557551A patent/JP4422333B2/ja not_active Expired - Fee Related
- 1999-06-29 ID IDW20010243A patent/ID28175A/id unknown
- 1999-06-29 AU AU47261/99A patent/AU759884B2/en not_active Ceased
- 1999-06-29 KR KR1020007014962A patent/KR100562730B1/ko not_active IP Right Cessation
-
2000
- 2000-09-14 US US09/662,265 patent/US6278391B1/en not_active Expired - Lifetime
-
2001
- 2001-10-17 HK HK01107246A patent/HK1036530A1/xx not_active IP Right Cessation
-
2009
- 2009-08-21 JP JP2009192162A patent/JP4589443B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60165831A (ja) * | 1984-02-09 | 1985-08-29 | Sharp Corp | Pcm方式再生装置 |
JPH02308643A (ja) * | 1989-05-24 | 1990-12-21 | Toshiba Corp | ディジタル変調器 |
JPH07202693A (ja) * | 1993-11-30 | 1995-08-04 | Nokia Mobile Phones Ltd | 電子装置における信号オフセットを補償するための方法、及びそのための装置 |
JPH09261053A (ja) * | 1996-03-18 | 1997-10-03 | Hitachi Ltd | D/a変換出力回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013031055A (ja) * | 2011-07-29 | 2013-02-07 | Fujitsu Semiconductor Ltd | Adc |
KR20150144196A (ko) | 2014-06-16 | 2015-12-24 | 삼성전기주식회사 | 오프셋 상쇄 장치, 그를 이용한 아날로그-디지털 변환기 및 아날로그-디지털 변환기의 오프셋 상쇄 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1307749A (zh) | 2001-08-08 |
DE69928934T2 (de) | 2006-08-24 |
AU759884B2 (en) | 2003-05-01 |
HK1036530A1 (en) | 2002-01-04 |
ES2258334T3 (es) | 2006-08-16 |
JP2002519925A (ja) | 2002-07-02 |
AU4726199A (en) | 2000-01-17 |
ATE313169T1 (de) | 2005-12-15 |
CA2334999A1 (en) | 2000-01-06 |
US6278391B1 (en) | 2001-08-21 |
CN1183678C (zh) | 2005-01-05 |
JP4589443B2 (ja) | 2010-12-01 |
JP4422333B2 (ja) | 2010-02-24 |
KR100562730B1 (ko) | 2006-03-20 |
WO2000001073A1 (en) | 2000-01-06 |
US6154158A (en) | 2000-11-28 |
EP1090461B1 (en) | 2005-12-14 |
ID28175A (id) | 2001-05-10 |
BR9911734A (pt) | 2002-04-23 |
DE69928934D1 (de) | 2006-01-19 |
KR20010053265A (ko) | 2001-06-25 |
EP1090461A1 (en) | 2001-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4589443B2 (ja) | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 | |
US6002352A (en) | Method of sampling, downconverting, and digitizing a bandpass signal using a digital predictive coder | |
US7859442B2 (en) | Asynchronous sigma delta analog to digital converter using a time to digital converter | |
JP4214098B2 (ja) | シグマデルタ送信回路及びそれを用いた送受信機 | |
US6166668A (en) | Method and apparatus for providing DC offset correction and hold capability | |
US20090091486A1 (en) | Analog To Digital Conversion Using Irregular Sampling | |
US8515379B2 (en) | Receiver capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof | |
KR100700411B1 (ko) | 송신기 및 이 송신기를 포함하는 집적 회로 | |
US7417513B2 (en) | System and method for signal filtering in a phase-locked loop system | |
KR20020034065A (ko) | 이득 및 위상 왜곡 보상 기능을 가지는 이동통신 송신시스템 | |
US7889810B2 (en) | Method and apparatus for a nonlinear feedback control system | |
US10594335B1 (en) | Square-law companding apparatus based on nonlinear operations on modulated bit-stream | |
MXPA00012437A (en) | Method and apparatus for d.c. offset correction in digital-to-analog converters | |
JP4217622B2 (ja) | デジタル変調された高周波信号の変調エラーを計測する方法 | |
JP2514113B2 (ja) | スペクトル拡散復調装置 | |
Leyonhjelm et al. | An efficient implementation of bandlimited dithering | |
JP2000124804A (ja) | A/d変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |