KR100700411B1 - 송신기 및 이 송신기를 포함하는 집적 회로 - Google Patents

송신기 및 이 송신기를 포함하는 집적 회로 Download PDF

Info

Publication number
KR100700411B1
KR100700411B1 KR1020007008838A KR20007008838A KR100700411B1 KR 100700411 B1 KR100700411 B1 KR 100700411B1 KR 1020007008838 A KR1020007008838 A KR 1020007008838A KR 20007008838 A KR20007008838 A KR 20007008838A KR 100700411 B1 KR100700411 B1 KR 100700411B1
Authority
KR
South Korea
Prior art keywords
phase
modulator
transmitter
signal
vco
Prior art date
Application number
KR1020007008838A
Other languages
English (en)
Other versions
KR20010040927A (ko
Inventor
제이 미니스브리안
필리페파스칼
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20010040927A publication Critical patent/KR20010040927A/ko
Application granted granted Critical
Publication of KR100700411B1 publication Critical patent/KR100700411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0058—Quadrature arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

송신기(10)는 위상 변조기(12)와 상대적으로 고출력인 전압 제어 발진기(VCO)(16)를 구비하는 위상 동기 루프(PLL)(14)를 포함한다. PLL(14)은 VCO 출력으로부터 유도된 위상 비교 주파수를 위상 변조기로부터 유도된 위상 변조된 IF 반송파와 비교하기 위한 위상 감지 검출기(30)를 포함한다. 위상 변조기(12)는 기준 주파수 소스(42), 상기 소스에 의해 생성된 기준 주파수의 4개의 직교 위상 성분을 유도하기 위한 수단(44) 및 상기 4 개의 직교 성분들 사이에 랜덤 보간법을 통해 위상 변조된 IF 반송파를 유도하기 위하여 복소 변조 수단(50, 52)에 의해 제어되는 위상 선택 수단(46)을 포함한다.

Description

송신기 및 이 송신기를 포함하는 집적 회로{TRANSMITTER AND INTEGRATED CIRCUIT COMPRISING THE SAME}
본 발명은 GSM(Global System for Mobile Communications)과 같은 표준에 따라 동작하거나 이 표준을 기초로 한 셀룰러 전화에 있어서 특정하지만 배타적이지는 않은 응용을 구비하는 송신기에 관한 것이다. 본 발명의 설명의 편의를 위하여, 본 발명은 GSM 900 표준을 참조하여 설명될 것이다.
이 송신기는 트랜시버의 송신부일 수 있으며 본 명세서와 청구 범위에서 "송신기"는 독립형 송신기와 트랜시버의 송신부를 포함하는 것이다.
첨부 도면의 도 1 및 도 2는 GSM 900에 대한 송신기 잡음과 변조 명세(modulation specification)와, 변조에 대한 스펙트럼 템플레이트(template)를 각각 도시한다. 도 1 은 +33㏈m의 반송파 전력 레벨을 기준한 1 Hz 대역폭의 허용된 레벨의 바람직하지 않은 잡음을 나타낸다. 935MHz와 960MHz 사이의 GSM 수신 대역(Rx 대역)의 영역에서, 잡음은 -162㏈c 아래로 유지되어야 하며 925MHz와 935MHz 사이에서 이 잡음은 -150㏈c 아래에 있어야 한다. 특히 완전 일체형 송신기를 가지고 그러한 저잡음 레벨을 달성하는 것은 쉽지 않다.
도 2는 변조 스펙트럼을 도시하는 스펙트럼 템플레이트와 제로 주파수로 나타나 있는 반송파에 가까운 위상 잡음의 한계값을 도시한다. 400kHz와 1800kHz 사 이와 -400kHz와 -1800kHz 사이에서, 위상 잡음의 템플레이트와 바닥 사이에 예를 들면 10㏈의 여유를 가지는 것이 바람직하다. 이 요구 조건을 충족하기 위하여, 송신기 전압 제어 발진기(VCO : Voltage Controlled Oscillator)의 출력에서의 변조에 대한 위상 추적 에러는 랜덤 데이터의 148비트에 대해 실질적으로 5°rms 이하이며 20°피크값이어야 한다.
본 발명의 목적은 미리 결정된 송신기 잡음과 변조 명세를 달성하며 집적될 수 있는 송신기 구조를 제공하는 것이다.
본 발명에 따라, 위상 변조기와, 상대적으로 고출력의 전압제어 발진기(VCO)를 구비하는 위상 동기 루프를 포함하는 송신기를 제공하는데, 위상 변조기는 기준 주파수 소스와, 상기 기준 주파수 소스로부터 유도된 적어도 2 개의 위상 성분 사이에서 랜덤 보간법을 통해 위상 변조 신호를 유도하기 위한 수단을 포함한다.
본 발명은 위상 변조기와, 상대적으로 고출력의 전압 제어 발진기(VCO)와 상기 위상 변조기의 출력에 연결된 입력을 구비하는 위상 감지 검출기를 구비하는 위상 동기 루프를 포함하는 송신기를 제공하되, 상기 위상 변조기는 기준 주파수 소스, 상기 소스로 생성되는 기준 주파수의 적어도 2개의 위상 성분을 유도하기 위한 수단, 및 상기 적어도 2 개의 위상 성분들 사이에 랜덤 보간법을 통해 위상 변조 신호를 유도하기 위하여 변조기를 통해 제어되는 위상 선택 수단을 포함한다.
본 발명의 일 실시예는 동일 진폭인 4개의 직교 위상 성분으로 출력이 분할되는 고정 주파수 안정 기준 발진기를 사용한다. 단일 폴, 4-방향 탭 셀렉터(single pole, 4-way tap selector)는 위상 동기 루프(PLL)로 전달하기 위하여 4개의 직교 위상 성분 중 어느 하나를 선택한다. 요구되는 순간 위상을 정확하게 얻기 위하여, 탭 셀렉터는 본질적으로 보간법의 방법으로 4개의 직교 위상 성분들 사이를 랜덤하고 신속하게 호핑(hop)하도록 이루어진다. 신속하게 호핑하여, 임의의 잡음은 원하는 주파수 대역 밖으로 이동(shift)되고 루프 필터링으로 제거된다. 탭 셀렉터의 평균 위치가 요구되는 위상값에 대응하며 양자화 잡음의 에너지가 PLL의 대역폭 이외의 고주파수로 변환되도록 복소 2 비트의 비트-스트림 변조기의 제어하에서 스위칭이 수행된다.
이 구조는 반송파에 가까이 있는 잡음 레벨을 아주 낮게 생성하고, 집적 회로 프로세스 변동에 대해 허용 오차 내에 있다. 이것은 IF 반송파에 대하여 변조를 적용하는 간단하고, 융통성 있으며 용이하게 구현할 수 있는 방법이다.
이제 본 발명은 첨부 도면을 참조하여 예를 통해 설명될 것이다.
도 1 은 GSM 900에 대한 송신기 잡음과 변조 명세를 도시하는 그래프.
도 2 는 변조를 위한 템플레이트를 도시하는 도면.
도 3 은 본 발명에 따라 이루어진 송신기의 일 실시예의 개략적인 블록도.
도 4 는 I 및 Q 시그마/델타 변조기를 사용하여 4 개의 위상 값을 갖는 위상 보간법을 도시하는 도면.
도 5 는 도 3 에 도시된 송신기에 사용되는 디지털 방식으로 구현되는 복소 시그마/델타 변조기(52)의 개념을 도시하기에 적합한 복소 시그마/델타 변조기의 개략적인 블록도.
도면에서, 동일 참조 번호는 대응 부분을 나타내는데 사용되어 있다.
도 3 에 도시된 송신기(10)는 적당한 위상 변조와 임의의 희망하는 주파수 오프셋이 인가되는 중간 주파수(IF) 반송파를 제공하되, 변조된 IF 반송파는 본질적으로 위상 동기 루프(PLL)인 송신 루프(14)에 인가되는, 위상 변조기(12)를 포함한다.
먼저 송신 루프(14)를 참조하면, 송신 루프는 880MHz 내지 915MHz의 GSM 송신 대역에서 출력 신호를 발생시키는 고출력 송신기 VCO(16)를 포함한다. 이 VCO(16)의 출력은 출력 증폭기(18)에 연결되며, 출력 증폭기(18)는 다시 안테나(20)로 구성되는 신호 전파 장치에 연결된다.
VCO(16)의 광대역 튜닝은 출력 신호 주파수를 위상 비교 주파수로 다운 믹싱하는 것을 포함한다. VCO(16)의 출력은 믹서(22)의 한 입력에 연결되며, 믹서(22)의 제 2 입력은 외부 튜닝 VCO(24)에 연결된다. 트랜시버의 일부인 송신기의 경우에, VCO(24)는 수신기(도시되지 않음)의 국부 발진기 주파수를 생성하는데 사용될 수 있다. 믹싱을 한 결과는 차이 주파수를 통과시키는 저역 통과 필터(26)에 인가된다. 차이 주파수는 선택적으로 디바이더(28)를 통해 위상 비교기(30)의 입력(32)에 입력된다. 위상 변조기(12)로부터 변조된 IF 반송파는 위상 비교기(30)의 다른 입력(34)에 연결된다. 위상 비교기(30)는 위상 감지 검출기로서 기능하며, 입력(32, 34) 상의 신호들 사이의 위상 차이를 나타내는 신호는 저역 통과 필터(36)를 통해 적분기(38, 40)에 공급된다. 적분기(38, 40)는 VCO(16) 주파수를 필요한 만큼 풀링하는데 사용되는 출력 전압을 제공한다.
동작 중 위상 동기 루프(PLL)의 임무는 위상 변조기(12)로부터 입력 변조된 IF 반송파 상에 존재하는 위상 변조 신호를 재생하며 이 변조 신호를 VCO(16)에 가능한 한 충실하게 전송한다. 그렇게 할 때, 상기 PLL은 변조의 대역폭 이외의 IF 반송파 상의 임의의 불필요한 잡음을 제거하는 튜닝 가능한 협대역 필터로서 또한 동작하여야 한다. GSM의 경우에, GSM 에 대한 변조 대역폭은 200kHz의 채널 간격 이상부터 400kHz에 이르는 값까지 연장된다. 그러므로, 루프 대역폭은 변조를 왜곡시키지 않기 위하여 이 숫자보다 더 낮아서는 아니되며 위상 잡음을 효과적으로 감쇠시키도록 하기 위하여 더 높아서도 아니된다. 의사 방출(spurious emission)에 대한 GSM 명세를 충족하기 위하여, 루프는 20MHz 정도의 큰 주파수 오프셋으로 임의의 위상 잡음의 매우 큰 감쇠를 계속 제공하여야 한다. 더욱이, 루프 VCO 그자체는 20MHz 오프셋으로 매우 낮은 레벨(즉, -162㏈c/Hz)의 위상 잡음을 생성하여야 하며 이 이유로 인하여 상대적으로 고출력을 가져야 한다.
PLL의 설계는, 송신기 출력이 5°의 rms. 위상 추적 에러 요구 조건과 스펙트럼 템플레이트 요구조건을 두 조건에 대해 우수한 작업 여유를 갖고 충족하도록 최적 루프 역학관계(즉, 루프 대역폭)를 결정하는 큰 문제가 있다. 송신 루프(14)는 두 개의 적분기를 이용하는데, 즉 루프 대역폭의 내부에 있는 주파수에 대한 제 2 차의 루프를 실질적으로 VCO(16)의 내부와 외부에 하나씩 있는 적분기를 사용한다. 외부 루프 적분기 주변의 순방향 경로는 루프 전달 함수가 180kHz의 개방 루프 차단 주파수 바로 아래의 주파수에 제 1 차로 반전시키게 함으로써 루프 안정성을 보장한다. 루프에서 예비 저역 통과 필터(36)는 광대역 위상 잡음에 필요한 큰 필터링을 제공하는 시간 연속적인 아날로그 필터이다. 이것은 등급 2(degree 2)이며 이 루프에 약 400kHz의 폐쇄 루프 대역폭을 넘어 제 3 차 특성을 제공한다.
선택적으로, 디바이더(28)가 존재한다면, 송신기 출력은 다수의 위상 비교 주파수로 다운 믹싱된다. 이것은 루프의 주파수 이득의 증가로 인해 오프셋 튜닝 성능을 증가시키는 이점을 제공할 수 있다. 그러나, 증가된 주파수 이득은 또한 위상 변조기(12)의 출력에서 위상 양자화 잡음의 낮은 레벨을 요구하는데, 이것은 달성하기가 쉬울 수 있거나 쉽지 않을 수 있다. 디바이더 비(N)가 증가됨에 따라 달성될 수 있는 오프셋 튜닝 성능과 VCO(16) 출력 상에 나타나는 위상 잡음 레벨 사이에는 트레이드 오프(trade-off)가 있게 된다. 변조를 위하여 올바른 위상 추적을 유지하기 위하여, 위상 변조기(12)에 있는 GMSK 변조기 블록(50)에서 발생된 순시 위상 편이는 또한 N으로 나누어져야 한다. VCO(16) 출력의 주파수 변환에 대해 디바이더(28)만을 사용하는 극단적인 경우는 외부 VCO(24)와 믹서(22)를 제거하는 것에 의해 그 매력을 가지지만, 시스템의 하나 또는 그 이상의 다른 성능 파라미터를 심각하게 손상하지 않기 위하여 주의를 다해야 한다.
위상 변조기(12)로 돌아가면, 위상 변조기의 기본적인 동작 원리가 이 예에서는 주파수(fref=52MHz)를 갖는 안정 기준 발진기(42)의 사인 출력을 취하고, 예를 들어, 0°, 90°, -90° 및 180°(도시되어 있음), 또는 45°135°, -135° 및 -45°와 같은 4 개의 상대적 출력 위상을 유도하기 위하여 아날로그 위상 스플리터(44)를 사용하는 것이다. 4 개의 상대적 출력 위상은 위상 비교기(30)의 입력(34)에 공급되는 변조된 IF 반송파를 제공하기 위해 제어되는 탭 셀렉터(46)의 각 탭에 공급된다.
IF 반송파가 정확한 위상으로 변조되는 것을 보장하기 위하여, 위상은 탭들 사이를 랜덤하고 매우 신속하게 스위칭함으로써 탭 셀렉터(46)에서 이용 가능한 4 개의 위상들 사이에 보간하여 유도된다. 랜덤화 프로세스는 평균 출력 위상이 요구되는 값과 동일하며 잡음 스펙트럼이 저주파수에서 가능한 한 적은 에너지를 포함하는 것을 보장하여야 한다.
4 개의 위상들 사이를 보간하기 위해 탭 셀렉터(46)를 동작시키기 위한 신호는 GMSK(Gaussian Minimum Shift Keying) 변조기 블록(50)의 입력(48)에 인가되는 입력 데이터 신호로부터 유도된다. GMSK 블록(50)의 최후의 단계에서, I 및 Q 신호 성분의 복소 쌍은 순시 위상 편이의 코사인 및 사인을 취하여 구성된다. I 및 Q 신호 성분은 주파수(fclock = fref)에서 클록되는 복소 시그마/델타 변조기(52)에 공급된다. 복소 시그마/델타 변조기(52)는 I 및 Q 성분을 랜덤화하며 펄스 스트림의 시퀀스가 정확한 평균값을 가질 뿐만 아니라 필요한 잡음 스펙트럼 프로필을 가지는 값(+1, 또는 -1)의 두 개의 펄스 스트림을 생성한다. 이들 두 개의 펄스 스트림은 탭 셀렉터(46)의 순시 위치를 결정하는 2 비트 주소로 사용된다. 그 결과 PLL의 필터링 동작으로 쉽게 제거 가능한 양자화 잡음과 함께 탭 셀렉터의 출력에서 IF 반송파 상에 변조가 이제 나타나는 것이다.
임의의 주파수 오프셋이 없는 경우에 기준 주파수와 동일한 IF에서 위상 비교가 일반적으로 일어난다. 그러나, 주파수 오프셋은 PLL과 연관된 튜닝 VCO(24)의 셋팅을 변화시킬 필요가 전혀 없이 위상 변조기(12)에 인가될 수 있다. 주파수 오프셋을 인가시키는 것은 예를 들어, 튜닝 VCO에 요구되는 주파수 단계의 수를 감소시킬 수 있다. 튜닝 오프셋은 기울기가 요구되는 주파수 오프셋과 동일한 위상 램프를 추가하여 GMSK 변조기 블록의 입력(54)에 수치적으로 인가될 수 있다. 튜닝 오프셋은 또한 시그마/델타 변조기(52)의 입력(56)에 인가될 수 있다. 이 오프셋은 포지티브 또는 네거티브일 수 있으며 그 효과는 간단히 탭 셀렉터(46)가 포지티브 또는 네거티브 방향으로 평균적으로 회전하게 하는 시그마/델타 변조기(52)를 통해 전파된다. 그리하여, IF 는 변조의 위상 추적이 완전히 영향을 받지 않도록 하면서 해당 오프셋만큼 기준 주파수로부터 이동된다. 송신 루프(14)는 간단히 {루프에서 디바이더(28)가 존재하지 않는다고 가정하면} 출력 VCO(16)의 주파수에서 동일한 이동을 하게 하고 새로운 IF에서 위상 비교를 수행한다.
GMSK 변조기(50)와 복소 시그마/델타 변조기(52)에 동일 주파수 오프셋을 인가하는 이점은 양자화 잡음의 스펙트럼이 변조와 동일한 주파수 이동을 정확하게 하게 한다는 것이다. 결과적으로 튜닝 오프셋이 인가되고 튜닝 오프셋에 대한 한계값이 시그마/델타 변조기 내의 수치 프로세스(예를 들어 워드 길이와 고정 소숫점 연산)의 정확성과 주 VCO(16)의 튜닝 성능에 의하여 주로 결정될 때 신호대 잡음비에 증가는 없다. 튜닝 오프셋에 대해 덜 중대하지만, 특히 네거티브 주파수 이동에 대한 선택된 기준 주파수에 어느 정도의 관심을 또한 주의하여야 한다. PLL에서 이미지 필터링에 어려움이 발생하기 이전에 52MHz 기준에 대하여 50MHz와 같은 크기 만큼 이동을 허용하는 것이 가능할 수 있다. 그러나, 포지티브 주파수 이동에 대하여는 기준 주파수에 의하여 이론적으로 부과된 한계값은 없다.
도 4 는 위상 보간 프로세스를 예시하며 복소 시그마/델타 변조기(52)의 출력에서의 I 및 Q 값의 성군(constellation)과 탭 셀렉터(46)의 출력에서의 해당 위상 성군을 도시한다. 이들 위상 값은 예를 들어 0.7의 직경을 갖는 원 상에 놓여 있는데, 상기 직경은 I 및 Q 값이 복소 시그마/델타 변조기(52)에 대한 입력에 스케일링(scaled)된 인수(factor)에 해당한다. 그후, 위상의 평균값 즉 "보간된" 값을 결정하는 것은 I 및 Q 성분의 평균값(Iav 및 Qav)이다. 복소 벡터의 크기가 이 시스템에서 중요하지 않으며 탭 셀렉터(46)에 의하여 임의의 경우에는 버려지는 한편, 벡터의 진폭에 관한 정보는 여전히 복소 시그마/델타 변조기(52)의 출력에 존재한다는 것은 주목할 가치가 있다. 그리하여 진폭 성분을 포함하는 일정하지 않은 포락선 변조 구조가 사용되어야 한다면, 이것은 변조기 바로 앞에 스케일링 블록으로 주입되어야 할 것이며 변조기의 출력에서 적절한 필터링 후에 여전히 복구 가능하게 되어야 할 것이다.
위상 변조기(12)에 사용된 형태의 복소 시그마/델타 변조기는 순수하게 디지털 방식의 소자이다. 그러나, 설명을 하기 위하여, 복소 방식의 교차 연결된(cross coupled) 연속 시간의 저역 통과 시그마/델타 변조기(52)의 일 실시예를 어느 정도 상세하게 도시하는 도 5 에 도시된 것과 같은 아날로그 동등체를 통해 시그마/델타 변조기를 생각하는 것이 도움이 된다. 직교 관련 신호 I 및 Q 는 입력 단말(60, 61)에 각각 인가된다. 각 입력 단말(60, 61)은 제 4 차 시그마/델타 변조기(62, 64)에 연결된다. 각 변조기(62, 64)는 4 개의 직렬 연결된 트랜스컨덕터-커패시터 적분기(66, 68, 70, 72 및 67, 69, 71, 73)로 구성된 루프 필터를 포함한다. 각 변조기의 4개의 적분기 모두는 자이레이터(74, 76, 78, 80)에 의하여 교차 연결된다. 각 단계는 IF 대역에 있는 각 주파수에서 동조하도록 설정될 수 있는데, 이 주파수는 비(gm/C)에 따라 결정된다. 그러나, 이 상기 각각의 주파수들이 동일 주파수로 모두 설정되게 하는 것이 일반적이다. 그 주파수가 제로일 때, 교차 연결된 자이레이터는 이중화된다. C의 값은 잡음 요구 조건으로 설정되고 컨덕턴스(gm)는 그 C의 값에 희망하는 중심 주파수를 제공하도록 설정된다. 이들 단계를 교차 연결하는 것은 커패시터 값이 요구되는 주파수에서의 이동으로 결정되는 커패시터 사이트에서 네거티브 서셉턴스와 자이레이터의 특성 어드미턴스를 도입하는 효과를 가진다. 4 개의 단계(66, 68, 70, 72 및 67, 69, 71, 73)의 각 출력은 각 합산 단계(82, 83)에서 결합된다. 상기 단계 출력은 아날로그 신호가 fclock에서 1 비트 신호를 출력(88, 89)에 각각 제공하도록 오버샘플되는 각 1 비트 양자화 소자(84, 86)에 인가된다. 높은 오버샘플링비를 선택함으로써, 즉 평균이 이루어질 수 있는 샘플의 수가 높으면 높을수록, 양자화 잡음이 확산되는 주파수 범위가 더 커지게 되며, 이 잡음을 제거하는 PLL의 작업도 더 용이하게 된다.
양자화 소자(84, 86)의 출력은 또한 피드백되고, 필요하다면 스케일러(90, 92)에 의해 크기면에서 축척되며 각 입력 단자(60, 61) 상의 신호와 합산 단계(94, 96)에서 결합된다. 피드백 루프는 관련 주파수 대역에서, 양자화 소자(84, 86)로 생성된 양자화 잡음의 평균 값이 가능한 한 작게 되는 것을 보장한다.
송신기(10)를 구현할 때 GMSK 변조기 블록(50)과 복소 시그마/델타 변조기(52)는 모두 디지털 성분이며 그리하여 임의의 물리적 불완전성이 존재하지 않는다. 이 소자들은 범용 디지털 신호 프로세서(DSP)와 전용 하드웨어 코프로세서 상에서 실행되는 소프트웨어의 조합으로 구현될 수 있다. 그러므로, 이 소자들은 매우 다목적으로 사용되며 GSM 과 관련된 GMSK 외에 다른 변조 구조를 처리할 수 있다. 기준 발진기(42), 위상 스플리터(44) 및 탭 셀렉터(46)는 PLL의 모든 구성 요소가 그러한 것과 같이 매우 간단한 아날로그 성분이다.
비록 본 발명이 4 개의 위상 성분을 유도하는 위상 스플리터(44)를 참조하여 기술되어 있을지라도, 위상 보간의 범위가 제한될 수 있거나 특히 위상 회전의 방향이 몇몇 다른 수단으로 결정될 수 있다면 두 개의 위상 성분이 사용되는 것도 가능하고 4 개 이상의 위상 성분이 유도되는 것도 가능하다.
본 명세서와 청구범위에서, 단수 요소는 복수의 요소의 존재를 배재하지 않는다. 더욱이, "포함하는"이라는 단어는 리스트된 것과 다른 요소 또는 단계가 존재하는 것을 배재하지 않는다.
본 개시문을 판독하여 기타 변형이 당업자에게는 명백할 것이다. 그 변형은 집적 가능한 송신기와 그 송신기의 성분 소자의 설계, 제조, 및 사용으로 이미 공 지되어 있으며 본 명세서에서 이미 설명한 특성 대신에 또는 그 특성을 부가하여 사용될 수 있는 다른 특성을 포함할 수 있다.
무선 송신기는 특히 셀룰러 전화와 같은 휴대용 장치에 적용 가능하다.

Claims (10)

  1. 위상 변조기를 포함하는 송신기로서,
    위상 변조기는,
    - 기준 주파수 신호를 제공하는 기준 주파수 소스,
    - 기준 주파수 신호의 적어도 2개의 위상 성분을 유도하는 위상 스플리터,
    - 디지털 제어 신호에 따라 적어도 두 개의 위상 성분 중 하나를 선택하는 위상 셀렉터,
    - 입력 신호에 따라 디지털 제어 신호를 생성하는 변조기 조립체를 구비하고,
    디지털 제어 신호는 적어도 두 개의 위상 성분 사이에 랜덤 보간법을 제공하며, 이는 위상 셀렉터가 디지털 제어 신호의 평균값에 대응하는 평균 위상을 갖는 위상 변조된 기준 주파수 신호를 출력하게 하며, 송신기는 비교적 높은 구동 전압 제어 발진기(VCO) 및 VCO로부터 유도된 위상 비교 신호를 위상 변조기 조립체로부터의 위상 변조된 기준 주파수 신호와 비교하는 위상 감지 검출기를 갖는 위상 동기 루프를 더 포함하는, 송신기.
  2. 제1 항에 있어서,
    위상 스플리터는 네 개의 직교 위상 성분을 유도하는 것을 특징으로 하는, 송신기.
  3. 제2 항에 있어서, 상기 변조기 조립체는,
    - 입력 신호를 기초로 해서 직교 관련 신호 성분의 복소 쌍을 구성하는 직교 변조기, 및
    - 상기 직교 관련 신호 성분의 상기 복소 쌍을 랜덤화시키기 위한 그리고 2 비트 주소(address)를 포함하는 두 개의 펄스 스트림을 생성하기 위한 복소 시그마/델타 변조기로서, 두 개의 펄스 스트림은 위상 스플리터에 인가되는 디지털 위상 변조 신호를 구성하는, 복소 시그마/델타 변조기
    를 포함하는 것을 특징으로 하는, 송신기.
  4. 제3 항에 있어서, 직교 변조기는 GMSK 변조기인 것을 특징으로 하는, 송신기.
  5. 제3 항에 있어서,
    잡음 스펙트럼을 이동시키기 위해 그리고 튜닝 오프셋을 인가하기 위해 위상 스플리터는 직교 변조기와 복소 시그마/델타 변조기에 연결되는 것을 특징으로 하는, 송신기.
  6. 제1 항에 있어서,
    광대역 위상 잡음을 필터링 제거하기(filtering-out) 위한 시간 연속(time continuous) 아날로그 저역 통과 필터는 상기 위상 감지 검출기에 연결되며, 상기 저역 통과 필터의 출력은 상기 VCO에 연결된 출력을 구비하는 적분기에 인가되는 것을 특징으로 하는, 송신기.
  7. 제6 항에 있어서, 상기 위상 비교 주파수는 상기 VCO 주파수를 분할하여 유도되는 것을 특징으로 하는, 송신기.
  8. 제1 항에 청구된 바와 같은 상기 송신기에 사용하기 위한 집적 회로로서,
    변조기 조립체를 구현하기 위해 소프트웨어-프로그램된 디지털 신호 프로세서(DSP)와 전용 하드웨어 코-프로세서 소프트웨어를 포함하는, 집적 회로.
  9. 삭제
  10. 삭제
KR1020007008838A 1998-12-14 1999-12-13 송신기 및 이 송신기를 포함하는 집적 회로 KR100700411B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9827363.4A GB9827363D0 (en) 1998-12-14 1998-12-14 Transmitter
GB9827363.4 1998-12-14

Publications (2)

Publication Number Publication Date
KR20010040927A KR20010040927A (ko) 2001-05-15
KR100700411B1 true KR100700411B1 (ko) 2007-03-27

Family

ID=10844096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007008838A KR100700411B1 (ko) 1998-12-14 1999-12-13 송신기 및 이 송신기를 포함하는 집적 회로

Country Status (9)

Country Link
US (1) US6420940B1 (ko)
EP (1) EP1055283B1 (ko)
JP (1) JP4665121B2 (ko)
KR (1) KR100700411B1 (ko)
CN (1) CN1248473C (ko)
DE (1) DE69924097T2 (ko)
GB (1) GB9827363D0 (ko)
TW (1) TW444438B (ko)
WO (1) WO2000036742A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69933922T2 (de) * 1998-12-22 2007-09-13 Koninklijke Philips Electronics N.V. Sendeschaltung für ein Hochfrequenzsignal
EP1178601B1 (en) * 2000-08-04 2005-02-16 Freescale Semiconductor, Inc. Frequency modulation using a digital filter for baseband waveshaping
US6650875B1 (en) * 2000-08-30 2003-11-18 Skyworks Solutions, Inc. Transmitter architecture having a secondary phase-error correction loop including an amplitude reconstruction system
US6975686B1 (en) * 2000-10-31 2005-12-13 Telefonaktiebolaget L.M. Ericsson IQ modulation systems and methods that use separate phase and amplitude signal paths
US7409012B2 (en) * 2001-07-06 2008-08-05 Motorola, Inc. Modulator and signaling method
GB2394133A (en) * 2002-10-17 2004-04-14 Toumaz Technology Ltd Radio receiver with reconfigurable filtering arrangement
US7181180B1 (en) 2003-05-15 2007-02-20 Marvell International Ltd. Sigma delta modulated phase lock loop with phase interpolation
EP1499030A3 (en) * 2003-07-14 2006-02-08 Samsung Electronics Co., Ltd. Wideband quadrature generation technique requiring only narrowband components and method thereof
US7860189B2 (en) * 2004-08-19 2010-12-28 Intrinsix Corporation Hybrid heterodyne transmitters and receivers
US7535311B2 (en) * 2006-11-30 2009-05-19 Infineon Technologies Ag Direct wideband modulation of a frequency synthesizer
TWI340553B (en) * 2007-05-29 2011-04-11 Univ Nat Taiwan Frequency shift keying modulator having sigma-delta modulated phase rotator
KR101054215B1 (ko) * 2008-12-19 2011-08-03 한국전자통신연구원 위상 변조기 및 환경 변화에 따른 성능 변화를 보상하는 위상 변조 방법
US9490944B2 (en) * 2012-10-12 2016-11-08 Innoventure L.P. Phase sector based RF signal acquisition
US9621197B2 (en) 2015-03-10 2017-04-11 Samsung Electronics Co., Ltd. Bi-phased on-off keying (OOK) transmitter and communication method
CN105357159B (zh) * 2015-09-29 2018-11-02 北京邮电大学 一种九倍频qpsk光载毫米波信号的产生方法和系统
CN108020821B (zh) * 2017-12-27 2021-06-08 成都锐芯盛通电子科技有限公司 一种相控阵雷达天线波束控制电路检测系统及其实现方法
US11575550B2 (en) 2021-01-29 2023-02-07 Rockwell Collins, Inc. System and method for high-entropy gaussian minimum shift keying (HE-GMSK) modulation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0748092A2 (en) * 1995-06-06 1996-12-11 Nokia Mobile Phones Ltd. Modulation method and modulator for digital signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2537934B2 (ja) * 1987-12-28 1996-09-25 松下電器産業株式会社 変調器
JP3419484B2 (ja) * 1992-03-30 2003-06-23 株式会社東芝 変調器、送信器
US5511236A (en) * 1993-12-07 1996-04-23 National Semiconductor Corporation Half duplex RF transceiver
DE69535233D1 (de) * 1995-12-26 2006-11-02 Lsi Logic Corp Rauschverminderung in digitalen Frequenzsynthetisierern
US5825257A (en) * 1997-06-17 1998-10-20 Telecommunications Research Laboratories GMSK modulator formed of PLL to which continuous phase modulated signal is applied

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0748092A2 (en) * 1995-06-06 1996-12-11 Nokia Mobile Phones Ltd. Modulation method and modulator for digital signal

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
‘A 10-14 GHz Linear MMIC Vector Modulator With less than 0.1 dB and 0.8 ?Amplitude and Phase Error''(IEEE Microwave and Milimeter-Wave Monolithic Circuit Symposium; 1990년 *

Also Published As

Publication number Publication date
CN1248473C (zh) 2006-03-29
KR20010040927A (ko) 2001-05-15
TW444438B (en) 2001-07-01
CN1406426A (zh) 2003-03-26
US6420940B1 (en) 2002-07-16
DE69924097D1 (de) 2005-04-14
EP1055283B1 (en) 2005-03-09
GB9827363D0 (en) 1999-02-03
JP2003516647A (ja) 2003-05-13
JP4665121B2 (ja) 2011-04-06
DE69924097T2 (de) 2006-04-13
WO2000036742A2 (en) 2000-06-22
WO2000036742A3 (en) 2002-09-26
EP1055283A2 (en) 2000-11-29

Similar Documents

Publication Publication Date Title
KR100700411B1 (ko) 송신기 및 이 송신기를 포함하는 집적 회로
KR100427836B1 (ko) 듀얼모드fm/cdma통신시스템
Riley et al. A simplified continuous phase modulator technique
US5701106A (en) Method and modulator for modulating digital signal to higher frequency analog signal
US8411788B2 (en) Digital transmitters for wireless communication
JP4212557B2 (ja) 送信回路およびそれを用いた送受信機
JP4214098B2 (ja) シグマデルタ送信回路及びそれを用いた送受信機
JP3419484B2 (ja) 変調器、送信器
JP4804458B2 (ja) ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
KR100780117B1 (ko) 각도 변조 ｒｆ 신호 수신기
US6392493B1 (en) Fractional-N frequency synthesizer
US20090086844A1 (en) Method And System For A Programmable Local Oscillator Generator Utilizing A DDFS For Extremely High Frequencies
US7127227B2 (en) Digital down-converter
JP2010045792A (ja) ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置
JP2010507342A (ja) アナログフィルタの帯域幅制御方法、帯域幅制御装置、および集積回路
US20020150169A1 (en) Apparatus and method for measuring propagation delay in an NB-TDD CDMA mobile communication system
US7417513B2 (en) System and method for signal filtering in a phase-locked loop system
JP4410128B2 (ja) 周波数変調装置及びポーラ変調送信装置
JP2005536907A (ja) シグマ−デルタ変換を用いたイメージ排斥回路
US11356106B2 (en) Phase locked loop and electronic device including the same
WO2006028607A1 (en) Adaptive pre-emphasis filtering in a phase modulator
Basetas et al. Comparison of recently developed single-bit all-digital frequency synthesizers in terms of hardware complexity and performance
GB2379105A (en) Improvements in or relating to fast frequency-hopping modulators and demodulators
Robar An FM receiver architecture for dual-mode/multi-mode mobile receivers.
JPH09326835A (ja) 無線機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee