JP2537934B2 - 変調器 - Google Patents
変調器Info
- Publication number
- JP2537934B2 JP2537934B2 JP62332061A JP33206187A JP2537934B2 JP 2537934 B2 JP2537934 B2 JP 2537934B2 JP 62332061 A JP62332061 A JP 62332061A JP 33206187 A JP33206187 A JP 33206187A JP 2537934 B2 JP2537934 B2 JP 2537934B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- modulator
- data
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、移動通信等の高能率データ伝送に利用する
変調器に関する。
変調器に関する。
従来の技術 一般に、移動通信等ではPSK（Phase Shift Keying）
変調器が用いられており、この種PSK変調器は、PLL（Ph
ase Locked Loop）回路により構成されている。
変調器が用いられており、この種PSK変調器は、PLL（Ph
ase Locked Loop）回路により構成されている。
第７図は、従来のPLL型PSK変調器を示し、10は、入力
端子12からの基準信号の位相により、入力端子１からの
ディジタル信号に応じてステップ状に位相変化する信号
θitを出力する位相変調器、11は、この信号θitと後述
する電圧制御発振器（VCO）７の出力信号θOTの位相誤
差信号を出力する位相比較器、５は、低域通過特性を有
し、位相比較器11からの位相誤差信号を平均化するとと
もに、後段の電圧制御発振器７が出力する変調信号θOT
の帯域をベースバンドで制限するためのループフィル
タ、７は、ループフィルタ５からの信号の電圧に応じて
発振して変調信号θOTを出力する電圧制御発振器であ
る。
端子12からの基準信号の位相により、入力端子１からの
ディジタル信号に応じてステップ状に位相変化する信号
θitを出力する位相変調器、11は、この信号θitと後述
する電圧制御発振器（VCO）７の出力信号θOTの位相誤
差信号を出力する位相比較器、５は、低域通過特性を有
し、位相比較器11からの位相誤差信号を平均化するとと
もに、後段の電圧制御発振器７が出力する変調信号θOT
の帯域をベースバンドで制限するためのループフィル
タ、７は、ループフィルタ５からの信号の電圧に応じて
発振して変調信号θOTを出力する電圧制御発振器であ
る。
上記構成において、ループフィルタ５の位相特性をGT
(S)とし、位相比較器11、電圧制御発振器７の変換係数
をそれぞれ、KDT、KOTとし、また、 KT＝KDT・KOT とすると、閉ループ伝達関数HT(S)は、 で表することができる。尚、θit(S)、θOT(S)はそれぞ
れ、各波形の位相特性である。
(S)とし、位相比較器11、電圧制御発振器７の変換係数
をそれぞれ、KDT、KOTとし、また、 KT＝KDT・KOT とすると、閉ループ伝達関数HT(S)は、 で表することができる。尚、θit(S)、θOT(S)はそれぞ
れ、各波形の位相特性である。
ここで、閉ループ伝達関数HT(S)を例えば、ナイキス
ト特性の平方特性を満たすようにし、この変調信号を復
調する場合にも同様にナイキスト特性の平方特性を満た
すようにし、また、変復調オーバオールでナイキストの
第１基準を満たすようにすると、波形効果のないデータ
伝送が可能となる。
ト特性の平方特性を満たすようにし、この変調信号を復
調する場合にも同様にナイキスト特性の平方特性を満た
すようにし、また、変復調オーバオールでナイキストの
第１基準を満たすようにすると、波形効果のないデータ
伝送が可能となる。
尚、閉ループ伝達関数HT(S)は、ベッセル特性を有す
る関数でもよい。
る関数でもよい。
発明が解決しようとする問題点 しかしながら、上記従来の変調器では、PLL回路で構
成されているために、次のような問題点がある。
成されているために、次のような問題点がある。
（１）電圧制御発振器７は一般に、温度変動や電圧変動
等により特性が変動するために、安定した所望のループ
特性を得るためには調整が必要となり、生産性に問題が
ある。
等により特性が変動するために、安定した所望のループ
特性を得るためには調整が必要となり、生産性に問題が
ある。
（２）高精度の基準信号を位相変調器10に入力しなけれ
ばならず、またPLLのロック検出回路等が必要となって
回路構成が複雑となり、高価となる。
ばならず、またPLLのロック検出回路等が必要となって
回路構成が複雑となり、高価となる。
（３）電圧制御発振器７がループ内に構成されているた
めに、周波数偏移を変更する場合ループ特性が変化する
ために、位相変調器10を大幅に変更して位相のシフト量
を変更しなければならない。
めに、周波数偏移を変更する場合ループ特性が変化する
ために、位相変調器10を大幅に変更して位相のシフト量
を変更しなければならない。
（４）位相比較器11が比較する信号の周波数は、電圧制
御発振器７の感度等により比較的低い周波数でなければ
ならず、また、マルチチャネル方式で用いる場合には、
位相変調器10に入力する基準信号の周波数を容易に変更
することができないために、無線周波数を直接変調する
ことができず、したがって、変調信号の周波数を変換す
ると、周波数変換に起因する高次の不要成分が帯域外の
輻射を招くという問題点がある。
御発振器７の感度等により比較的低い周波数でなければ
ならず、また、マルチチャネル方式で用いる場合には、
位相変調器10に入力する基準信号の周波数を容易に変更
することができないために、無線周波数を直接変調する
ことができず、したがって、変調信号の周波数を変換す
ると、周波数変換に起因する高次の不要成分が帯域外の
輻射を招くという問題点がある。
本発明は、PLLを用いることなくPSK変調を行うことが
でき、したがって、電圧制御発振器の調整を容易にする
ことができる安価な変調器を提供することを目的とす
る。
でき、したがって、電圧制御発振器の調整を容易にする
ことができる安価な変調器を提供することを目的とす
る。
問題点を解決するための手段 本発明は上記問題点を解決するために、位相変化を近
似微分パルスに変換して等価的な周波数変化として出力
するデータ発生回路と、前記データ発生回路の信号をベ
ースバンドで帯域制限する回路と、前記帯域制限回路か
らの信号の電圧に応じた発振周波数の信号を出力する電
圧制限発振器とを備えたものである。
似微分パルスに変換して等価的な周波数変化として出力
するデータ発生回路と、前記データ発生回路の信号をベ
ースバンドで帯域制限する回路と、前記帯域制限回路か
らの信号の電圧に応じた発振周波数の信号を出力する電
圧制限発振器とを備えたものである。
作用 本発明は上記構成により、周波数成分が電圧制御発振
器に入力するためにその調整を容易にすることができ、
PLLを用いることなくPSK変調を行うことができるため
に、安価な変調器を実現することができる。
器に入力するためにその調整を容易にすることができ、
PLLを用いることなくPSK変調を行うことができるため
に、安価な変調器を実現することができる。
実施例 以下、図面を参照して本発明の実施例を説明する。第
１図は、本発明に係る変調器の一実施例を示す概略ブロ
ック図、第２図は、第１図の変調器を簡略した変調器を
示すブロック図、第３図は、第１図、第２図の変調器と
従来の変調器を比較説明するための概略ブロック図、第
４図は、インパルスと近似インパルスの周波数特性を比
較説明するためのグラフ、第５図は、第１図、第２図の
変調器が４相PSK変調する場合の位相割り当ての説明
図、第６図は、４相PSK変調する場合の位相と周波数変
化を示すタイミングチャートであり、第７図に示す構成
部材と同一の構成部材には同一の参照符号を付す。
１図は、本発明に係る変調器の一実施例を示す概略ブロ
ック図、第２図は、第１図の変調器を簡略した変調器を
示すブロック図、第３図は、第１図、第２図の変調器と
従来の変調器を比較説明するための概略ブロック図、第
４図は、インパルスと近似インパルスの周波数特性を比
較説明するためのグラフ、第５図は、第１図、第２図の
変調器が４相PSK変調する場合の位相割り当ての説明
図、第６図は、４相PSK変調する場合の位相と周波数変
化を示すタイミングチャートであり、第７図に示す構成
部材と同一の構成部材には同一の参照符号を付す。
第１図において、１は、ディジタルデータの入力端
子、２は、PSK、FSK切り替え端子３からの切り替え信号
に応じて入力端子１からのディジタルデータをPSK用デ
ータ又はFSKデータVOITを生成するデータ発生器であ
り、データ発生器２は、内部でステップ状に変化する位
相の微分信号を後述するようにパルス幅τの信号として
近似的に発生させる。
子、２は、PSK、FSK切り替え端子３からの切り替え信号
に応じて入力端子１からのディジタルデータをPSK用デ
ータ又はFSKデータVOITを生成するデータ発生器であ
り、データ発生器２は、内部でステップ状に変化する位
相の微分信号を後述するようにパルス幅τの信号として
近似的に発生させる。
４は、データ発生器２からのPSK用データ又はFSKデー
タVOITから、後述する積分器６の出力信号VOUTを減算す
る減算器、５は、減算器４の出力信号を位相特性GT(S)
で低域通過するループフィルタ（LPF）、６は、ループ
フィルタ５の出力信号を特性KT/Sで積分する積分器であ
り、これらの減算器４、ループフィルタ５及び積分器６
は、データ発生器２からのPSK用データ又はFSKデータV
OITをベースバンドで帯域制限する。
タVOITから、後述する積分器６の出力信号VOUTを減算す
る減算器、５は、減算器４の出力信号を位相特性GT(S)
で低域通過するループフィルタ（LPF）、６は、ループ
フィルタ５の出力信号を特性KT/Sで積分する積分器であ
り、これらの減算器４、ループフィルタ５及び積分器６
は、データ発生器２からのPSK用データ又はFSKデータV
OITをベースバンドで帯域制限する。
７は、積分器６からの信号の電圧に応じた発振周波数
の信号を出力端子８に出力する電圧制御発振器（VCO）
である。
の信号を出力端子８に出力する電圧制御発振器（VCO）
である。
第２図において、９は、前述した減算器４、ループフ
ィルタ５及び積分器６と同様に、データ発生器２からの
PSK用データ又はFSKデータVOITをベースバンドで帯域制
限して電圧制御発振器７に出力するループフィルタ（LP
F）であり、このループフィルタ９は、位相特性HT(S)が
次式 を満たす場合、減算器４、ループフィルタ５及び積分器
６を置換することができる。
ィルタ５及び積分器６と同様に、データ発生器２からの
PSK用データ又はFSKデータVOITをベースバンドで帯域制
限して電圧制御発振器７に出力するループフィルタ（LP
F）であり、このループフィルタ９は、位相特性HT(S)が
次式 を満たす場合、減算器４、ループフィルタ５及び積分器
６を置換することができる。
次に、上記構成に係る実施例の動作を説明する。
先ず、上記構成に係る変調器がPSK変調することがで
きることを証明する。
きることを証明する。
先ず第３図において、図示破線内が従来の変調器を示
し、この変調器のループフィルタ５の後段に、電圧制御
発振器７と同様な定数KOT/Sの電圧制御発振器（VCO）7a
が付加されて電圧制御発振器７と並列に接続されてい
る。尚、この場合、PSK変調では相対位相のみが関係す
るので、電圧制御発振器７、7aの初期値は必ずしも同一
でなくてもよい。
し、この変調器のループフィルタ５の後段に、電圧制御
発振器７と同様な定数KOT/Sの電圧制御発振器（VCO）7a
が付加されて電圧制御発振器７と並列に接続されてい
る。尚、この場合、PSK変調では相対位相のみが関係す
るので、電圧制御発振器７、7aの初期値は必ずしも同一
でなくてもよい。
この図示破線内の変調器を第７図において説明したよ
うに位相変調系としているが、ループフィルタ５の出力
波形が同一であれば、周波数変調系として扱い、全て電
圧情報で構成することができる。
うに位相変調系としているが、ループフィルタ５の出力
波形が同一であれば、周波数変調系として扱い、全て電
圧情報で構成することができる。
ここで、周波数変調された信号の瞬時位相変化ｄθ
（ｔ）/dtと角周波数ωの関係は、 ｄθ（ｔ）/dt＝ω ……（３） 但し、ω＝２πｆ、となる。したがって、PSK変調の場
合は、θ（ｔ）がステップ状に位相変化するので、角周
波数ωは式（３）によりインパルス状に変化する。逆
に、インパルス状の周波数変化をFSK変調系で与える
と、位相変調と同一の効果を得ることができる。
（ｔ）/dtと角周波数ωの関係は、 ｄθ（ｔ）/dt＝ω ……（３） 但し、ω＝２πｆ、となる。したがって、PSK変調の場
合は、θ（ｔ）がステップ状に位相変化するので、角周
波数ωは式（３）によりインパルス状に変化する。逆
に、インパルス状の周波数変化をFSK変調系で与える
と、位相変調と同一の効果を得ることができる。
第１図において、データ発生器２は、内部でステップ
状に変化する位相の微分信号をパルス幅τの信号として
近似的に発生させており、数学的に表現されるインパル
スとは異なり、誤差が発生する。
状に変化する位相の微分信号をパルス幅τの信号として
近似的に発生させており、数学的に表現されるインパル
スとは異なり、誤差が発生する。
すなわち、このインパルスをフーリエ変換すると、 Ｆ（j2πｆ）＝１ ……（４） であり、次に、パルス幅τをインパルスとエネルギーを
等しくするために、振幅1/τのパルスのフーリエ変換を
考えると、 Ｆ（j2πｆ）＝sin πft/πft ……（５） であり、式（４），（５）をスペクトルで比較すると、
第４図に示すように、式（５）特性は、式（４）特性と
比較して高い周波数成分が欠けているが、限られた低い
周波数成分では誤差を無視することができる。
等しくするために、振幅1/τのパルスのフーリエ変換を
考えると、 Ｆ（j2πｆ）＝sin πft/πft ……（５） であり、式（４），（５）をスペクトルで比較すると、
第４図に示すように、式（５）特性は、式（４）特性と
比較して高い周波数成分が欠けているが、限られた低い
周波数成分では誤差を無視することができる。
ここで、例えば信号の伝送周期をＴとし、HT(S)がナ
イキストの平方特性を有し、更に次の場合 ＝０、（3/4T≦ｆ） ……（８） （但し、Ｓ＝j2πｆ） となるときは、3/4T≦ｆの場合に HT（j2πｆ）＝０ となるので、入力信号の周波数成分も3/4T以上のデータ
伝送は関係がない。
イキストの平方特性を有し、更に次の場合 ＝０、（3/4T≦ｆ） ……（８） （但し、Ｓ＝j2πｆ） となるときは、3/4T≦ｆの場合に HT（j2πｆ）＝０ となるので、入力信号の周波数成分も3/4T以上のデータ
伝送は関係がない。
そこで、ｆ≦3/4Tの場合の周波数成分の面積につい
て、式（４）の面積S1、式（５）の面積S2を比較する
と、 S1＝１×（3/4T） ……（９） となる。
て、式（４）の面積S1、式（５）の面積S2を比較する
と、 S1＝１×（3/4T） ……（９） となる。
ここで、例えばT/π＝10の場合には、式（10）を積分
して S2/S1＝0.997 ……（11） となり、誤差は殆ど生じない。
して S2/S1＝0.997 ……（11） となり、誤差は殆ど生じない。
尚、T/τが大きくなるにつれて、すなわちパルス幅τ
が小さくなるにつれて理想状態に近づくが、実際にはパ
ルス幅τの信号を発生するデータ発生回路２の実現性
や、次段の帯域制限用のループフィルタ９の特性HT(S)
等を考慮した適当なパルス幅τが選択され、本発明者
は、T/τ＝４を選択して S2/S1≒0.981 の略理想的なPSK変調を得ることができた。
が小さくなるにつれて理想状態に近づくが、実際にはパ
ルス幅τの信号を発生するデータ発生回路２の実現性
や、次段の帯域制限用のループフィルタ９の特性HT(S)
等を考慮した適当なパルス幅τが選択され、本発明者
は、T/τ＝４を選択して S2/S1≒0.981 の略理想的なPSK変調を得ることができた。
次に、第５図及び第６図を参照して、４相PSK変調の
場合の動作を説明するものとし、４相PSKの信号は、２
値の入力信号を２ビット毎に区切られ、データ（１、
１）に第１象限の位相（＋φ）、データ（１、０）に第
２象限の位相（＋３φ）、データ（０、０）に第３象限
の位相（−３φ）、データ（０、１）に第４象限の位相
（−φ）が割り当てられているものとする。
場合の動作を説明するものとし、４相PSKの信号は、２
値の入力信号を２ビット毎に区切られ、データ（１、
１）に第１象限の位相（＋φ）、データ（１、０）に第
２象限の位相（＋３φ）、データ（０、０）に第３象限
の位相（−３φ）、データ（０、１）に第４象限の位相
（−φ）が割り当てられているものとする。
第１図において、入力端子１に第６図（ａ）に示すよ
うなディジタルデータが入力すると、このデータは第６
図（ｂ）に示すような位相変化が生じる。
うなディジタルデータが入力すると、このデータは第６
図（ｂ）に示すような位相変化が生じる。
この場合、角周波数変化又は周波数変化は、前述した
ように近似的に第６図（ｃ）の実線で示すようなパルス
幅τで表すことができる。
ように近似的に第６図（ｃ）の実線で示すようなパルス
幅τで表すことができる。
第１図において、PSK変調時にはデータ発生器２は、
位相変化を近似微分パルスに変化し、等価的な周波数変
化を減算器４に出力し、他方、FSK変調時には第６図
（ｃ）の破線で示すような信号に変換すればよい。尚、
これらのPSK変調、FSK変調の切り替えは、データ発生器
２内で容易に切り替えることができる。
位相変化を近似微分パルスに変化し、等価的な周波数変
化を減算器４に出力し、他方、FSK変調時には第６図
（ｃ）の破線で示すような信号に変換すればよい。尚、
これらのPSK変調、FSK変調の切り替えは、データ発生器
２内で容易に切り替えることができる。
したがって、上記実施例によれば、FSK変調系を用い
てデータの発生方法を切り替えることにより、PSK変調
信号を得ることができるために、周波数偏移すなわち電
圧制御発振器７の入力レベルを変更するのみで、位相の
シフト量を容易に変更することができる。
てデータの発生方法を切り替えることにより、PSK変調
信号を得ることができるために、周波数偏移すなわち電
圧制御発振器７の入力レベルを変更するのみで、位相の
シフト量を容易に変更することができる。
また、従来例の位相変調器10が不要となるので、位相
変調器10に入力するための基準信号の高精度の発生回路
が不要となり、また、PLL回路のロック検出回路が不要
となるために、安価な変調器を実現することができる。
変調器10に入力するための基準信号の高精度の発生回路
が不要となり、また、PLL回路のロック検出回路が不要
となるために、安価な変調器を実現することができる。
さらに本発明は第７図（従来例）の電圧制御発振器７
をループの外に出したことによって、データ伝送の帯域
制限、例えばナイキストの公準を満たす帯域制限、また
ガウシアン特性を持つ帯域制限などの周波数特性の調整
が電圧制御発振器の変換利得に影響を与えることなく容
易に行える。またループフィルタ９を集積化することで
周波数特性を無調整化することも可能となる。
をループの外に出したことによって、データ伝送の帯域
制限、例えばナイキストの公準を満たす帯域制限、また
ガウシアン特性を持つ帯域制限などの周波数特性の調整
が電圧制御発振器の変換利得に影響を与えることなく容
易に行える。またループフィルタ９を集積化することで
周波数特性を無調整化することも可能となる。
尚、上記実施例では、４相PSKと４相FSKの場合を例に
して説明したが、２値、２相のFSK、PSKや、他の多値、
多相のFSK、PSKに適用することができる。
して説明したが、２値、２相のFSK、PSKや、他の多値、
多相のFSK、PSKに適用することができる。
発明の効果 以上説明したように、本発明は、位相変化を近似微分
パルスに変換して等価的な周波数変化として出力するデ
ータ発生回路と、前記データ発生回路の信号をベースバ
ンドで帯域制限する回路と、前記帯域制限回路からの信
号の電圧に応じた発振周波数の信号を出力する電圧制御
発振器とを備えたので、周波数成分が電圧制御発振器に
入力するためにその調整を容易にすることができ、ま
た、PLLを用いることなくPSK変調を行うことができるた
めに、安価な変調器を実現することができる。
パルスに変換して等価的な周波数変化として出力するデ
ータ発生回路と、前記データ発生回路の信号をベースバ
ンドで帯域制限する回路と、前記帯域制限回路からの信
号の電圧に応じた発振周波数の信号を出力する電圧制御
発振器とを備えたので、周波数成分が電圧制御発振器に
入力するためにその調整を容易にすることができ、ま
た、PLLを用いることなくPSK変調を行うことができるた
めに、安価な変調器を実現することができる。
さらに本発明はデータ伝送の帯域制限、例えばナイキ
ストの公準を満たす帯域制限、またガウシアン特性を持
つ帯域制限などの周波数特性の調整が電圧制御発振器の
変換利得に影響を与えることなく容易に行える。
ストの公準を満たす帯域制限、またガウシアン特性を持
つ帯域制限などの周波数特性の調整が電圧制御発振器の
変換利得に影響を与えることなく容易に行える。
第１図は、本発明に係る変調器の一実施例を示す概略ブ
ロック図、第２図は、第１図の変調器を簡略した変調器
を示すブロック図、第３図は、第１図、第２図の変調器
と従来の変調器を比較説明するための概略ブロック図、
第４図は、インパルスと近似インパルスの周波数特性を
比較説明するためのグラフ、第５図は、第１図、第２図
の変調器が４相PSK変調する場合の位相割り当ての説明
図、第６図は、４相PSK変調する場合の位相と周波数変
化を示すタイミングチャート、第７図は、従来の変調器
を示す概略ブロック図である。 １……ディジタルデータ入力端子、２……データ発生回
路、３……PSK/FSK切り換え端子、４、９……ループフ
ィルタ（LPF）、６……積分器、７……電圧制御発振器
（VCO）。
ロック図、第２図は、第１図の変調器を簡略した変調器
を示すブロック図、第３図は、第１図、第２図の変調器
と従来の変調器を比較説明するための概略ブロック図、
第４図は、インパルスと近似インパルスの周波数特性を
比較説明するためのグラフ、第５図は、第１図、第２図
の変調器が４相PSK変調する場合の位相割り当ての説明
図、第６図は、４相PSK変調する場合の位相と周波数変
化を示すタイミングチャート、第７図は、従来の変調器
を示す概略ブロック図である。 １……ディジタルデータ入力端子、２……データ発生回
路、３……PSK/FSK切り換え端子、４、９……ループフ
ィルタ（LPF）、６……積分器、７……電圧制御発振器
（VCO）。
Claims (1)
- 【請求項１】位相変化を近似微分パルスに変換して等価
的な周波数変化として出力するデータ発生回路と、前記
データ発生回路の信号をベースバンドで帯域制限する帯
域制限回路と、前記帯域制限回路からの信号の電圧に応
じた発振周波数の信号を出力する電圧制限発振器とを備
え、前記データ発生回路はPSK変調又はFSK変調に応じた
パルス幅の信号を発生する変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332061A JP2537934B2 (ja) | 1987-12-28 | 1987-12-28 | 変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332061A JP2537934B2 (ja) | 1987-12-28 | 1987-12-28 | 変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01174004A JPH01174004A (ja) | 1989-07-10 |
| JP2537934B2 true JP2537934B2 (ja) | 1996-09-25 |
Family
ID=18250706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332061A Expired - Lifetime JP2537934B2 (ja) | 1987-12-28 | 1987-12-28 | 変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537934B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9827363D0 (en) * | 1998-12-14 | 1999-02-03 | Philips Electronics Nv | Transmitter |
-
1987
- 1987-12-28 JP JP62332061A patent/JP2537934B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01174004A (ja) | 1989-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6101224A (en) | Method and apparatus for generating a linearly modulated signal using polar modulation | |
| US7120396B2 (en) | Radio transmitter architecture comprising a PLL and a delta-sigma modulator | |
| US6047029A (en) | Post-filtered delta sigma for controlling a phase locked loop modulator | |
| US5986512A (en) | Σ-Δ modulator-controlled phase-locked-loop circuit | |
| US7095819B2 (en) | Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission | |
| US6011815A (en) | Compensated ΔΣ controlled phase locked loop modulator | |
| JP2000286915A (ja) | 信号変調回路及び信号変調方法 | |
| JPH0777388B2 (ja) | 偏移制御を有するデ−タ周波数変調器 | |
| US6420940B1 (en) | Transmitter with a phase modulator and a phase locked loop | |
| GB1570586A (en) | Phase lock-loop modulator using an arithmetic synthesizer | |
| KR100968388B1 (ko) | 오프셋 위상동기루프의 기저대역 보상 | |
| JP2929965B2 (ja) | 無線通信端局 | |
| US4891598A (en) | Variable bit rate clock recovery circuit | |
| JP2537934B2 (ja) | 変調器 | |
| JPH0157541B2 (ja) | ||
| US4829542A (en) | PSK modem system having improved demodulation reliability | |
| US5751198A (en) | Angular modulator with a phase variation divided and integrated | |
| US5905413A (en) | Angular modulator with a phase variation divided and integrated | |
| EP0141466A2 (en) | Sampled costas loop | |
| JP3342892B2 (ja) | デジタル変調波の搬送波再生回路 | |
| JP2518860B2 (ja) | 位相同期回路 | |
| TW480843B (en) | Radio transmitter architecture | |
| JPH0541718A (ja) | デジタル変調波の復調装置 | |
| US20220400039A1 (en) | Device and method for transmitting data | |
| JP3190808B2 (ja) | 搬送波同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |