JPH0541718A - デジタル変調波の復調装置 - Google Patents

Abstract

(57)【要約】 【目的】入力の周波数離調があっても受信機性能の劣化
が生ないようにする。 【構成】ＱＰＳＫ変調波は、検波器２、３で直交検波さ
れ、Ａ／Ｄ変換器６、７でデジタル化され、ＡＦＣ用の
複素乗算器３３で周波数変換される。次にデジタルＬＰ
Ｆ８、９でスペクトル整形され、複素乗算器１１で再生
キャリアと乗算される。その乗算出力は、位相検波器１
２において検波されここから位相情報が得られる。位相
情報はデータ判定回路１３でデータ復調される。ループ
フィルタ１４、数値制御発振器１５、サイン、コサイン
データ変換器１６、１７はキャリア再生用ＰＬＬを形成
し、周波数誤差検出回路１９、ループフィルタ２０、ラ
ッチ回路２１、数値制御発振器２２、データ変換器２
４、Ｄ／Ａ変換器２５、周波数逓倍回路２６〜２９はＡ
ＦＣループを形成する。装置の立上り時はＡＦＣループ
が動作し周波数誤差が十分小さくなるとＰＬＬ動作に切
換えが行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、衛星通信及び衛星放
送等において利用されるデジタル変調波の復調装置に関
する。

【０００２】

【従来の技術】映像信号または音声信号等を伝送するシ
ステムにおいて、高品質な伝送及び周波数利用効率の向
上に役立つデジタル変調技術があり、従来からマイクロ
波地上通信及び業務用の衛星通信分野で用いられてい
る。デジタル変調方式としては、地上マイクロ波回線等
では周波数利用効率のよい１６ＱＰＡＭ（１６値直交振
幅変調）、６４ＱＰＡＭ（６４値直交振幅変調）などが
用いられ、衛星回線では伝送符号誤り率の小さいＢＰＳ
Ｋ（２相位相変調）、ＱＰＳＫ（４相位相変調）方式等
が一般に用いられてきた。

【０００３】ところで近年、このようなデジタル伝送技
術が民生用としても利用されるようになり、デジタル伝
送の高品質信号伝送特性及び周波数利用効率の点で優位
であるために、ますます普及することが考えられる。と
ころで民生用のシステムとしては安価な受信装置を実現
することが最も重要であり、以下のような要件を満たさ
なければならない。 １）構成が簡単でハードウエア規模が小さいこと。 ２）初期調整箇所が少ないこと。 ３）経年変化及び温度ドリフトが安定なこと。 ４）ＩＣ化に適したものであること。 ５）所要性能を満たすものであること。

【０００４】従来用いられいた地上マイクロ波回線用の
復調システムは、例えばＮＴＴ研究実用化報告第２４巻
第１０号（１９７５）ｐ．２５３−２７２の山本他「高
速ＱＰＳＫ用搬送波同期系の設計と特性」に示されてい
るように、逆変調方式の復調装置が用いられていた。し
かし、このような復調装置は複雑な構成であり、初期調
整箇所も多くコストが高いものであった。またアナログ
回路が大部分であるために安定性の問題があり、またＩ
Ｃ化にも適しておらず民生用の復調装置として用いるに
は問題が多かった。

【０００５】上記問題点を解決するひとつの復調方式と
して、近年発展著しいデジタル信号処理技術を応用した
復調装置が公知となっている。この例は、電子情報通信
学会秋期全国大会（１９９０）の八木他「衛星通信用デ
ジタル復調ＬＳＩの開発」に見られる。この復調装置
は、ＢＰＳＫまたはＱＰＳＫ変調波の復調（同期検波）
を行う際のキャリア再生をデジタル化された位相ロック
ループ（ＰＬＬ）で実現したものであり、無調整化及び
ＬＳＩ化により安価な受信装置の要件を満たすものであ
る。

【０００６】図５は、デジタルＰＬＬキャリア再生を用
いた従来の受信回路ブロックである。入力端子１に導入
されたＱＰＳＫ変調波は、分配されて同相検波器２、及
び直交検波器３へ供給される。検波器２及び３へ与えら
れる局部発振信号（以下局発と略称する）は、固定周波
数の局部発振器５の局発が分配器４で、０度位相の局
発、９０度位相の局発とされたものである。検波器２、
３の出力はそれぞれＡ／Ｄ変換器６及び７に入力され、
デジタル値に変換される。さらにデジタル化された検波
出力は同一の周波数伝達特性を有するデジタル低域通過
フィルタ（ＬＰＦ）８及び９にそれぞれ入力され、スペ
クトル整形される。これらのデジタル低域通過フィルタ
８、９はデジタルデータ伝送における符号間干渉防止に
要求される伝送特性を形成するフィルタであり、一般に
送信側のフィルタ特性と組合わせられたとき、いわゆる
ロールオフ特性が得られるように設計されている。故
に、デジタル低域通過フィルタ８、９の出力において、
各検波出力はアイ開口率が十分大きくなるようにスペク
トル整形される。デジタル低域通過フィルタ８、９のそ
れぞれの出力は分岐されて、一方はクロック再生回路１
０に供給され、信号中のシンボルタイミング成分が抽出
されて、Ａ／Ｄ変換器６及び７の変換クロック入力へフ
ィードバックされる。分岐された各デジタル低域通過フ
ィルタ８、９の出力は、複素乗算器１１にそれぞれ入力
される。

【０００７】複素乗算器１１は、中間周波数帯における
周波数変換器即ちミキサと全く同じ動作をベースバンド
帯で実現できる。（複素数を用いない実数形式の乗算器
は検波動作を行うことはできても、負の周波数成分を表
現できないので一般的周波数変換器とはならない。）複
素乗算器１１の出力は、位相検波器１２に入力され、入
力信号と後述する数値制御発振器（ＮＣＯ）１５との位
相差が検出される。位相検波器１２の出力（位相差情
報）はデータ判定回路１３に入力される。データ判定回
路１３は位相差情報からＱＰＳＫデータを判定し、つま
り復調しその復調データを出力する。

【０００８】また位相検波器１２からのこの位相差情報
は、キャリア再生のためにループフィルタ１４を介して
数値制御発振器１５の周波数制御端子へ入力される。数
値制御発振器１５はオーバーフローを禁止しない累積加
算回路であり、周波数制御端子に入力される信号の値に
応じてそのダイナミックレンジまでの加算動作を行うた
め、発振状態となりその発振周波数は、制御信号の値で
変化する。即ち、アナログ回路における電圧制御発振回
路（ＶＣＯ）と全く同じように動作する。一般のＶＣＯ
と異なる点は、その発振周波数が非常に安定しているこ
とであり、いわゆる水晶を用いたＶＣＯ（ＶＣＸＯ）以
上の安定性とＶＣＸＯでは実現できない広い周波数可変
範囲を有する特徴がある。この数値制御発振器１５の出
力は、２つに分配されてそれぞれサイン及びコサイン特
性を有するデータ変換回路１６及び１７を経て複素乗算
器１１に戻る一巡のループは完全デジタル構成のＰＬＬ
である。ループフィルタ１４に完全積分系を有する回路
が含まれていれば、ＰＬＬの周波数引き込み範囲は原理
的に無限大でありＰＬＬとして理想的な動作が期待でき
る。また、Ａ／Ｄ変換器６、７以降はすべてデジタル信
号処理であり、ＩＣ化すれば無調整で復調装置を実現で
き、かつ非常にコンパクトな装置とできる。

【０００９】

【発明が解決しようとする課題】上記デジタルＰＬＬを
用いた復調装置においても、周波数離調に関する問題が
残されている。衛星通信及び衛星放送では衛星搭載の中
継器内部の周波数変換器（アップリンク周波数とダウン
リンク周波数を異なるものとするために用いられる）の
安定性を高めるのが困難であり、一般に大きな周波数離
調を有する。また受信機においても、民生用の受信機を
考慮すると周波数の非常に安定な周波数シンセサイザ型
のダウンコンバータは高価になるため普及の妨げにな
る。故に、一般にはより安価な回路（例えば誘電体共振
器を局発に用いる回路）で周波数変換が行われる。この
ような周波数変換器ではやはり周波数離調を生ずること
になる。例えば、この周波数離調は１２ＧＨｚ帯での周
波数変換で、１ＭＨｚ以上にもおよび、復調器入力でこ
の周波数離調が現れることになる。

【００１０】上記デジタルＰＬＬを有する復調器に関し
ては前述のように周波数引き込み範囲（ＰＬＬプルイン
レンジ）は無限大にできることをすでに説明した。故に
これに関しては問題はない。ところが次のような問題が
ある。

【００１１】図に帯域特性として示したように入力周波
数に離調があり変調波スペクトルの中心周波数（キャリ
ア周波数）がｆｃになったとする。固定周波数の局発５
の周波数をｆＬとすると、このとき、これらの周波数ず
れのため各検波出力のスペクトルは周波数０（直流）に
対して対象なスペクトルとはならない。このスペクトル
はデジタル化された後、前記デジタルＰＬＬでスペクト
ル整形されるが、この低域通過フィルタの特性は図示し
たように直流に対して対象な特性であるため、周波数離
調している分だけ信号のスペクトルが部分的に削りとら
れる。これは符号間干渉を防ぐための伝送特性が満足さ
れないことを意味し、この結果アイ開口率が小さくなり
符号誤り率が劣化するという問題がある。次に、上記問
題に対処するために、スペクトル整形用デジタル低域通
過フィルタを複素乗算器の後に移した復調装置が考えら
れる。

【００１２】図６はその想定した装置を示している。図
６の構成は図５のデジタル低域通過フィルタ８、９を複
素乗算器１１の後段に移しただけの構成である。その他
の構成及び動作は図５と全く同じである。この場合、上
述の周波数離調は複素乗算器で除去されるので、デジタ
ル変調波のスペクトルが部分的に削り取られことはなく
なる。しかし以下のような新たな問題が生じる。

【００１３】スペクトル整形用のデジタル低域通過フィ
ルタは、一般にトランスバーサルフィルタを用いて構成
され、理想的な伝達特性を実現しようとすると、数１０
タップを有するフィルタとなる。このような遅延素子が
ＰＬＬループ内に存在すると、フィードバック制御が不
安定状態に近くなり、ジッタ特性やプルインレンジに劣
化を生じる。

【００１４】そこでこの発明は、衛星等の周波数離調ま
たは安価な受信機の周波数変換器における周波数離調が
存在するときでも、上述のような受信機性能の劣化を生
じることのないデジタル変調波の受信装置を提供するこ
とを目的とする。

【００１５】

【発明の構成】この発明は、 変調波入力に対して局部
発振器からの局部発振周波数信号を乗算することにより
検波出力を得る手段と、この手段の検波出力をデジタル
変換する手段と、この手段の出力が供給されスペクトル
整形を行うデジタル低域通過フィルタと、この低域通過
フィルタ出力に再生キャリアを乗算して複素乗算を施
し、この乗算出力に位相検波を施して位相情報を得、こ
の位相情報から多相の復調出力を得る手段と、前記位相
情報を平滑して数値制御発振器に供給し、前記再生キャ
リアを得るための位相ロックループ手段と、前記位相情
報が入力され、前記変調波入力の周波数と前記直交準同
期検波のための局部発振周波数との所定の関係の周波数
誤差を検出する手段と、この手段からの周波数誤差出力
を平滑化する手段と、この手段から得られた平滑出力に
より前記局部発振器の発振周波数を制御する手段とを備
え、前記位相ロックループの外に前記デジタル低域通過
フィルタを配置させた構成である。

【００１６】

【作用】上記の手段により、最初の立上がり時は、周波
数誤差検出、この誤差による局発周波数制御、つまりＡ
ＦＣ動作が実行される。これにより入力信号と自身の局
発周波数の分離状態を検出し、この検出の周波数誤差は
ＡＦＣループフィルタ手段にて低減される。そしてフィ
ルタ手段の出力は、発振周波数制御信号として第２の数
値制御発振器の発振周波数制御入力端子に供給される。
この制御の後は位相ロックループ（ＰＬＬ）によりキャ
リア再生が行われる。このＰＬＬ内にはスペクトル整形
用のデジタル低域通過フィルタは存在しない。この結
果、Ａ／Ｄ変換された同相及び直交検波出力をスペクト
ル整形するＬＰＦ手段の出力において変調波スペクトル
の一部が削り取られる現象が生じることは無くなり、正
確なスペクトル整形が可能となる。故に、入力に周波数
離調が存在する場合にも、アイ開口率の劣化が問題とな
ることがなくなる。またＰＬＬループ内に大きな遅延要
素が存在しないのでＰＬＬ動作時のジッタ特性等が劣化
することもない。なお、周波数離調分が上記ＡＦＣで十
分に小さくされると、ＡＦＣをホールドし、ＰＬＬを有
効とする手段により今度はＰＬＬが動作し、僅かな周波
数誤差を引き込んだ後、位相同期を達成する。

【００１７】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１８】図１はこの発明の一実施例である。先に説
明した図５の回路と同一部分には同一符号を付してい
る。入力端子１に導入されたＱＰＳＫ変調波は、分配さ
れて同相検波器２、及び直交検波器３へ供給される。検
波器２及び３へ与えられる局部発振信号（以下局発と略
称する）は、局部発振器である周波数変換器２３からの
局発が分配器４で、０度位相の局発、９０度位相の局発
とされたものである。検波器２、３の出力はそれぞれＡ
／Ｄ変換器６及び７に入力され、デジタル値に変換され
る。さらにデジタル化された検波出力は同一の周波数伝
達特性を有するデジタル低域通過フィルタ（ＬＰＦ）８
及び９にそれぞれ入力され、スペクトル整形される。こ
れらのデジタル低域通過フィルタ８、９はデジタルデー
タ伝送における符号間干渉防止に要求される伝送特性を
形成するフィルタであり、一般に送信側のフィルタ特性
と組合わせられたとき、いわゆるロールオフ特性が得ら
れるように設計されている。故に、デジタル低域通過フ
ィルタ８、９の出力において、各検波出力はアイ開口率
が十分大きくなるようにスペクトル整形される。デジタ
ル低域通過フィルタ８、９のそれぞれの出力は分岐され
て、一方はクロック再生回路１０に供給され、信号中の
シンボルタイミング成分が抽出されて、Ａ／Ｄ変換器６
及び７の変換クロック入力へフィードバックされる。分
岐された各デジタル低域通過フィルタ８、９の出力は、
複素乗算器１１にそれぞれ入力される。

【００１９】複素乗算器１１は、中間周波数帯における
周波数変換器即ちミキサと全く同じ動作をベースバンド
帯で実現できる。（複素数を用いない実数形式の乗算器
は検波動作を行うことはできても、負の周波数成分を表
現できないので一般的周波数変換器とはならない。）複
素乗算器１１の出力は、位相検波器１２に入力され、入
力信号と数値制御発振器１５との位相差が検出される。
位相検波器１２の出力（位相差情報）はデータ判定回路
１３に入力される。データ判定回路１３は位相差情報か
らＱＰＳＫデータを判定し、つまり復調しその復調デー
タを出力する。

【００２０】また位相検波器１２からのこの位相差情報
は、キャリア再生のためにループフィルタ１４を介して
数値制御発振器１５の周波数制御端子へ入力される。数
値制御発振器１５はオーバーフローを禁止しない累積加
算回路であり、周波数制御端子に入力される信号の値に
応じてそのダイナミックレンジまでの加算動作を行うた
め、発振状態となりその発振周波数は、制御信号の値で
変化する。即ち、アナログ回路における電圧制御発振回
路（ＶＣＯ）と全く同じように動作する。一般のＶＣＯ
と異なる点は、その発振周波数が非常に安定しているこ
とであり、いわゆる水晶を用いたＶＣＯ（ＶＣＸＯ）以
上の安定性とＶＣＸＯでは実現できない広い周波数可変
範囲を有する特徴がある。この数値制御発振器１５の出
力は、２つに分配されてそれぞれサイン及びコサイン特
性を有するデータ変換回路１６及び１７を経て複素乗算
器１１に戻る一巡のループは完全デジタル構成のＰＬＬ
である。ループフィルタ１４に完全積分系を有する回路
が含まれていれば、ＰＬＬの周波数引き込み範囲は原理
的に無限大でありＰＬＬとして理想的な動作が期待でき
る。また、Ａ／Ｄ変換器６、７以降はすべてデジタル信
号処理であり、ＩＣ化すれば無調整で復調装置を実現で
き、かつ非常にコンパクトな装置とできる。

【００２１】次にこのシステムには、ＡＦＣループが形
成されている。即ち、位相検波器１２から出力された位
相誤差信号は、周波数誤差検出回路１９に供給される。
周波数誤差検出回路１９は、入力と局発との周波数誤差
を検出する。この周波数誤差成分は、ＡＦＣループフィ
ルタ２０で平滑化されてラッチ回路２１を経て数値制御
発振器２２の周波数制御端子に供給される。数値制御発
振器２２の発振出力は、鋸状波の信号であるために、サ
イン、またはコサインの変換特性を持つデータ変換器２
４に入力される。データ変換器２４の出力は、Ｄ／Ａ変
換器１５に供給されアナログ信号に変換される。このＤ
／Ａ変換器２５の出力は、周波数逓倍回路を構成する位
相検波器２６に供給される。周波数逓倍回路から出力さ
れた発振出力は、局発として分配器４に入力され、先に
説明した９０度の局発と、０度の局発とに分配される。
逓倍回路の構成及び動作については後述することにす
る。

【００２２】ＡＦＣ動作により周波数離調が十分小さく
なると、周波数誤差検出回路１９の周波数誤差検出出力
が変化する。これにより周波数誤差検出回路１９から
は、ループ切換え信号が出力されるとともにＡＦＣホー
ルド信号が出力される。この信号は実質的に同一であ
る。ループ切換え信号は、ＰＬＬにおけるループフィル
タ１４を動作状態に切換える。これによりＰＬＬ動作が
開始され、またＡＦＣループにおける誤差情報は、ＡＦ
Ｃ状態が最良の状態でホールドされる。ＰＬＬ動作は、
キャリア同期となるように引き込み動作を開始する。次
に、先の周波数変換器２３における周波数逓倍回路につ
いて説明する。

【００２３】周波数逓倍回路は、位相検波器２６、この
検波出力を増幅する増幅器２７、この増幅器２７の出力
が周波数制御端子に供給される電圧制御発振器２８、こ
の電圧制御発振器２８の出力をＮ分周する分周器２９か
らなる。分周器２９の出力は位相検波器２６に供給され
ている。この回路はＰＬＬを構成している。例えばＤ／
Ａ変換器２５の出力が４．３７５ＭＨｚであり、分周器
２９の分周比が３２であれば、電圧制御発振器２８の発
振周波数は１４０ＭＨｚとなる。なお周波数誤差がない
状態で数値制御発振器２２の発振周波数を４．２７５Ｍ
Ｈｚとするには、予め数値制御発振器２２の周波数制御
入力にこの発振周波数に相当するオフセット分を加えて
おけばよい。

【００２４】この結果、数値制御発振器２２から電圧制
御発振器２８までを１つの１４０ＭＨｚ数値制御発振器
と見なすことができる。故に、この発振周波数は極めて
安定であり通常の電圧制御発振器の数１０倍の安定度を
得ることができる。なお、周波数逓倍回路に含まれてい
る増幅器２７は通常はループフィルタであるが、この場
合にはなるべく周波数逓倍回路の応答を高速にしたほう
がＡＦＣループ全体の設計が容易になる利点がある。故
に、ここでは敢えてループフィルタとせず、単に増幅器
として示してある（周波数逓倍回路の応答が低速である
と、この時定数がＡＦＣループフィルタの時定数の総合
特性で決定される）。電圧制御発振器２８の出力は、図
５における固定周波数の発振器５と同様に０度と９０度
の分配器４に入力されて、それぞれ同相検波及び直交検
波の局発とされる。

【００２５】固定周波数の局発を用いている従来の復調
器と異なり、この実施例での局発は周波数誤差出力でフ
ィードバック制御されているために、ほとんど周波数離
調のない状態で直交同期検波される。故にデジタル低域
通過フィルタでスペクトル整形されるときにスペクトル
が削りとられることもなく、ほぼ理想的な状態で復調可
能である。

【００２６】また、前述のようにキャリア再生ＰＬＬ内
部には大きな遅延素子を含まないので、ジッタ特性の良
好なキャリア再生動作が可能である。またＰＬＬの周波
数引き込み範囲も広くとれるのでＡＦＣ動作に非常に厳
密な特性は要求されない。即ち、このＰＬＬ回路のプル
インレンジ内の周波数誤差が残留してもキャリア再生動
作は可能である。

【００２７】図２は、ＡＦＣループ用の数値制御発振器
２２の具体例である。この数値制御発振器２２は、ＰＬ
Ｌにおける数値制御発振器１５と内容は同じである。周
波数制御端子２００に入力された信号は、加算器２０１
の一方の入力に供給され、他方の入力には加算器２０１
の出力がラッチ回路２０２で１クロック分遅延されて入
力される。この結果、ラッチ回路２０２の出力は、同図
中に示すようにアキュムレータとして動作し鋸状波を出
力する。この発振周波数はクロックが固定周波数であれ
ば制御端子２００に加えられる数値により制御すること
ができる。

【００２８】図３は、上記実施例における周波数誤差検
出回路１９の構成例である。入力端子３００には位相誤
差信号が入力されているものとする。デジタル変調波の
シンボルタイミングをクロックとするラッチ回路３０１
及び減算器３０２から構成される回路はデジタル変調波
の各シンボル間の位相変化を検出する。このことは周波
数誤差を求めていることに他ならない。故にこの出力
は、周波数誤差検出出力としても出力端子３０３へ出力
される。また周波数誤差検出出力は、低域通過フィルタ
３０４へも分岐され、ここで十分平滑化された後、正負
の符号を除去する絶対値回路３０５を経て２値化回路３
０６で２値化される。この２値化出力はＡＦＣ又はＰＬ
Ｌのどちらの動作を行うべきかを制御する信号（先のＡ
ＦＣホールド及びループ切換え信号）として出力され
る。

【００２９】上記の実施例において数値制御発振器２２
の出力として周波数が制御される直交検波用の局発手段
として、サイン波に変換するデータ変換器２４を用い、
このデータ変換器２４の出力をＤ／Ａ変換器２５に供給
し、さらにそのアナログ変換出力を周波数逓倍回路に供
給する構成を示した。しかしこの局発手段としては、他
の周波数変換回路を用いても実現可能である。図４
（Ａ）は、ミキサを用いた周波数変換回路の他の実施例
である。

【００３０】図１の回路と共通する部分には、同一符号
を付している。即ち、数値制御発振器２２の出力は、サ
イン変換特性を有するデータ変換器２４においてサイン
波とされ、Ｄ／Ａ変換器２５でアナログ正弦波とされ
る。この出力は、ミキサ回路４０１のＲＦ入力端子へ供
給される。ミキサ回路４０１の局発入力には固定周波数
の発振器４０２の出力が供給される。局部発振器４０２
の発振周波数は、サイン波の周波数が４ＭＨｚであれば
１４０ＭＨｚの変換出力を得るために１４４ＭＨｚまた
は１３６ＭＨｚの周波数とされる。変換出力は、帯域通
過フィルタ（ＢＰＦ）で局発リーク成分及びイメージ成
分が除去されて分配器４へ供給される。

【００３１】周波数逓倍回路による周波数変換方式に比
べてこのミキサを用いた方式は、数値制御発振器２２の
出力の周波数変化と帯域通過フィルタ４０３の出力の周
波数変化が全くおなじであり、周波数逓倍動作に生じる
位相ジッタの増大が生じない特徴がある。同図（Ｂ）は
直交変調器を用いた周波数変換器の他の実施例である。

【００３２】数値制御発振器２２の出力は、サイン変換
特性のデータ変換器２４でサイン波とされ、Ｄ／Ａ変換
器２５でアナログサイン波とされる。この出力は、ミキ
サ５０１のＲＦ入力端子へ供給される。さらに数値制御
発振器２２の出力は、コサイン変換特性のデータ変換器
５０１に供給され、Ｄ／Ａ変換器５０２でアナログコサ
イン波とされる。この出力は、ミキサ５０４のＲＦ入力
端子へ供給される。

【００３３】５０６は、固定周波数の局部発振器であ
り、その発振出力は分配器５０５で０度位相と９０度位
相の出力に分配される。そして０度位相の発振出力は、
ミキサ５０４に供給され、９０度位相の発振出力はミキ
サ５０３に供給される。各ミキサ５０３、５０４の出力
は、合成器５０７で合成され、帯域通過フィルタ（ＢＰ
Ｆ）５０８を介して分配器４へ供給される。この回路に
おいては、２つのミキサ５０３、５０４の出力に現れる
それぞれのイメージ成分が合成時にキャンセルされるた
めに帯域通過フィルタの特性が比較的緩やかであっても
よいという特徴がある。

【００３４】さらにこの発明の実施例は、ＡＦＣ動作と
ＰＬＬ動作の切換えを行う場合、ラッチ回路２１及びＰ
ＬＬループフィルタ１４を制御することにより実現する
のであるが、周波数誤差検出回路１９において周波数誤
差が十分小さくなったという制御信号が現れたときに実
行されている。しかしこれに限らず、他の実施例も可能
である。

【００３５】図６は、ＡＦＣ動作、ＰＬＬ動作切換え手
段の他の実施例である。位相検波器１２からの出力位相
誤差信号は、周波数誤差検出回路１９に供給される。こ
の周波数誤差検出回路１９の動作は、前述した通りであ
り、周波数誤差が十分小さくなったときにその制御信号
を出力する。また、位相検波器１２の出力は、ＰＬＬ側
のループフィルタ１４に供給されるまえに、スイッチ６
０１を介して供給されるようになっている。また周波数
誤差検出回路１９で得られた周波数誤差検出信号は、Ａ
ＦＣループフィルタ２０に供給されるまえに、スイッチ
６０２を介して供給されるようになっている。そしてこ
のスイッチ６０１、６０２は、周波数誤差検出回路１９
からの制御信号によりいずれか一方がオンのときは他方
がオフとなるように制御される。

【００３６】この構成によっても、位相検波器１２の出
力の周波数誤差が大きいときは、スイッチ６０２をオン
してＡＦＣ動作が実行され、周波数誤差が十分小さくな
ったときはＰＬＬ動作が実行されるようにループ切換え
を実現することができる。

【００３７】上記のようにデジタル変調波の復調におい
て、伝送系に周波数離調が存在するときでもデジタル低
域通過フィルタの周波数ずれによるアイ開口率の劣化が
ほとんど生じず、復調器の固定化によるデータ伝送誤り
のない復調が可能になる。またＰＬＬ内部にデジタルＰ
ＬＬが含まれていないためにループ内遅延の影響による
位相ジッタを生じることもなく、極めて良好なデジタル
変調波の復調が可能となる。

【００３８】

【発明の効果】以上説明したようにこの発明によれば、
衛星等の周波数離調または安価な受信機の周波数変換器
における周波数離調が存在するときでも、受信機性能の
劣化が生じることはない。

【図面の簡単な説明】

【図１】この発明の一実施例を示す構成説明図。

【図２】図１の数値制御発振器と周波数誤差検出回路の
具体的構成例を示す回路図。

【図３】図１におけるループ切換え手段の他の実施例を
示す図。

【図４】同じく図１におけるループ切換え手段の他の実
施例を示す図。

【図５】従来のデジタル変調波の復調器を示す図。

【図６】従来回路から考えられるデジタル変調波の復調
器を示す図。

【符号の説明】

２…同相検波器、３…直交検波器、４…分配器、６、７
…Ａ／Ｄ変換器、８、９…デジタル低域通過フィルタ、
１０…クロック再生回路、１１…複素乗算器、１２…位
相検波器、１３…データ判定回路、１４…ＰＬＬループ
フィルタ、１５…数値制御発振器、１６、１７…データ
変換器、１９…周波数誤差検出回路、２０…ＡＦＣルー
プフィルタ、２１…ラッチ回路、２２…数値制御発振
器、２４…データ変換器…データ変換器、２６〜２９…
周波数逓倍回路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 変調波入力に対して局部発振器からの局
   部発振周波数信号を乗算することにより検波出力を得る
   手段と、 この手段の検波出力をデジタル変換する手段と、 この手段の出力が供給されスペクトル整形を行うデジタ
   ル低域通過フィルタと、 この低域通過フィルタ出力に再生キャリアを乗算して複
   素乗算を施し、この乗算出力に位相検波を施して位相情
   報を得、この位相情報から多相の復調出力を得る手段
   と、 前記位相情報を平滑して数値制御発振器に供給し、前記
   再生キャリアを得るための位相ロックループ手段と、 前記位相情報が入力され、前記変調波入力の周波数と前
   記直交準同期検波のための局部発振周波数との所定の関
   係の周波数誤差を検出する手段と、 この手段からの周波数誤差出力を平滑化する手段と、 この手段から得られた平滑出力により前記局部発振器の
   発振周波数を制御する手段とを備え、前記位相ロックル
   ープの外に前記デジタル低域通過フィルタを配置させた
   ことを特徴とするデジタル変調波の復調装置。
2. 【請求項２】前記変調波入力の周波数と前記直交準同期
   検波のための局部発振周波数との所定の関係の周波数誤
   差を検出する手段は、前記位相情報に含まれるシンボル
   期間における位相変化を検出して前記周波数誤差を検出
   することを特徴とする請求項１記載のデジタル変調波の
   復調装置。
3. 【請求項３】 変調波入力に対して局部発振器からの局
   部発振周波数信号を乗算することにより検波出力を得る
   手段と、 この手段の検波出力をデジタル変換する手段と、 この手段の出力が供給されスペクトル整形を行うデジタ
   ル低域通過フィルタと、 この低域通過フィルタ出力に再生キャリアを乗算して複
   素乗算を施し、この乗算出力に位相検波を施して位相情
   報を得、この位相情報から多相の復調出力を得る手段
   と、 前記位相情報が入力され、前記変調波入力の周波数と前
   記直交準同期検波のための局部発振周波数との所定の関
   係の周波数誤差を検出するとともに周波数誤差が所定誤
   差より大きいか小さかを示す制御信号を得、前記周波数
   誤差出力を平滑化した平滑出力により前記局部発振器の
   発振周波数を制御し、さらに、前記周波数誤差が十分小
   さくなったときには前記局部発振器の制御状態を固定に
   保持する周波数制御ループ手段と、 前記位相情報を平滑して数値制御発振器に供給し、前記
   再生キャリアを得るとともに、前記制御信号により動作
   がオンオフ制御され、前記周波数誤差が十分小さいとき
   にのみ動作する位相ロックループ手段とを備えたことを
   特徴とするデジタル変調波の復調装置。
4. 【請求項４】前記周波数制御ループ手段は、 前記周波数誤差の平滑出力により発振周波数が制御され
   る数値制御発振器と、この数値制御発振器の発振出力を
   サイン変換特性またはコサイン変換特性によりデータ変
   換するデータ変換器と、このデータ変換器の出力をアナ
   ログ変換するＤ／Ａ変換器とを備え、前記局部発振器
   は、前記Ｄ／Ａ変換器の出力を周波数逓倍する周波数逓
   倍回路であることを特徴とする請求項３記載のデジタル
   変調波の復調装置。
5. 【請求項５】前記周波数制御ループ手段は、 前記周波数誤差の平滑出力により発振周波数が制御され
   る数値制御発振器と、この数値制御発振器の発振出力を
   サイン変換特性またはコサイン変換特性によりデータ変
   換するデータ変換器と、このデータ変換器の出力をアナ
   ログ変換するＤ／Ａ変換器とを備え、前記局部発振器
   は、前記Ｄ／Ａ変換器の出力と固定周波数発振器の発振
   出力とを乗算する乗算器と、この乗算器の出力が供給さ
   れる帯域通過フィルタとを備えたことを特徴とする請求
   項３記載のデジタル変調波の復調装置。
6. 【請求項６】前記周波数制御ループ手段は、 前記周波数誤差の平滑出力により発振周波数が制御され
   る数値制御発振器と、この数値制御発振器の発振出力を
   サイン変換特性によりデータ変換する第１のデータ変換
   器、コサイン変換特性によりデータ変換する第２のデー
   タ変換器と、この第１、第２のデータ変換器の出力をそ
   れぞれアナログ変換する第１、第２のＤ／Ａ変換器とを
   備え、前記局部発振器は、前記第１、第２のＤ／Ａ変換
   器の出力と固定周波数発振器の位相の異なる発振出力と
   をそれぞれ乗算する第１、第２の乗算器と、この第１、
   第２の乗算器の出力を合成する合成器と、この合成器の
   出力が供給される帯域通過フィルタとを備えたことを特
   徴とする請求項３記載のデジタル変調波の復調装置。