JP4665121B2 - 送信器 - Google Patents
送信器 Download PDFInfo
- Publication number
- JP4665121B2 JP4665121B2 JP2000588890A JP2000588890A JP4665121B2 JP 4665121 B2 JP4665121 B2 JP 4665121B2 JP 2000588890 A JP2000588890 A JP 2000588890A JP 2000588890 A JP2000588890 A JP 2000588890A JP 4665121 B2 JP4665121 B2 JP 4665121B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- modulator
- transmitter
- output
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001228 spectrum Methods 0.000 claims description 5
- 238000013139 quantization Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
- H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0058—Quadrature arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
- H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明は、限定的でないが特に、GSM(Global System for Mobile Communications)のような規格に準拠する、或いは、基づいて動作するセルラ電話機に適用する送信器に関する。説明の便宜上、本発明はGSM900規格を参照して説明する。
【0002】
送信器は、送受信器の送信部でもよく、本明細書及び特許請求の範囲において「送信器」の用語はスタンドアローン送信器及び送受信器の送信部を網羅するものとする。
【0003】
添付の図面の図1及び図2は、GSM900のための送信器のノイズ及び変調仕様と、変調のためのスペクトルテンプレートとを夫々示す図である。図1は、+33dBmの搬送波電力レベルを基準とする1Hz帯域幅における望ましくないノイズの許容レベルを示す。GSM受信帯域、Rx帯域、が935MHz乃至960MHzの間の領域ではノイズは、−162dBc以下になり、又、Rx帯域が925MHz乃至935MHzの間の領域ではノイズは、−150dBc以下に保たれなくてはならない。このような低いノイズレベルは、特に完全に集積された送信器を用いては実現することが容易でない。
【0004】
図2は、変調スペクトル及び零周波数によって示す搬送波の近傍にある位相ノイズの限界を示すスペクトルテンプレートを示す図である。400kHz乃至1800kHzの間、及び、−400kHz乃至−1800kHzの間では、テンプレートと位相ノイズの低部分との間で、例えば、10dBの余裕を有することが好ましい。この要求を満たすためには、送信器のVCO(電圧制御発振器)の出力における変調に対する位相軌道における誤りは、148ビットの任意のデータに対して5°rmsよりも実質的に少なく、最大でも20°でなくてはならない。
【0005】
本発明は、所定の送信器のノイズ及び変調仕様を実現し、集積され得ることが可能な送信器の設計を提供することを目的とする。
【0006】
本発明による送信器は、位相変調器と、比較的高電力な電圧制御発振器(VCO)を含む位相同期回路とを有する送信器であって、この位相変調器は、基準周波数源と、上記基準周波数源から得られる少なくとも2つの位相成分間のランダムな補間によって位相変調信号を得る手段とを有する。
【0007】
本発明の送信器は、更に、位相変調器と、比較的高電力な電圧制御発振器、及び、入力が上記位相変調器の出力に結合された位相感応検知器を含む位相同期回路とを有し、この位相変調器は基準周波数源と、この基準周波数源によって生成される基準周波数の少なくとも2つの位相成分を得るための手段と、少なくとも2つの位相成分間のランダムな補間によって位相変調信号を得るために変調器によって制御される位相選択手段とを有する。
【0008】
本発明の実施例は、出力が同じ振幅を夫々有する4つの直角位相成分に分割される固定周波数の安定した基準発振器を使用する。単極の、4通りに選択できるタップセレクタは、位相同期回路(PLL)に伝送するために4つの直角位相成分のうちいずれかの一つを選択する。要求される瞬間的な位相を得るために、タップセレクタは、本質的に補間処理中に4つの直角位相成分間でランダムに、且つ、速く切換えられるよう形成される。速く切換えることで、全てのノイズは、望ましい周波数の帯域外に偏移され、ループのフィルタリングによって除去される。切換は、タップセレクタの平均位置が要求される位相値に対応し、量子化ノイズにおけるエネルギーがPLLの帯域幅外で高周波数に変換されるよう複素の、2ビットの、ビットストリーム変調器の制御下で動作される。
【0009】
このアーキテクチャは、搬送波に近い低レベルのノイズを生成し、集積回路の様々な処理に対して耐性を有する。このアーキテクチャは、IF搬送波に変調を加えるのに、簡単で、柔軟性があり、容易に実現可能な方法である。
【0010】
本発明は、添付図面を参照して、例によって以下に説明する。
【0011】
図3に示す送信器10は、位相変調器12を有し、この位相変調器12は、適当な位相変調及び全ての所望の周波数オフセットが与えられた中間周波数(IF)搬送波を提供し、変調されたIF搬送波は、本質的に位相同期回路(PLL)である送信回路14に与えられる。
【0012】
送信回路14をまず参照するに、この回路は880乃至915MHzのGSM送信帯域において出力信号を生成する高電力な送信器のVCO16を有する。VCO16の出力は、電力増幅器18に結合され、この電力増幅器はアンテナ20を含む信号伝搬器に結合される。
【0013】
VCO16の広帯域の同調は、出力信号の周波数を位相比較周波数にミックスダウンすることを含む。VCO16の出力は、ミクサ22の一方の入力に結合され、ミクサ22の他方の入力は外部の同調VCO24に結合される。送信器が送受信器の一部である場合、VCO24は、受信器(図示せず)の局部発振器の周波数を生成するために使用されてもよい。ミックスすることによって得られる生成物は、差周波数を通過させる低域通過フィルタ26に与えられる。差周波数は、任意には分周器28を用いて位相比較器30の一方の入力32に結合される。位相変調器12からの変調されたIF搬送波は、位相比較器30の他方の入力34に結合される。位相比較器30は、位相感応検知器として機能し、入力32及び34上の信号間の位相差を表わす信号は低域通過フィルタ36を用いて積分器38及び40に印加される。積分器38及び40は、要求通りVCO16の周波数を発生させるために使用される出力電圧を与える。
【0014】
動作において、位相同期回路(PLL)の役割は、位相変調器12から入力された変調されたIF搬送波上に存在する位相変調を再生し、VCO16に可能な限り正確に伝送することである。こうすることで、位相同期回路は、変調の帯域幅外にあるIF搬送波上の全ての望ましくないノイズを取除く同調可能な、狭帯域フィルタとしても機能する。GSMの場合、GSMのための変調帯域幅は、200kHzのチャネル間隔を越えて400kHzに近い値にまで広がる。従って、ループの帯域幅は、変調のひずみを回避するためにこの400kHzといった値よりもかなり低くても、又、位相ノイズを効果的に減衰するためにはかなり高くてもならない。スプリアス放出においてGSM仕様を満たすためには、ループは、20MHzのオーダの大きい周波数オフセットにおいて全ての位相ノイズの非常に強い減衰を提供し続けなくてはならない。更に、ループのVCO自体が20MHzのオフセットで非常に低レベルの位相ノイズ(即ち、−162dBc/Hz)を生成しなくてはならず、この理由により、ループのVCOは比較的高い出力電力を有しなくてならない。
【0015】
PLLの設計は、夫々によい動作限界が与えられた5°のrms.相軌道誤り要求と、スペクトルテンプレート要求とを送信器の出力が通過するよう最適なループダイナミック(即ち、ループ帯域幅)を決定することが主な事柄である。送信回路14は、VCO16に対して一方が内部にあり他方が外部にある2つの積分器を使用し、実質的にループの帯域幅内にある周波数に対して二次のループを形成する。外部のループ積分器の周りにある正方向の路は、ループの伝送機能に開ループの遮断周波数である180kHzの直ぐ下の周波数で第1のオーダに戻させることでループの安定性を確実にする。ループ中の余分な低域フィルタ36は、広帯域位相ノイズに要求される強いフィルタリングを提供する時間連続的な、アナログフィルタである。このアナログフィルタは2度であり、閉ループの帯域幅である約400kHzを越える三次の特性をループに与える。
【0016】
任意に分周器28が存在する場合、送信器の出力は位相比較周波数の倍数にミックスダウンされる。これは、ループの増加された周波数の利得によってオフセット同調能力が増加するといった利点を提供し得る。しかしながら、増加された周波数の利得は、位相変調器12の出力において位相量子化が低レベルであることを要求し、これを実現するのは容易となり得るが困難ともなり得る。分周器の比Nが増加すると、実現され得るオフセット同調能力と、VCO16の出力上に現われる位相ノイズのレベルとの間にトレードオフが生ずる。変調のために正しい相軌道を維持するためには、位相変調器12中のGMSK変調ブロック50中で生成される瞬間的な位相偏移もNで分周されなくてはならない。VCO16の出力における周波数変換のために分周器28のみを使用する極端な場合は、ミクサ22及び外部のVCO24を除去するといった点で有利であるが、システムの一つ以上の他の性能パラメータを傷つけないよう気を付けなければならない。
【0017】
位相変調器12を参照するに、その動作の基本的な原理は、本例では、fref=52MHzを有する安定した基準発振器42の正弦波出力を取り、アナログ位相分割器44を使用して例えば、(図示するように)0°、90°、−90°、及び、180°、又は、45°、135°、−135°、及び、−45°の4つの対応する出力位相を得ることである。4つの対応する出力位相は、タップセレクタ46の対応するタップに印加され、このタップセレクタ46は、位相比較器30の入力34に印加される変調されたIF搬送波を提供するために制御される。
【0018】
IF搬送波が正確な位相で変調されることを確実にするために、位相はタップセレクタ44における利用可能な4つの位相間で補間されることで得られ、このときタップ間でランダムに、又、非常に速く切換えることで位相間で補間される。ランダムな処理は、平均出力位相が要求する値に等しく、ノイズのスペクトルが低周波数で可能な限り低いエネルギーを含むことを確実にしなくてはならない。
【0019】
タップセレクタ46に4つの位相間で補間するよう動作させる信号は、ガウスの最小シフトキーイング(GMSK)変調ブロック50の入力48に印加される入力データ信号から得られる。GMSKブロック50の最終段では、瞬間的な位相偏移の余弦及び正弦を取ることでI及びQ信号成分の一つの複素対が構成される。I及びQ信号成分は、周波数fclock=frefでクロックされる複素シグマ/デルタ変調器52に供給される。複素シグマ/デルタ変調器52は、I及びQ成分をランダム化し、値が+1又は−1のパルスの2つのストリームを発生し、このストリームのシーケンスは、正しい平均値、並びに、要求されたスペクトルの形状を有する。これらパルスの2つの流れは、タップセレクタ46の瞬間的な位置を決定する2ビットのアドレスとして使用される。結果として、変調はPLLのフィルタリング動作によって容易に取除ける量子化ノイズと併せてタップセレクタの出力においてIF搬送波上に現われる。
【0020】
位相の比較は、通常IFにおいて行なわれ、周波数オフセットが全く無い場合、このIFは基準周波数に等しい。しかしながら、周波数オフセットは、PLLと関連する同調VCO24の設定を変化させることを全く必要とすること無く位相変調器12に与えられ得る。周波数オフセットを与えることは、例えば、同調VCOにおいて必要とされる幾つかの周波数段階を減少し得る。同調オフセットは、要求される周波数オフセットに等しい傾斜の位相ランプを追加することでGMSK変調器の入力54に数値的に与えられてもよい。同調オフセットは、シグマ/デルタ変調器52の入力56に与えられてもよい。オフセットは、正又は負でもよく、その結果は単にシグマ/デルタ変調器52を通じて伝搬され、タップセレクタ46を正又は負の方向のいずれかの方向に平均して回転させる。従って、IFは対応するオフセットによって基準周波数から離れる一方で変調の相軌道に全く影響を与えない。送信回路14は、(ループ中に分周器28が欠如していると推測して)単に出力VCO16の周波数において同一の偏移を行ない、新しいIFにおいて位相の比較を実施する。
【0021】
同一の周波数オフセットをGMSK変調器50及び複素シグマ/デルタ変調器52に与える利点は、量子化ノイズのスペクトルが変調の周波数偏移と全く同じ周波数偏移を行う点である。結果として、同調オフセットが与えられると信号対ノイズ比は増加せず、同調オフセットにおける限界がシグマ/デルタ変調器内の数値処理の正確さ(例えば、単語の長さ及び不動点の算術)、及び、メインVCO16の同調能力によって大きく決定される。同調オフセットはさほど重要でないが、選択された基準周波数、特に、負の周波数偏移に対して注意を払わなくてはならない。PLL中で画像フィルタリングにおいて問題が生じる前に52MHzの基準に対して最大−50MHzの偏移に耐えることが可能である。しかしながら、正の周波数偏移に対して、理論的には、基準周波数によって課される制限はない。
【0022】
図4は、位相補間処理を例示し、複素シグマ/デルタ変調器52の出力におけるI及びQ値の信号点配置、及び、タップセレクタ46の出力における対応する位相の信号点配置を示す図である。これら位相値は、径が例えば、0.7の円上にあり、複素シグマ/デルタ変調器52への入力においてI及びQ値がスケールされる係数に対応する。これが位相の平均又は「補間された」値を決定するI及びQ成分の平均値、Iav及びQavである。複素ベクトルの大きさがこのシステムにおいて取るに足らないものであって、いずれにしてもタップセレクタ46によって除外される一方で、ベクトルの振幅に関する情報は複素シグマ/デルタ変調器52の出力にまだ存在することに注意すべきである。従って、振幅成分を組込む一定でない包絡線変調スキームが使用されなくてはならない場合、この変調スキームは、変調器の直前のスケールするブロックの中に挿入され得、変調器の出力における適当なフィルタリングの後もまだ回復可能である。
【0023】
位相変調器12において使用されるようなタイプの複素シグマ/デルタ変調器は、純粋なディジタル素子である。しかしながら、説明のため、シグマ/デルタ変調器を図5に示すような同等のアナログ式として考える方が便利であり、このとき図5は、複素のクロス結合され、時間連続する、低域通過シグマ/デルタ変調器の実施例を詳細に示す図である。直角に関連する信号I及びQは、夫々入力端子60及び61に印加される。各入力端子60及び61は、四次のシグマ/デルタ変調器62及び64に結合される。各変調器62及び64は、4つの直列に接続されたトランスコンダクタンス−コンデンサ積分器66、68、70、72、及び、67、69、71、73を構成する回路フィルタを有する。各変調器の全ての4つの積分器は、ジャイレータ74、76、78、及び、80を用いてクロス結合される。各段は、IF帯域において対応する周波数で共振するよう設定され得、周波数はgm/C比に従って決定される。しかしながら、これらを全て同じ周波数で設定することが通常である。この周波数が零の場合、クロス結合されたジャイレータは余分なものとなる。Cの値は、ノイズ要求によって設定され、コンダクタンスgmは、そのCの値に対して所望の中心周波数を提供するよう設定される。これらの段をクロス結合することは、各コンデンサの場所において、要求される周波数における偏移及びジャイレータの特性アドミタンスによって決定される値を有する負のサセプタンスを得る効果を有する。各4つの段66、68、70、72、及び、67、69、71、73の出力は、対応する加算段82及び83において組合わされる。段の出力は、アナログ信号が夫々出力88及び89上にfclockで1ビットの信号を与えるようオーバーサンプルされる、対応する1−ビットの量子化素子84及び86に与えられる。高いオーバーサンプル比を選択することで、つまり、平均され得るサンプルの数が高いほど、量子化ノイズが分散される周波数範囲も広くなり、このノイズを取除くPLLの役割もより容易になる。
【0024】
量子化素子84及び86の出力も帰還され、必要であれば、スケーラ90及び92によって大きさに基づいてスケールされ、加算段94及び96中で対応する入力端子60及び61上の信号と組合わされる。帰還回路は、関心周波数帯域において量子化素子84及び86によって生成される量子化ノイズの平均値が可能な限り小さいことを確実にする。
【0025】
送信器を実施するとき、GMSK変調ブロック50及び複素シグマ/デルタ変調器52は夫々ディジタルコンポーネントであり、従って、物理的不完全性が全くない。これらは、汎用ディジタル信号プロセッサ(DSP)及び専用ハードウェアコプロセッサにおいて動作するソフトウェアと組み合わせて実施され得る。従って、これらは非常に多様性があり、GSMと関連するGMSK以外の他の変調スキームと協動し得る。PLLの全ての構成部品が非常に簡単なアナログコンポーネントであるように、基準発振器42、位相分割器44、及び、タップセレクタ46も非常に簡単なアナログコンポーネントである。
【0026】
本発明は、位相分割器44が4つの位相成分を得ることを参照して説明されたが、位相補間が制限される場合、又は、特に相回転の方向が幾つかの他の手段によって決定され得る場合、4つ以上の成分を得るために2つの位相成分だけを使用することも可能である。
【0027】
本明細書及び特許請求の範囲において、素子は単数形で表わされているが、同じ素子が複数個存在することを除外するものではない。更に、「有する、含む」などの用語は、記載されていない他の素子及び段階を除外するものではない。
【0028】
本開示を読んで、他の変更態様が当業者に明らかである。この変更態様は、設計、製造、及び、集積可能な送信器及びそのコンポーネント部品の使用において既知の他の特徴を含み得、本願で既に説明された特徴以外又はその特徴に加えて使用され得る。
【0029】
本発明は、特に、セルラ電話機のような携帯電話機のための無線送信器に適用可能である。
【図面の簡単な説明】
【図1】 GSM900のための送信器ノイズ及び変調仕様を示すグラフである。
【図2】 変調のためのテンプレートを示す図である。
【図3】 本発明に従って形成される送信器の実施例のブロック図である。
【図4】 I及びQ信号のシグマ/デルタ変調器を使用して4つの位相値を含む位相補間を示す図である。
【図5】 図3に示す送信器において使用されるディジタル式に実施される複素シグマ/デルタ変調器52の概念を示すことに適した、複素シグマ/デルタ変調器のブロック図である。
Claims (9)
- 位相変調器と、比較的高電力な電圧制御発振器を有する位相同期回路とを備える送信器であって、
上記位相変調器は、少なくとも2つの位相成分の間でランダムに補間をすることによって、位相変調信号を得て、前記位相同期回路に出力するように構成されており、
上記位相変調器は、
基準周波数源と、
上記基準周波数源から上記少なくとも2つの位相成分を得るための手段と、
直角に関連する信号成分の複素対を構成する変調器と、
上記直角に関連する信号成分の複素対をランダム化し、2ビットのアドレスを有するパルスの2つのストリームを生成する複素シグマ/デルタ変調器と、
上記2ビットのアドレスに基づいて上記位相同期回路に出力される上記少なくとも2つの位相成分のいずれかを選択する位相選択手段であって、前記2ビットのアドレスは、平均出力位相が要求される値に等しくなることを可能とするような速度で当該位相選択手段に印加される、位相選択手段と、
を備える、ことを特徴とする送信器。 - 位相変調器と、比較的高電力な電圧制御発振器、及び、入力が上記位相変調器の出力に結合された位相感応検知器を含む位相同期回路とを備える送信器であって、
上記位相変調器は、少なくとも2つの位相成分の間でランダムに補間をすることによって、位相変調信号を得て、前記位相同期回路に出力するように構成されており、
上記位相変調器は、
基準周波数源と、
上記基準周波数源から上記少なくとも2つの位相成分を得るための手段と、
直角に関連する信号成分の複素対を構成する変調器と、
上記直角に関連する信号成分の複素対をランダム化し、2ビットのアドレスを有するパルスの2つのストリームを生成する複素シグマ/デルタ変調器と、
上記2ビットのアドレスに基づいて上記位相同期回路に出力される上記少なくとも2つの位相成分のいずれかを選択する位相選択手段であって、前記2ビットのアドレスは、平均出力位相が要求される値に等しくなることを可能とするような速度で当該位相選択手段に印加される、位相選択手段と、
を備える、ことを特徴とする送信器。 - 上記少なくとも2つの位相成分を得るための手段は、4つの直角位相成分を得ることを特徴とする請求項2記載の送信器。
- 上記変調器は、GMSK変調器であることを特徴とする請求項3記載の送信器。
- ノイズのスペクトルを偏移させ、同調オフセットを与えるための手段が、上記変調器及び上記複素シグマ/デルタ変調器に結合される、ことを特徴とする請求項3又は4記載の送信器。
- 上記位相感応検知器は、上記電圧制御発振器から得られる位相比較周波数と上記位相変調器から得られる位相変調信号を比較する、ことを特徴とする請求項2乃至5のうちいずれか一項記載の送信器。
- 広帯域の位相ノイズをフィルタ除去する時間連続的なアナログ低域通過フィルタが、上記位相感応検知器に結合され、上記低域通過フィルタの出力は、上記電圧制御発振器に結合された出力を有する積分器に印加される、ことを特徴とする請求項6記載の送信器。
- 上記位相比較周波数は、上記電圧制御発振器の周波数を分周することで得られることを特徴とする請求項6又は7記載の送信器。
- 請求項1又は2記載の送信器の集積可能なコンポーネントと、集積可能でないコンポーネントを接続する手段とを有する集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9827363.4A GB9827363D0 (en) | 1998-12-14 | 1998-12-14 | Transmitter |
GB9827363.4 | 1998-12-14 | ||
PCT/EP1999/010051 WO2000036742A2 (en) | 1998-12-14 | 1999-12-13 | Phase modulating transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003516647A JP2003516647A (ja) | 2003-05-13 |
JP4665121B2 true JP4665121B2 (ja) | 2011-04-06 |
Family
ID=10844096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000588890A Expired - Fee Related JP4665121B2 (ja) | 1998-12-14 | 1999-12-13 | 送信器 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6420940B1 (ja) |
EP (1) | EP1055283B1 (ja) |
JP (1) | JP4665121B2 (ja) |
KR (1) | KR100700411B1 (ja) |
CN (1) | CN1248473C (ja) |
DE (1) | DE69924097T2 (ja) |
GB (1) | GB9827363D0 (ja) |
TW (1) | TW444438B (ja) |
WO (1) | WO2000036742A2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69933922T2 (de) * | 1998-12-22 | 2007-09-13 | Koninklijke Philips Electronics N.V. | Sendeschaltung für ein Hochfrequenzsignal |
EP1178601B1 (en) * | 2000-08-04 | 2005-02-16 | Freescale Semiconductor, Inc. | Frequency modulation using a digital filter for baseband waveshaping |
US6650875B1 (en) * | 2000-08-30 | 2003-11-18 | Skyworks Solutions, Inc. | Transmitter architecture having a secondary phase-error correction loop including an amplitude reconstruction system |
US6975686B1 (en) * | 2000-10-31 | 2005-12-13 | Telefonaktiebolaget L.M. Ericsson | IQ modulation systems and methods that use separate phase and amplitude signal paths |
US7409012B2 (en) * | 2001-07-06 | 2008-08-05 | Motorola, Inc. | Modulator and signaling method |
GB2394133A (en) * | 2002-10-17 | 2004-04-14 | Toumaz Technology Ltd | Radio receiver with reconfigurable filtering arrangement |
US7181180B1 (en) | 2003-05-15 | 2007-02-20 | Marvell International Ltd. | Sigma delta modulated phase lock loop with phase interpolation |
EP1499030A3 (en) * | 2003-07-14 | 2006-02-08 | Samsung Electronics Co., Ltd. | Wideband quadrature generation technique requiring only narrowband components and method thereof |
US7860189B2 (en) * | 2004-08-19 | 2010-12-28 | Intrinsix Corporation | Hybrid heterodyne transmitters and receivers |
US7535311B2 (en) * | 2006-11-30 | 2009-05-19 | Infineon Technologies Ag | Direct wideband modulation of a frequency synthesizer |
TWI340553B (en) * | 2007-05-29 | 2011-04-11 | Univ Nat Taiwan | Frequency shift keying modulator having sigma-delta modulated phase rotator |
KR101054215B1 (ko) * | 2008-12-19 | 2011-08-03 | 한국전자통신연구원 | 위상 변조기 및 환경 변화에 따른 성능 변화를 보상하는 위상 변조 방법 |
US9490944B2 (en) * | 2012-10-12 | 2016-11-08 | Innoventure L.P. | Phase sector based RF signal acquisition |
US9621197B2 (en) | 2015-03-10 | 2017-04-11 | Samsung Electronics Co., Ltd. | Bi-phased on-off keying (OOK) transmitter and communication method |
CN105357159B (zh) * | 2015-09-29 | 2018-11-02 | 北京邮电大学 | 一种九倍频qpsk光载毫米波信号的产生方法和系统 |
CN108020821B (zh) * | 2017-12-27 | 2021-06-08 | 成都锐芯盛通电子科技有限公司 | 一种相控阵雷达天线波束控制电路检测系统及其实现方法 |
US11575550B2 (en) | 2021-01-29 | 2023-02-07 | Rockwell Collins, Inc. | System and method for high-entropy gaussian minimum shift keying (HE-GMSK) modulation |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2537934B2 (ja) * | 1987-12-28 | 1996-09-25 | 松下電器産業株式会社 | 変調器 |
JP3419484B2 (ja) * | 1992-03-30 | 2003-06-23 | 株式会社東芝 | 変調器、送信器 |
US5511236A (en) * | 1993-12-07 | 1996-04-23 | National Semiconductor Corporation | Half duplex RF transceiver |
FI98020C (fi) * | 1995-06-06 | 1997-03-25 | Nokia Mobile Phones Ltd | Digitaalisen signaalin modulointimenetelmä ja modulaattori |
DE69535233D1 (de) * | 1995-12-26 | 2006-11-02 | Lsi Logic Corp | Rauschverminderung in digitalen Frequenzsynthetisierern |
US5825257A (en) * | 1997-06-17 | 1998-10-20 | Telecommunications Research Laboratories | GMSK modulator formed of PLL to which continuous phase modulated signal is applied |
-
1998
- 1998-12-14 GB GBGB9827363.4A patent/GB9827363D0/en not_active Ceased
-
1999
- 1999-12-13 EP EP99964590A patent/EP1055283B1/en not_active Expired - Lifetime
- 1999-12-13 US US09/622,213 patent/US6420940B1/en not_active Expired - Lifetime
- 1999-12-13 WO PCT/EP1999/010051 patent/WO2000036742A2/en active IP Right Grant
- 1999-12-13 JP JP2000588890A patent/JP4665121B2/ja not_active Expired - Fee Related
- 1999-12-13 DE DE69924097T patent/DE69924097T2/de not_active Expired - Lifetime
- 1999-12-13 CN CNB998027243A patent/CN1248473C/zh not_active Expired - Fee Related
- 1999-12-13 KR KR1020007008838A patent/KR100700411B1/ko not_active IP Right Cessation
- 1999-12-21 TW TW088122547A patent/TW444438B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1248473C (zh) | 2006-03-29 |
KR20010040927A (ko) | 2001-05-15 |
TW444438B (en) | 2001-07-01 |
CN1406426A (zh) | 2003-03-26 |
US6420940B1 (en) | 2002-07-16 |
DE69924097D1 (de) | 2005-04-14 |
EP1055283B1 (en) | 2005-03-09 |
KR100700411B1 (ko) | 2007-03-27 |
GB9827363D0 (en) | 1999-02-03 |
JP2003516647A (ja) | 2003-05-13 |
DE69924097T2 (de) | 2006-04-13 |
WO2000036742A2 (en) | 2000-06-22 |
WO2000036742A3 (en) | 2002-09-26 |
EP1055283A2 (en) | 2000-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4665121B2 (ja) | 送信器 | |
US5701106A (en) | Method and modulator for modulating digital signal to higher frequency analog signal | |
US7830954B2 (en) | Method and apparatus for I/Q imbalance compensation | |
JP4804458B2 (ja) | 2点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
US6392493B1 (en) | Fractional-N frequency synthesizer | |
US7557661B1 (en) | Direct digital synthesis (DDS) hybrid phase-lock loop for low-jitter synchronization | |
JP4056145B2 (ja) | Pll回路およびそれを用いた無線通信端末機器 | |
JP2002509377A (ja) | Σδ変調器制御式の位相ロックループ回路および関連する方法 | |
EP1847012A2 (en) | Fractional-n offset phase locked loop | |
US7545232B2 (en) | Polar modulator arrangement and polar modulation method | |
US7706495B2 (en) | Two-point frequency modulation apparatus | |
JP3852938B2 (ja) | 広帯域変調pllおよびその変調度調整方法 | |
EP1183841A1 (en) | Compensation of mismatch in quadrature devices | |
JPWO2007004465A1 (ja) | 半導体装置およびそれを用いた無線回路装置 | |
US7417513B2 (en) | System and method for signal filtering in a phase-locked loop system | |
JP4410128B2 (ja) | 周波数変調装置及びポーラ変調送信装置 | |
JP2002519924A (ja) | 正確な低雑音周期信号を発生するシステム | |
WO1991007828A1 (en) | Digital circuit for a frequency modulation and carrier synthesis in a digital radio system | |
JP3898839B2 (ja) | 送信機 | |
US20020163390A1 (en) | Analog/digital carrier recovery loop circuit | |
KR20010041140A (ko) | 무선 주파수 신호의 전송 회로, 무선전화 장치 및 주파수변환기 | |
MXPA01000175A (en) | System for generating an accurate low-noise periodic signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080715 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081202 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090928 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101118 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |