DE69928934T2

DE69928934T2 - Verfahren und gerät zur korrektur des gleichspannungsversatzes in digital-analog-wandlern

Info

Publication number: DE69928934T2
Application number: DE69928934T
Authority: DE
Inventors: Christopher Brett WALKER
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1998-06-30
Filing date: 1999-06-29
Publication date: 2006-08-24
Anticipated expiration: 2019-06-30
Also published as: JP4589443B2; AU4726199A; HK1036530A1; JP2010045792A; CN1307749A; US6278391B1; ATE313169T1; JP4422333B2; AU759884B2; ES2258334T3; DE69928934D1; BR9911734A; EP1090461A1; WO2000001073A1; CA2334999A1; EP1090461B1; US6154158A; CN1183678C; KR100562730B1; JP2002519925A

Description

Hintergrund der Erfindung
I. Gebiet der Erfindung
Diese Erfindung bezieht sich auf Digital-zu-Analog-Konverter und spezieller auf Gleichspannungsversatzfehlerkorrektur in Digital-zu-Analog-Konvertern.
II. Beschreibung der verwandten Technik
Digital-zu-Analog-Konverter, die im Allgemeinen als „DACs" oder „D-zu-A"-Konverter bezeichnet werden, werden verwendet, um Information aus dem Digitalbereich in den Analogbereich zu übersetzen bzw. umzuformen. Die DACs transformieren typischerweise digitale Signale, in einen Bereich aus analogen Werten. Die DACs repräsentieren eine beschränkte Anzahl unterschiedlicher digitaler Eingangscodes durch eine entsprechende Anzahl diskreter analoger Ausgabewerte. Beispiele von Eingabecodeformaten, die durch existierende DACs aufgenommen werden, beinhalten einfach-binär, binäres Zweier-Komplement und binär-kodiertes Dezimal. Eine Anzahl von Techniken zur Implementierung von Digital-zu-Analog-Konvertern sind in der Technik wohl bekannt.
Digital-zu-Analog-Konverter werden in einer großen Vielfalt von Anwendung verwendet und zwar einschließlich digitaler drahtloser Nachrichtenübertragungen bzw. Kommunikationen. Beispielsweise werden DACs in digitalen drahtlosen zellularen Telefonen verwendet, um digitale Sprachsignale in analoge „Basisband"-Signale (d.h. Signale, die Frequenzen nahe der Gleichspannung (D.C.) besitzen) zu konvertieren. Die 1a und 1b zeigen ein Blockdiagramm eines beispielhaften digitalen drahtlosen Zellulartelefons 900 das DACs verwendet, um digital codierte Sprachsignale in gefilterte analoge Basisbandsignale zu konvertieren. Das zellulare Telefon 900 wird hergestellt gemäß der TIA Spezifikation mit dem Titel „Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System", TIA/EIA/IS-95-A die im Mai 1995 durch die Telecommunications Industry Association veröffentlicht wurde und hier im Folgenden als die „IS-95 Spezifikation" bezeichnet wird.
Wie in den 1a und 1b gezeigt weist das beispielhafte digitale zellulare Telefon 900 primär folgendes auf: einen Nutzerschnittstellenabschnitt bzw. Nutzerinterfaceabschnitt 916, ein Mobilstationsmodem (MSM), anwendungsspezifische integrierte Schaltung (application specific integrated circuit, ASIC) 914, ein analoges Basisband ASIC 912, Empfangs- und Übertragungs- bzw. Sendeverstärker 902 bzw. 904, einen Hochkonvertierer 918, einen Leistungsverstärker und Treiber 920, eine Antenne 906, einen Duplexer 908 und einen rauscharmen Verstärker (low-noise amplifier, LNA) und eine Mischerschaltung 910. Das zellulare Telefon 900 und seine komponenten Teile sind detaillierter in einem verwandten gemeinsam übertragenen U.S. Patent mit der Nr. 5,880,631 mit dem Titel „High Dynamic Range Variable Gain Amplifier". Ein Verständnis der Funktion und des Betriebs von vielen der Komponenten von dem zellularen Telefon 900 ist nicht nötig, um die vorliegende Erfindung zu verstehen und sie werden deshalb hier nicht beschrieben. Eine kurze Beschreibung des MSM 914 und des analogen Basisband ASIC 912 ist jedoch nützlich beim Verstehen einer beispielhaften Anwendungs- und Betriebsumgebung für die vorliegende Erfindung.
Die MSM 914 führt eine Vielzahl von Funktionen für das zellulare Telefon 900 durch und zwar einschließlich Sprachcodierung, Decodierung, Verschachtelung bzw. Interleaving, Datenmodulation, Spreizung und Filterung. Wenn Information z.B. von dem Telefon 900 zu einer CDMA Basisstation übertragen wird („Rückwärtsverbindungs"-Übertragungen) wird Sprachinformation zuerst durch den Vocoder 950 codiert und an die Modulator-Interleaver-Schaltung 952 transferiert, wo die Daten codiert, interleavt, moduliert, gespreizt und gefiltert werden. Die digitalisierten und modulierten Daten werden an ein Paar von DACs 954, 956 in dem analogen Basisband ASIC 912 (1b) zur weiteren Verarbeitung zur Verfügung gestellt. Das MSM 914 sieht eine modulierte digitale Basisbandrepräsentation der CDMA Wellenform für die DACs 954 und 956 in dem analogen Basisband ASIC 912 vor. Der Frequenzbereich, der digi talen Basisbandsignale liegt zwischen Gleichspannung (oder 0 Hz) und ungefähr 630 kHz. Das analoge Basisband ASIC 912 (weitgehend aufgrund des Betriebs der DACs 954, 956) konvertiert die von dem MSM 914 empfangenen modulierten digitalen Daten in analoge Basisbandsignale. Das analoge Basisband ASIC 912 filtert die von den DACs 954, 956 erzeugten analogen Basisbandsignale und konvertiert die gefilterten Signale hoch auf ein analoges Zwischenfrequenz-(ZF)-Signal. Das ZF-Signal wird an den Übertragungsverstärker mit automatischer Verstärkungssteuerung (automatic gain control, AGC) 904 geliefert und für eine eventuelle Übertragung an eine drahtlose Basisstation weiterverarbeitet.
Ein besseres Verständnis des Betriebs der DACs 954, 956 kann durch ein detailliertes Beschreiben der Übertragungssektion des analogen Basisband ASIC 912 erlangt werden. Ein Ausführungsbeispiel der Übertragungssektion 100 des analogen Basisband ASIC 912 der 1b ist in 2 gezeigt. Wie in 2 gezeigt, umfasst die Übertragungssektion primär ein paar Übertragungs-DACs 102 (jeweils einen für die In-Phase modulierten digitalen Basisbandsignale (I) und die Quadratur-Phase modulierten digitalen Basisbandsignale (Q)), ein paar CDMA-Filter 104, 106 und eine Übertragungs- bzw. Sendehochkonvertierschaltung 108. Das wohlbekannte Quadraturmodulationsschema wird vorzugsweise verwendet zum Hochkonvertieren auf die Zwischenfrequenz in dem CDMA-Pfad der Übertragungssektion 100 wie in 2 gezeigt. Deshalb sind zwei DACs erforderlich, um die Digital-zu-Analog-Konvertierung, der von dem MSM ASIC 914 empfangenen digitalen Basisbandsignale, durchzuführen. Der IDAC 110 konvertiert die empfangenen digitalen Basisband-In-Phasen-Signale zu analogen Basisband-In-Phasen-Signalen. In ähnlicher Weise konvertiert der ADAC 112 die empfangenen digitalen Basisbandquadraturphasensignale zu analogen Basisbandquadraturphasensignalen. In dem in 2 gezeigten Ausführungsbeispiel besitzen die Übertragungs-DACs 102 differentielle Ausgänge, um die Beeinträchtigenden durch externes Rauschen verursachten Effekte zu reduzieren, wobei das Rauschen irgendwo anders auf dem analogen Basisband ASIC 912 erzeugt werden kann.
Die I- und Q-Kanal-CDMA-Filter 104, 106 entfernen unerwünschtes Rauschen, das durch die DACs 110 bzw. 112 erzeugt wird. Die CDMA-Filter 104, 106 weisen Anit-Alias-Filter auf, die eine Glättungsfunktion durchführen und zwar der analogen Basisbandsignale, die durch die Sende-DACs 102 erzeugt werden und die dadurch jedwelche hochfrequente Komponenten entfernen, die durch die DACs 102 eingeführt worden sind. In ähnlicher Weise zu den Übertragungs-DACs 102 besitzen die CDMA-Filter 104, 106 differentielle Ausgänge wie in 2 gezeigt. Die Ausgaben der CDMA-Filter 104, 106 werden in den Sendehochkonverter 108 eingegeben, der die analogen Basisbandsignale auf eine ZF-Frequenz konvertiert und zwar zu weiteren Verarbeitung und eventuellen Übertragung zu einer CDMA-Basisstation.
Uvorteilhafterweise führt die in 2 gezeigt Übertragungssektion 100 Fehler ein, die sich als addierte Gleichspannungsversätze (hier im Folgenden als „versatzinduzierte Fehler" bezeichnet) darstellen, und zwar in die interessierenden Übertragungssignale, bevor die Signale an den Rest der zellularen Telefonschaltkreise ausgegeben werden. Im speziellen und wieder Bezug nehmend auf die 2, können die versatzinduzierten Fehler auf die Übertragungssignale wirken, und zwar durch die Übertragungs-DACs 102 und durch aktive Komponenten in dem CDMA-Filtern 104 und 106. Weil die CDMA Filter 104 und 106 relativ komplex sein können, können die induzierten Versatzfehler signifikant sein. Unvorteilhafterweise können die in den Signalpfad und speziell, die in dem Eingang der Mischer 114, 116 eingeführten Versatzfehler verursachen, dass ein Trägersignal in dem ZF-Signal erscheint, dass an dem Ausgang der Übertragungshochkonverterschaltung 108 erzeugt wird. Um bestimmte Trägerunterdrückungsspezifikationen zu erfüllen, ist es nötig, die durch die Übertragungssektion 100 eingeführten versatzinduzierten Fehler zu reduzieren oder zu eliminieren. Leider hat es sich in der Vergangenheit erwiesen, dass die versatzinduzierten Fehler schwer zu eliminieren sind. Weil der Betrag bzw. die Größe der Versätze stark variiert und zwar abhängig von den Betriebscharakteristika (d.h. Spannung, Temperatur, usw.) des analogen Basisband ASIC 912 hat es sich erwiesen, dass die Fehler schwer zu eliminieren sind. Deshalb gibt es einen Bedarf für ein Verfahren und eine Vorrichtung, die die Gleichspannungsversatzfehler reduzieren oder eliminieren kann, die an dem Eingang der Übertragungsmischer 114, 116 erscheinen.
Ein Ansatz nach dem Stand der Technik zum Reduzieren der Gieichspannungsversätze ist in 3 gezeigt. Der Stand der Technik verwendet eine sicherungsbasierte Gleichspannungsversatzfehlerkorrekturschaltung 120, um die Fehler zu reduzieren, die am Ausgang der CDMA-Filter 104, 106 erzeugt wurden. Die Fehlerkorrekturschaltung 120 weist primär eine Folge von Sicherungen und einen relativ kleinen DAC auf, der geeignet ist eine Fehlereinstellung zu den Signalen am Eingang der Mischer 114, 116 zu addieren. Die Fehlerkorrekturschaltung erlaubt es Designern den Gleichspannungsversatz am Ausgang der Filter unter ausgewählten nominalen Zuständen bzw. Bedingungen zu messen. Unter Verwendung wohlbekannter Sicherungsanpassungstechniken werden Sicherungen in der Korrekturschaltung 120 ausgelöst, bis die Fehler unter den ausgewählten Nominalbedingungen auf Null reduziert werden. Unvorteilhafterweise sieht diese Technik eine statische Fehlerkorrekturlösung vor. Sobald die Sicherungen ausgelöst werden, können Fehler unter den variierenden Betriebsbedingungen des ASIC 912 nicht korrigiert werden. Beispielsweise da die Spannung und Temperatur des ASIC 912 über die Zeit variiert, würden Gleichspannungsversätze eingeführt werden, und zwar trotz der statischen Einstellungen der Korrekturschaltung 120. Einrichtungen die einst nutzbar waren, und zwar unter den nominalen Bedingungen bei denen die Sicherungen ausgelöst worden waren, werden bei einigen Betriebsumgebungen unbenutzbar und haben somit einen gegenteiligen Effekt auf die gewünschten Charakteristika des analogen Basisband ASIC 912.
Ferner führt der in 3 gezeigt Ansatz nach dem Stand der Technik unvorteilhafterweise einen zusätzlichen Herstellungs- und Testschritt in die Fabrikation des ASIC 912 ein. Unter Verwendung des Ansatzes nach dem Stand der Technik nach 3 muss der Hersteller des ASIC 912 die Versatzfehler messen, Sicherungen trimmen, um die Versatzfehler zu eliminieren und die Ergebnisse testen, um Sicherzustellen, dass alle Sicherungen richtig getrimmt sind. Dieser Prozess fügt zusätzliche Zeit zu der Fabrikation des ASIC 912 hinzu und erhöht konsequenterweise die Herstellungskosten des ASIC. Deshalb ist ein verbessertes Gleichspannungsversatzfehlerkorrekturverfahren und eine Vorrichtung nötig, die die Verwendung von Sicherungen oder Sicherungsanpassungs- bzw. Trimmtechniken nicht erfordert. Ferner ist ein verbessertes Fehlerkorrekturverfahren und eine Vorrichtung nötig, die die Fehler dynamisch überwacht und korrigiert, die durch die Übertragungssektion 100 unter allen Betriebsbedingungen unter denen das ASIC 912 operieren muss, eingeführt werden.
Eine andere Technik zum Reduzieren von Gleichspannungsversatzfehlern ist in 4 gezeigt. Wie in 4 gezeigt wird eine analoge Rückkopplungsschleifenkorrekturschaltung 122 verwendet, um die am Ausgang der CDMA-Filter 104 und 106 erzeugten Gleichspannungsversatzfehler zu messen und zu unterdrücken. Die analoge Rückkopplungsschleife 122 weist analoge Filter auf, die die Gleichspannungsversatzfehler von den interessierenden analogen Signalen unterscheiden. Die Rückkoppelungsschleife weist auch Integratoren auf, die angeordnet sind, um Gleichspannungsversatzfehler über integrierende Kondensatoren zu integrieren. Durch geeignetes Wählen der Verstärkungen der Integratoren erzeugen die Integratoren Gleichspannungsauslöschungssignale, die größenmäßig gleich den unerwünschten Gleichspannungsfehlern sind, die in den Signalpfad durch die CDMA-Filter und die Übertragungs-DACs 102 eingeführt worden sind. Die Gleichspannungsauslöschungssignale werden zu den durch die Übertragungs-DACs 102 erzeugten analogen Signalen addiert, um dadurch unerwünschte Gleichspannungsdurchleitung zu eliminieren. Eine detailliertere Beschreibung dieses Ansatzes nach dem Stand der Technik (in dem Kontext eines empfangenen HF-Signal-Pfades) ist gegeben mit Bezug auf 9 und 10 des U.S. Patents Nr. 5,6127,060, am 1. April 1997 an Wilson et al. erteilt und an den Eigentümer der vorliegenden Erfindung übertragen.
Unvorteilhafterweise hat sich die analoge Rückkoppelungsschleife als in einer ASIC-Einrichtung sehr schwierig zu Implementieren erwiesen. Die interessie renden analogen Signale, die am Ausgang der CDMA-Filterung 104, 106 erzeugt werden besitzen Pegel, die der Gleichspannung sehr nahe sind. Deshalb muss die Eckfrequenz der Filter die verwendet werden, um die Gleichspannungsversatzfehler von den interessierenden Signalen zu differenzieren sehr niedrig sein. Weil die Eckfrequenz (w_pole) proportional zu der Transkonduktanz (g_m) dividiert durch die Kapazität (C) ist, muss die Transkonduktanz g_m darauf beschränkt sein, entweder sehr klein zu sein, oder alternativ muss der Wert von C relativ groß gemacht werden. Leider ist der Wert von g_m sehr schwer zu steuern und es gibt eine Schranke bzw. Grenze wie klein die Transkonduktanz gemacht werden kann. Zusätzlich beschränken physikalische und kostenmäßige Randbedingungen wie groß der Wert von C in einer integrierten Schaltungsumgebung gemacht werden kann (große Kondensatoren belegen große Gebiete einer integrierten Schaltung und erhöhen deshalb die Kosten der integrierten Schaltung). Eine mögliche Lösung C zu implementieren, ist es eine Komponente zu verwenden, die außerhalb der integrierten Schaltung angeordnet ist, wobei dieser Ansatz jedoch unerwünschte Schaltungsplatinen, Leckströme erzeugt.
JP 60/165831 A zeigt eine Schaltung zum Elimieren einer Gleichspannungskomponente von einem analogen System. Nach Tiefpassfilterung, Verstärkung und einem Vergleich mit Masse verursacht die Polarität der Gleichspannungskomponente, das ein Aufwärts-/Abwärts-Zähler nach oben oder nach unten zählt. Durch diese Mittel ist eine Rückkoppelung in dem Digitalbereich vorgesehen, in dem die Zählerausgabe von der Ausgabe einer Signalsprozessorschaltung subtrahiert wird. EP 0 655 841 A zeigt eine ähnliche Anordnung, aber führt einen Vergleich entgegengesetzt phasiger Signale (A+ und A–) durch und zwar von einem differentiellen Ausgangspaar von einem DIA-Konverter. Die Polarität eines Vergleichsergebnisses verursacht ein nach oben zählen oder nach unten zählen in einem Fehlerkorrekturregister in der Datenverarbeitungseinheit.
Es wäre wünschenswert ein Gleichspannungskorrekturverfahren und eine -vorrichtung vorzusehen, die in einer integrierten Schaltung einfach zu imple mentieren ist, die die Verwendung von Sicherungstrimming bzw. -anpassung nicht erfordert und die dynamisch und flexibel Gleichspannungsversätze überwachen und korrigieren kann, wenn sie eingeführt werden. Die vorliegende Erfindung sieht solch ein Gleichspannungskorrekturverfahren und eine -vorrichtung vor.
Zusammenfassung der Erfindung
Gemäß ersten und zweiten Aspekten der vorliegenden Erfindung sind Gleichspannungsversatzkorrekturschaltungen vorgesehen, um Gleichspannungsversatzfehler von Basisbandübertragungssignalen in einer Kommunikationseinrichtung zu entfernen, wobei die Einrichtung digitale Basisbandeingangssignale empfängt, wobei die Eingangssignale mittels Übertragungs-D/A-Konvertern in analoge Signale konvertiert werden und wobei die analogen Signale mittels Rekonstruktionsfiltern gefiltert werden, um die Übertragungssignale zu erzeugen und zwar gemäß den Ansprüchen 1 bzw. 9.
Gemäß anderen Aspekten der Erfindung ist ein entsprechendes Verfahren zum Entfernen von Gleichspannungversatzfehlern vorgesehen, sowie auch ein Computerprogrammprodukt zum Durchführen solch eines Verfahrens.
Durch diese Mittel sind eine Rückkopplungsschleifenkorrekturschaltung und ein Verfahren vorgesehen zum Messen und Unterdrücken von Gleichspannungsversatzfehlern, die auf analoge Hochfrequenzübertragungssignale einwirken und zwar durch Übertragungs-Digital-zu-Analogkonverter (DACs) und assoziierten analogen Rekonstruktionsfiltern. Gemäß der vorliegenden Erfindung wird eine negative digitale Rückkopplungsschleife verwendet, um die Gleichspannungsversatzfehler von den analogen Übertragungssignalen vor der Übertragung zu entfernen. In dem bevorzugten Ausführungsbeispiel weist die digitale Rückkopplungsschleife ein paar von Analog-zu-Digital-Konvertern (jeweils einen für die In-Phase (I) und Quadratur-Phase (Q) Kanäle), eine digitale Gleichspannungssatzkorrekturschaltung und ein paar von Addierern auf. Jeder Analog-zu-Digital-Konverter ist am Ausgang eines assoziierten Rekonstruktionsfilters angeordnet. Die analogen Übertragungssignale werden digitalisiert, gefiltert und digital verarbeitet und zwar durch die Korrekturschaltung um Versatzkorrektursignale sowohl für die I- als auch die Q-Kanäle zu erzeugen. Die Versatzkorrektursignale sind nominal bzw. größenmäßig gleich den unerwünschten Gleichspannungsversatzfehlern, die in dem Signalpfad eingeführt worden sind, durch die Übertragungs-DACs und die Rekonstruktionsfilter. Die Versatzkorrektursignale werden zu den digitalen Basisbandeingangssignalen vor der Digital-zu-Analog-Konvertierung addiert, um dadurch die unerwünschten Gleichspannungsversatzfehler von den Übertragungssignalen zu entfernen.
In einem bevorzugten Ausführungsbeispiel weisen die Analog-zu-Digital-Konverter 1-Bit-differential-Komparatoren auf, die digitale Signale erzeugen, die für die Vorzeichen der analogen Übertragungssignale repräsentativ sind, die von den Rekonstruktionsfiltern ausgegeben werden. Die digitale Gleichspannungsversatzkorrekturvorrichtung verarbeitet die digitalen Signale, die von den Differentialkomparatoren ausgegeben werden unter Verwendung einer ausgewählten digitalen Signalverarbeitungstechnik. In einem Ausführungsbeispiel verwendet die Versatzkorrekturschaltung eine „Vorzeichen-Bit" digitale Signalverarbeitungstechnik, wobei die von den Differentialkomparatoren erzeugten Vorzeichen-Bits kontinuierlich integriert werden. In diesem Ausführungsbeispiel weist die Versatzkorrekturschaltung einen I-Kanal-Integrator und einen Q-Kanal-Integrator auf, die angeordnet sind, um die Vorzeichen der analogen Übertragungssignale zu integrieren. In einem Ausführungsbeispiel weisen die Integratoren binäre Aufwärts-/Abwärts-Zähler auf. Das Vorzeichen der analogen Übertragungssignale steuert die Richtung (Erhöhung oder Verringerung) der Zähler. Nach einer Zählung für ein vorherbestimmtes Zeitintervall enthalten die Zähler negative Werte (aufgrund der negativen Rückkoppelungsschleife) deren Absolutwert nominell gleich den Gleichspannungsversatzfehlern ist, die auf den Übertragungssignalen auferlegt sind. Die Zählerwerte werden kontinuierlich zu den digitalen Basisbandsignalen addiert, um die Gleichspannungsversatzfehler zu kompensieren.
Das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung verwendet Vorzeichencharakteristika sowohl der digitalen Basisbandsignale, als auch der assoziierten Übertragungssignale, die von den Rekonstruktionsfiltern ausgegeben werden, um die Rückkoppelungsversatzkorrektursignale zu erzeugen. Die bevorzugte Technik zwingt die von den Rekonstruktionsfiltern ausgegebenen Übertragungssignale sehr ähnliche statistische Charakteristika wie die digitalen Basisbandsignale zu besitzen. Gemäß dieser Technik sind Integratoren angeordnet, um die Verzögerungszeit der ansteigenden Flanke bzw. Kante zu messen, die definiert ist, als die Verzögerungszeit zwischen der ansteigenden Flanke des Basisbandsignals und der ansteigenden Flanke ihres assoziierten gefilterten Signals. In ähnlicher Weise wird die Verzögerungszeit der fallenden Flanke bzw. Kante, die definiert ist als die Verzögerungszeit zwischen der fallenden Flanke des Basisbandsignals und der fallenden Flanke ihres assoziierten gefilterten Signals auch gemessen. Diese „Null-Durchgang"-Zeitverzögerungen werden gemessen durch Analysieren der relativen Vorzeichen der digitalen Eingangssignale und der gefilterten Signale. Das Vorzeichen des digitalen Eingangssignals wird erhalten von dem höchstwertigsten Bit (most significant bit, MSB) des Basisbandsignals. Das Vorzeichen des gefilterten Signals wird erlangt von dem Ausgang des Digital-zu-Analog-Konverters, der in dem bevorzugten Ausführungsbeispiel einen 1-Bit-Differential-Komperator aufweist. Zähler werden verwendet, um für eine Zeitperiode von ungefähr der Null-Durchgangs-Zeitverzögerungen zu messen. Die Null-Durchgangs-Zeitverzögerungen werden von der vorliegenden Erfindung verwendet, um die Gleichspannungsversatzfehler zu schätzen, die in den Übertragungssignalen vorhanden sind.
Kurze Beschreibung der Zeichnungen
Die Merkmale, Ziele und Vorteile der vorliegenden Erfindung werden klarer werden, wenn man die unten angegebenen detaillierte Beschreibung zusammen mit den Zeichnungen betrachtet, in denen gleiche Bezugszeichen durchgehend entsprechendes Identifizieren und wobei:
1a und 1b ein Blockdiagramm eines beispielhaften digitalen drahtlosen zellularen Telefons zeigen, dass Digital-zu-Analog-Konverter verwendet, um digital codierte Sprachsignale in gefilterte analoge Basisbandsignale zu konvertieren.
2 ein Blockdiagramm der Übertragungssektion des in 1b gezeigten analogen Basisband-ASIC ist;
3 einen Ansatz nach dem Stand der Technik zeigt, und zwar zum Reduzieren der versatzinduzierten Fehler, die erzeugt werden am Ausgang der CDMA-Filter der 2 unter Verwendung einer „sicherungsbasierten" Gleichspannungsversatzfehlerkorrekturschaltung.
4 einen anderen Ansatz nach dem Stand der Technik zeigt und zwar zum Reduzieren der versatzinduzierten Fehler, die am Ausgang der CDMA-Filter der 2 unter Verwendung einer analogen Gleichspannungsversatzfehlerkorrekturschaltung erzeugt wurden;
5 ein Blockdiagramm des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigt, und zwar unter Verwendung einer digitalen Gleichspannungsversatzfehlerkorrekturschaltung;
6 ein vereinfachtes Blockdiagramm eines alternativen Ausführungsbeispiels der vorliegenden Erfindung zeigt, wobei Versatzkorrektursignale unter Verwendung einer digitalen Vorzeichenbitverarbeitungstechnik erzeugt werden;
7 ein Beispiel zeigt mit Signalen, die durch die Gleichspannungsversatzfehierkorrekturschaltung der 5 verarbeitet werden;
8 ein vereinfachtes Blockdiagramm des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigt, wobei Versatzkorrektursignale unter Verwendung einer MSB digitalen Signalverarbeitungstechnik erzeugt werden.
9 eine Darstellung eines beispielhaften CDMA-Signals zeigt und zwar vor und nach einer Filterung;
10 ein Beispiel eines digitalisierten Signals zeigt, dass von einem Komparator von der 5 ausgegeben wird, wenn eine digitale Vorzeichenbitsignalverarbeitungstechnik verwendet wird, um die Gleichspannungsversatzfehler zu korrigieren, die in dem Signal vorhanden sind;
11 ein Beispiel eines digitalisierten Signals zeigt, dass von einem Komparator der 5 ausgegeben wird, wenn eine digitale MSB Signalverarbeitungstechnik verwendet wird, um die Gleichspannungsversatzfehler, die in dem Signal vorhanden sind, zu korrigieren.
Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele
In dieser Beschreibung sollten das bevorzugte Ausführungsbeispiel und die gezeigten Beispiele durchweg eher als beispielhaft als Beschränkungen der vorliegenden Erfindung betrachtet werden.
Ein Blockdiagramm des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung ist in 5 gezeigt. Wie in 5 gezeigt, weist die vorliegende Erfindung die Sende- bzw. Übertraungs-DACs 102, die CDMA Filter 104 und 106 und den Übertragungshochkonverter 108 auf. Die Übertragungs-DACs 102, die CDMA Filter 104, 106 und der Übertragungshochkonverter 108 funktionieren alle wie oben mit Bezug auf die 2–4 beschrieben. Wie in 5 gezeigt ist eine digitale Rückkopplungsschleifengleichspannungsversatzfehlerkorrekturschaltung 222 ausgetauscht worden gegen die analoge Rückkopplungsschleifenkorrekturschaltung 122 nach dem Stand der Technik wie mit Bezug auf 4 oben beschrieben wurde. Die Korrekturschaltung 222 umfasst Eingänge, die betriebsmäßig verbunden sind, mit den Ausgängen eines Paares von I- bzw. Q-Analog-zu-Digital-Konvertern 224 bzw. 226 und zwar über Signalleitungen 242 bzw. 244 wie in 5 gezeigt. Die Ausgänge der Korrekturschaltung 222 sind mit einem ersten Eingang eines Paares von I- bzw. Q-Kanal-Addierern 228 bzw. 230 verbunden wie in 5 gezeigt.
Wie oben mit Bezug auf die 2–4 beschrieben ist, glätten die CDMA-Filter 104, 106 die Übertragungssignale, die von den Übertragungs-DACs 102 ausgegeben werden und entfernen dadurch unerwünschte hochfrequente Komponenten und Quantisierungsrauschen von den Übertragungssignalen und zwar eingeführt von den Übertragungs-DACs 102. Ein Ausführungsbeispiel der vorliegenden Erfindung verwendet das wohlbekannte Quadraturmodulationsschema zum Übertragen von Signalen hoch auf die Zwischenfrequenz (ZF). Versatzinduzierte Fehler werden durch den Betrieb der Übertragungs-DACs 102 und durch aktive Komponenten in den CDMA-Filtern 104 und 106 erzeugt. Die am Eingang der Mischer 114, 116 vorhandenen Gleichspannungsversatzfehler können dazu führen, dass ein Trägersignal in dem ZF-Signal auftaucht, dass am Ausgang der Übertragungshochkonverterschaltung 108 erzeugt wird. Das in 5 gezeigte bevorzugte Ausführungsbeispiel der vorliegenden Erfindung verwendet eine neuartige Technik zum Reduzieren der versatzinduzierten Fehler, die am Eingang der Mischer 114, 116 vorhanden sind. Die Gleichspannungsversatzkorrekturschaltung 222 entfernt oder reduziert die versatzinduzierten Fehler, um bestimmte Trägerunterdrückungskriterien zu erfüllen. Der Betrieb und die Funktionen der digitalen Rückkopplungsschleifengleichspannungsversatzfehlerkorrekturschaltung 222 und ihrer damit zusammenhängenden Schaltkreise wird jetzt detaillierter beschrieben.
Die von den CDMA-Filtern 104, 106 ausgegebenen analogen Übertragungssignale werden durch die Analog-zu-Digital-Konverter 224 bzw. 226 digitalisiert und werden als digitale Eingaben an die Korrekturschaltung 222 über Signalleitungen 242 bzw. 244 vorgesehen. In dem bevorzugten Ausführungsbeispiel weisen die Analog-zu-Digital-Konverter 224, 226 1-Bit-Differential-Komparatoren auf. Obwohl alternative Implementierungen der Konverter 224, 226 zum Ausführen der vorliegenden Erfindung verwendet werden können und innerhalb des Umfangs der vorliegenden Erfindung liegen, sind die 1-Bit-Differential-Komparatoren zu bevorzugen, weil sie sehr einfach zu Implementieren sind, und weil sie sehr kleine Gleichspannungsversätze in die Fehlerkorrekturschleife einführen. Die 1-Bit-Kompartoren repräsentieren die Dyna mik der von den CDMA-Filtern 104, 106 ausgegebenen CDMA-Signale adäquat. Die CDMA-Signale sind im Wesentlichen von symmetrischer Art und Weise (im Wesentlichen sind sie gefilterte binäre Wellenformen) und sind deshalb gute Kandidaten zur Verwendung mit 1-Bit-Komparatoren. Konsequenterweise, aufgrund der inhärenten Charakteristika der CDMA-Signale wird sehr wenig Quantisierungsrauschen bei niedrigen Frequenzen durch die Komparatoren 224, 226 eingeführt. Deshalb erzeugen die Komparatoren 224, 226 ausreichend Information über die Übertragungssignale, um es der Gleichspannungsrückkopplungsschleife zu ermöglichen, die Gleichspannungsversatzfehler die in dem Übertragungssignal vorhanden sind, zu messen und zu korrigieren.
Die Ausgaben der Komparatoren 224, 226 weisen digitale Repräsentationen der Vorzeichen der Übertragungssignale auf. Zum Beispiel erzeugt der Komparator 224 eine logische Eins, falls das gefilterte I-Übertragungssignal (durch den I-Kanal CDMA Filter 104 gefiltert) positiv ist (d.h. ein positives Vorzeichen besitzt) und er erzeugt eine logische Null, falls das gefilterte I-Übertragungssignal negativ ist. Sobald sie in den Digitalbereich konvertiert sind, kann die digitale Gleichspannungskorrekturschaltung 222 eine Vielzahl digitaler Techniken verwenden, um die Signale zu verarbeiten. Zwei beispielhafte Techniken werden unten mit Bezug auf 6 und 8 detaillierter beschrieben, jedoch ist es dem Fachmann auf dem Gebiet der digitalen Signalverarbeitung klar, dass mehrere alternative digitale Verarbeitungsmittel verwendet werden können. Beispielsweise kann die Korrekturschaltung alternativ Filter mit endlicher Impulsantwort (finite impulse response, FIR), Filter mit unendlicher Impulsantwort (infinite impulse response, IIR) oder adaptive Filter unter Verwendung eines kleinsten mittleren quadrierten (least mean squared) Algorithmus verwenden.
Die Korrekturschaltung 222 verarbeitet über die Signalleitung 242, 244 eingegebene Signale unter Verwendung einer der digitalen Verarbeitungstechniken der vorliegenden Erfindung und erzeugt Ersatzkorrektursignale für sowohl die In-Phase (I) als auch Quadratur-Phase (Q-Kanäle). Die I- und Q- Versatzkorrektursignale werden an erste Eingänge eines Paares von Acht-Bit-Addierern 228, 230 über Signalleitungen 232 bzw. 234 geliefert. Die Versatzkorrektursignale werden zu den digitalen I- und Q-Kanalbasisbandsignalen addiert und zwar bevor sie durch die Übertragungs-DACs 110, 112 konvertiert werden. In dem in 5 gezeigten Ausführungsbeispiel weisen die Übertragungs-DACs 102 9-Bit-Digital-zu-Analog-Konverter auf. In diesem Ausführungsbeispiel ist der Bereich der Übertragungs-DACs 102, um 1 Bit erweitert worden, und zwar im Vergleich zu dem Bereich der Übertragungs-DACs 102, nach dem Stand der Technik (und wie oben mit Bezug auf 4 beschrieben). Diese 1-Bit Bereichserweiterung ist in einigen Fällen nötig und wird von den Charakteristika der Signale abhängen. Eine 1-Bit Erweiterung ist nötig, um sowohl ein 8-Bit-Basisbandsignal als auch ein 8-Bit-Korrektursignal, wie in 5 gezeigt, zu erlauben. In alternativen Ausführungsbeispielen jedoch könnten die Übertragungs-DACs 102 8-Bit-Digital-zu-Analog-Konverter aufweisen, und zwar im speziellen, wenn die Basisbandsignale ein 7-Bit- oder 7,5-Bit-Signal aufweisen.
Wie in 5 gezeigt wird das I-Kanal-Versatzkorrektursignal zu dem digitalen I-Kanal-Basisbandsignal durch den I-Addierer 228 addiert. Die neun Bit-Ausgabe des I-Addierers 228 ist als Eingang für den 9-Bit-IDAC 110 vorgesehen. In ähnlicher Weise wird das Q-Versatz-Korrektur-Signal zu dem digitalen Q-Kanal-Basisbandsignal durch den Q-Addierer 230 addiert. Die 9-Bit-Ausgabe des Q-Addierers 230 ist als Eingabe für den ADAC 112 vorgesehen. Somit sind die auf den Eingangsleitungen 238 (I-Eingang) und 240 (Q-Eingang) auftauchenden bzw. erscheinenden Basisbandsignale im Wesentlichen um die Versatzkorrektursignale geschoben (shifted), die auf den Signalleitungen 232 (I-Versatz) bzw. 234 (Q-Versatz) erscheinen, um den Effekten der Gleichspannungsversatzfehler entgegenzuwirken, die durch das I-Kanal-CDMA-Filter 104 bzw. das Q-Kanal-CDMA-Filter 106 einführt worden sind.
Die vorliegende Erfindung verwendet vorteilhafterweise die gleichen DACs 110, 112 sowohl für die Analog-/Digitalkonvertierung, als auch für Versatzfehlerkorrekturzwecke. Diese DAC „Wiederverwendung" reduziert vorteilhafter weise die Menge an Schaltkreisen, die mit der Versatzfehlerkorrektur assoziiert ist. Unter Verwendung des Verfahrens und der Vorrichtung der vorliegenden Erfindung wird somit die Versatzfehlerkorrektur durchgeführt mit reduzierten Kosten und einer reduzierten Komplexität im Vergleich zu anderen Ansätzen die dedizierte DACs zur Versatzfehlerkorrektur verwenden. Weil sowohl die Signalkonvertierung als auch die Versatzfehlerkorrekturprozesse identische DACs verwenden, zeigt die vorliegenden Erfindung zusätzlich vorteilhafterweise keine der mit DAC Fehlanpassungen assoziierten Probleme. Zwei beispielhafte Techniken, die zum Implementieren der digitalen Korrekturschaltung 222 verwendet werden, werden jetzt detaillierter mit Bezug auf die 6 bis 8 beschrieben.
Digitale Vorzeichen-Bit-Signal-Verarbeitungstechnik zum Erzeugen von Versatzkorrektursignalen
6 zeigt ein vereinfachtes Blockdiagramm eines alternativen Ausführungsbeispiels der vorliegenden Erfindung wobei die Versatzkorrektursignale I-Versatz und Q-Versatz, die oben mit Bezug auf 5 beschrieben sind unter Verwendung einer digitalen „Vorzeichen-Bit" Signalverarbeitungstechnik erzeugt werden. In dem gezeigten alternativen Ausführungsbeispiel weist die Gleichspannungsversatzkorrekturschaltung 222, der 5 ein Paar von Integratoren 246, 248 auf. Die Integratoren 246, 248 integrieren kontinuierlich die digitalen Repräsentationen der Vorzeichen der Übertragungssignale.
Spezieller und gleichzeitig auf 5 und 6 bezugnehmend, integriert der Integrator 246 das digitalisierte Vorzeichen des I-Kanal-Übertragungssignals, das durch den I-Kanal-CDMA-Filter 104 erzeugt wurde. In ähnlicher Weise integriert der Integrator 248 das digitalisierte Vorzeichen des Q-Kanal-Übertragungssignals, das durch das Q-Kanal-CDMA-Filter 106 erzeugt wurde. Weil, wie oben mit Bezug auf 5 beschrieben, die gefilterten Übertragungssignal (sowohl der I- als auch der Q-Kanäle), die von den CDMA-Filtern 104, 106 ausgegeben werden, CDMA-Signale sind, sollten sie im Wesentlichen symmetrisch um die Gleichspannung herum sein. Deshalb sollten die digitalisierten Vorzeichensignale, die von den 1-Bit-Komperatoren 224, 226 (5) ausgegeben werden, eine gleiche Anzahl logischer Einsen wie auch logischer Nullen aufweisen. D.h., bei der Abwesenheit irgendwelcher versatzinduzierter Fehler, sollten die Komparatoren die gleiche Anzahl von Einsen wie auch Nullen ausgeben, und zwar aufgrund der symmetrischen Natur der CDMA-Signale. Wie oben beschrieben, sind jedoch versatzinduzierte Fehler in den Übertragungssignalen vorhanden und deshalb erzeugen die Komparatoren 224, 226 eine etwas vorgespannte (biased) Ausgabe, (d.h. sie geben etwas mehr Nullen als Einsen aus oder umgekehrt und zwar abhängig von dem Vorzeichen der Gleichspannungsverschiebung). Die Integratoren 246, 248 detektieren diese Vorspannung (biss) und kompensieren diese durch Subtrahieren (d.h. Addieren des Negativen des Gleichspannungsversatzfehlers) des Versatzes von den digitalen Basisbandsignalen bevor sie in analoge Signale konvertiert werden.
In einem Ausführungsbeispiel weisen die Integratoren 246, 248 binäre Nach-Oben-/Nach-Unten- bzw. Aufwärts-/Abwärts-Zähler auf. Die auf den Signalleitungen 242, 244 eingegebenen logischen Werte diktieren die Zählrichtung. In einem Ausführungsbeispiel wird zum Beispiel, falls die digitalisierte Ausgabe des Komparators 224 ein negatives I-Übertragungssignal (d.h. der Komparator 224 gibt eine logische „0" aus) darstellt, wird eine 0 in dem Zähler 246 über die Signalleitung 242 eingegeben, und der Zähler 246 wird dadurch instruiert aufwärts zu zählen und zwar bei einem nächsten Taktzyklus. In Kontrast dazu, falls die digitalisierte Ausgabe des Komparators 224 ein positives I-Übertragungssignal repräsentiert und eine logische 1 dadurch dem Zähler 246 eingegeben wird, wird der Zähler 246 abwärts zählen und zwar bei dem nächsten Taktzyklus. Jedwelcher geeignete Taktgeber bzw. Takt kann verwendet werden, um die Zähler 246, 248 zu takten. Weil die Leistungsfähigkeit der Rückkopplungsschleife jedoch irgendwie von der Rate bzw. Geschwindigkeit der Taktsignale abhängig ist, die zum Takten der Zähler 246, 248 verwendet wird, sollte der ausgewählte Taktgeber eine Frequenz besitzen, die ausreichend ist, die Systemanforderungen zu erfüllen. In einem Ausführungsbeispiel werden die Zähler getaktet unter Verwendung der I-Taktgeber (ICLK) und Q-Taktgeber (QCLK) Taktsignale, die zum Takten der Basisbandsignale verwendet werden. Alternativ kann irgendein Taktsignal verwendet werden, das mit den Übertragungssignalen nicht synchronisiert ist. Zusätzlich können vielfache der ICLK oder QCLK Taktsignale verwendet werden und zwar durch Abwärtsdividieren oder Aufwärtsmultiplizieren der Taktsignale.
Falls positive versatzinduzierte Fehler in den Übertragungssignalen vorhanden sind, führen die Komparatoren 224, 226 mehr positive Vorzeichenwerte (d.h. mehr Einsen) als negative Vorzeichenwerte. Die Zähler zählen abwärts, wenn sie eine logische Eins empfangen und zählen aufwärts, wenn sie eine logische Null empfangen. Konsequenterweise werden die Integratoren 246, 248 öfter abwärts zählen, als sie aufwärts zählen, falls positive Versatzfehler in den Übertragungssignalen vorhanden sind. Die Zähler werden deshalb negative Werte enthalten, die den Gleichspannungsversatz repräsentieren. Diese negativen Werte werden zu den Basisbandsignalen addiert, um den positiven Gleichspannungsversatz zu kompensieren. Ein positiver Versatz verursacht dadurch dass die Ausgaben des Zählers abnehmen (d.h. die Zähler werden dekrementiert während ein negativer Versatz verursacht, dass die Zählerausgaben erhöht werden, d.h. die Zähler werden inkrementiert). Deshalb wird, wenn positive Versatzfehler detektiert werden, weniger zu den Eingangssignalen addiert und zwar vor der Konvertierung in dem Analogbereich. Im Gegensatz dazu wird, wenn negative Versatzfehler detektiert werden, mehr zu den Eingangssignalen addiert, um die negativen Gleichspannungsversatzfehler zu kompensieren.
Der Integrator 248 funktioniert identisch zu dem Integrator 246 und integriert die digitalisierten Q-Übertragungssignale. Die Zählerausgaben werden auf Signalleitungen 232 (I-Versatz) und 234 (Q-Versatz) vorgesehen. Wie oben beschrieben, mit Bezug auf 5, wird das I-Versatz-Korrektur-Signal (von dem Integrator 246 ausgegeben) zu dem digitalen I-Kanal-Basisband-Signal addiert. In ähnlicher Weise wird das Q-Kanal-Versatz-Korrektur-Signal (von dem Integrator 248 ausgegeben) zu dem digitalen Q-Kanal-Basisband-Signal addiert. Somit werden die digitalen Basisband-Signale, die auf den Eingangs leitungen 238 (I-Eingang) und 240 (Q-Eingang) erscheinen durch die Ausgaben ihrer entsprechenden Integratoren korrigiert, um dadurch die versatzinduzierten Fehler zu kompensieren.
In einem Ausführungsbeispiel weist die z-transformierte Version der Integratoren 246, 248 Integratoren auf, die gemacht wurden, gemäß der folgenden z-Transformationsgleichung: -(2^–n)/1 – z^–1. Im Wesentlichen ist die in 6 gezeigte Gleichspannungsversatzschaltung 222 eine digitale Analogie einer analogen Integratorschaltung. Unvorteilhafterweise sind einige Probleme mit der Implementierung in der in 6 gezeigten Gleichspannungsversatzfehlerkorrekturschaltung 222 assoziiert. Zuerst muss die Eckfrequenz bzw. Grenzfrequenz als sehr niedrig beschränkt werden. Zusätzlich müssen die Übertragungssignale über eine relativ lange Zeitperiode integriert werden. Konsequenterweise müssen die zum Implementieren der Integratoren 246, 248 verwendeten Zähler relativ groß sein. Weil die Rückkoppelungsschleife der 5 unter Verwendung der Korrekturschaltung der 6 versucht dem niedertrequenten Inhalt des Eingangsbasisband-Signals in einer nichtlinearen Art und Weise zu folgen, wird sie dazu tendieren das CDMA-Signal nahe der Gleichspannung zu verzerren und zu korrumpieren. Deshalb ist ein verbessertes Verfahren und eine Vorrichtung zum Erzeugen von Gleichspannungsversatzkorrektursignalen wünschenswert und wird unten mit Bezug auf 7 und 8 beschrieben.
Digitale MSB Signal-Verarbeitungs-Technik zum Erzeugen von Versatzkorrektursignalen – das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung
Die bevorzugte Vorrichtung und das Verfahren zum Erzeugen von Gleichspannungsversatzkorrektursignalen wird unten mit Bezug auf 7 und 8 beschrieben. Kurz gefasst verwendet die bevorzugte Technik Vorzeichencharakteristika der Basisbandsignale, die auf den Signalleitungen 238 (I-Eingang) und 240 (Q-Eingang) eingegeben werden (5) und Vorzeichen-Charakteristika deren assoziierten Übertragungssignale, die ausgegeben werden durch die CDMA-Filter 104, 106 (und digitalisiert werden durch die Komparatoren 224 bzw. 226), um die Rückkopplungsversatzkorrektursignale zu erzeugen. Die Technik zwingt die als Eingaben für Mischer 114, 116 vorgesehenen Übertragungssignale sehr ähnliche statistische Charakteristika, wie die digitalen Basisbandsignale zu besitzen, die als Eingaben für die Addierer 228, 230 vorgesehen sind. 7 zeigt ein Beispiel mit Signalen die durch die Gleichspannungskorrekturschaltung der 5 verarbeitet werden kann. Die in 7 gezeigten Signale sind nur für Erklärungszwecke vereinfacht worden.
Wie in 7 gezeigt, wird ein beispielhaftes Signal, dass den Übertragungs-DACs 102 (5) eingegeben wird, als eine Sinuswelle dargestellt. Dieses Signal wird als ein „originales" Signal 400 bezeichnet (d.h. das Original-Signal ist wie das Signal erscheint, bevor es durch die CDMA-Filter 104 oder 106 gefiltert wird). Nach dem es durch die CDMA-Filter (104 oder 106) gefiltert wird, wird das Original-Signal 400 geschoben und verzögert, wie in 7 als ein gefiltertes Signal 402 gezeigt. Die Amplitude des gefilterten Signals 402 wird; um einen Gleichspannungsversatz 404 verschoben, der wie oben beschrieben durch die CDMA-Filter 104, 106 eingeführt wird. Das bevorzugte Ausführungsbeispiel des vorliegenden Gleichspannungsversatzkorrekturverfahrens und der Vorrichtung zieht einen Vorteil aus der Beobachtung, dass der Gleichspannungsversatz 404 geschätzt werden kann durch Messen der Differenz zwischen den Null-Durchgangszeitverzögerungen der ansteigenden Flanke und fallenden Flanke des Original-Signals 400 und des gefilterten Signals 402. Die Differenz zwischen den Null-Durchgangszeitverzögerungen der ansteigenden Flanke und fallenden Flanke ist proportional zu dem Gleichspannungsversatzfehler 404 der auf den Original-Signal 400 liegt. Durch Messen der Zeitverzögerung zwischen der ansteigenden Flanke des Original-Signals 400 und des gefilterten Signals 402 (als eine Verzögerung der ansteigenden Flanke 406 in 7 gezeigt) und zwischen der fallenden Flanke des gefilterten Signals 402 und des Original-Signals 400 (gezeigt als eine Verzögerung der fallenden Flanke 408 in 7) kann deshalb der Gleichspannungsversatzfehler gemessen und daraufhin korrigiert werden. Wie unten detaillierter mit Bezug auf 8 beschrieben, werden die Zeitverzögerungen 406, 408 durch analysieren der relativen Vorzeichen des Original-Signals 400 und des gefilterten Signals 402 zu verschiedenen Zeitpunkten gemessen.
Zum Beispiel kann die Null-Durchgangszeitverzögerung der steigenden Flanke 406 gemessen werden durch Starten eines Zählers zu einem ersten Zeitpunkt, wenn das Original-Signal 400 das Vorzeichen von negativ auf positiv ändert (d.h. der Moment bzw. Punkt zu dem das Signal 400 Null bei einer steigenden Flanke kreuzt) und daraufhin Terminieren bzw. Anhalten des Zählers zu einem zweiten Zeitpunkt, wenn das gefilterte Signal 402 das Vorzeichen von negativ auf positiv ändert (d.h. der Moment in dem das Signal 402 Null bei einer steigenden Flanke kreuzt). In ähnlicher Weise kann die Null-Durchgangszeit der fallenden Flanke 408 gemessen werden durch Starten eines Zählers zu einem dritten Zeitpunkt, wenn das gefilterte Signal 402 das Vorzeichen von positiv auf negativ ändert (d.h. der Moment in dem das Signal 402 Null bei einer fallenden Flanke kreuzt) und nachfolgend Terminieren bzw. Anhalten des Zählers zu einem vierten Zeitpunkt, wenn das Original-Signal 400 das Vorzeichen von positiv auf ein negatives ändert (d.h. der Moment in dem das Signal 400 Null bei einer fallenden Flanke kreuzt). Die Verzögerung der ansteigenden Flanke 406 wird durch einen positiven Gleichspannungsversatz verkürzt und durch einen negativen Gleichspannungsversatz verlängert (die Verzögerung 406 wird in dem in 7 gezeigten Beispiel verlängert). Im Gegensatz dazu wird die Verzögerung der fallenden Flanke 408 durch einen positiven Gleichspannungsversatz verlängert und durch einen negativen Gleichspannungsversatz verkürzt (d.h. die fallende Flanke des gefilterten Signals 402 wird nach der des Signals 400 auftreten, wenn der Gleichspannungsversatz erhöht wird). Die bevorzugte Korrekturtechnik misst den Unterschied zwischen den Null-Durchgangszeitverzögerungen, um die Gleichspannungsversatzfehler zu bestimmen, die in den Übertragungssignalen vorhanden sind.
In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann die Gleichspannungskorrekturschaltung 222 der 6 modifiziert werden, um Vorteile aus dem oben mit Bezug auf 7 beschriebenen Beobachtungen zu ziehen. Ein vereinfachtes Blockdiagramm des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung ist in 8 gezeigt. Wie in 8 gezeigt, ist die Korrekturschaltung 222 der 6 modifiziert worden, um einen I-Kanal-Entscheidungsblock 250 und einen Q-Kanal-Entscheidungsblock 252 aufzuweisen. Die Entscheidungsblöcke 250, 252 vergleichen die Vorzeichen der auf den Signalleitungen 238, 240 (5) eingegebenen Basisbandsignale mit den Vorzeichen der Übertragungssignale, die von den CDMA-Filtern 104 bzw. 106 ausgegeben werden. Abhängig von den relativen Vorzeichen der Basisband- und Übertragungssignale erzeugen die Entscheidungsblöcke 250, 252 Ausgaben, um die Integratoren 246, 248 anzuweisen alternativ nichts zu machen, aufwärts zu zählen oder abwärts zu zählen. In einem Ausführungsbeispiel weisen die Integratoren 246, 248 binäre Aufwärts/Abwärtszähler auf. Die Entscheidungsblöcke 250, 252 implementieren deshalb den folgenden Gleichspannungsversatzkorrekturalgorithmus für ihre entsprechenden I- und Q-Kanäle:

• Falls das Basisbandsignal und das Übertragungssignal das gleiche Vorzeichen haben – mache nichts.
• Falls das Basisbandsignal positiv ist und das Übertragungssignal negativ ist – zähle aufwärts.
• Falls das Basisbandsignal negativ ist und das Übertragungssignal positiv ist – zähle abwärts.

Demgemäß werden in dem bevorzugten Ausführungsbeispiel die Entscheidungsblöcke 250, 252, gemäß der folgenden Wahrheitstabelle implementiert:
Somit geben die Entscheidungsblöcke eine Zählanweisung, (d.h. zähle aufwärts oder zähle abwärts) an die Zähler 246, 248 nur während der Null-Durchgänge ihrer assoziierten Basisband- und Übertragungssignale. Die Zähler 246, 248 werden auf diese Art und Weise verwendet, um die Zeitverzögerungen zwischen Null-Durchgängen der Basisbandsignale und der gefilterten Übertragungssignale zu zählen. Für den größten Teil (d.h. wenn sowohl das Basisbandsignal als auch das gefilterte Übertragungssignal dasselbe Vorzeichen besitzen, d.h. beide positiv oder beide negativ) instruieren die Entscheidungsblöcke die Zähler nichts zu machen (d.h. das „Fehlersignal", das von dem Entscheidungsblock ausgegeben wird, ist gleich „0"). Jedoch werden während Null-Durchgängen die Zähler instruiert entweder aufwärts oder abwärts zu zählen und zwar abhängig von der Richtung des Gleichspannungsversatzfehlers.
Wie oben mit Bezug auf 7 beschrieben, werden dadurch die Null-Durchgangs-Zeitverzögerungen verwendet, um die in den Übertragungssignalen vorhandenen Gleichspannungsversatzfehler zu schätzen. Falls versatzinduzierte Fehler in den Übertragungssignalen vorhanden sind, werden die Zähler die Null-Durchgangszeitverzögerungen nachführen bzw. verfolgen, die auf die Übertragungssignale durch die Versatzfehler auferlegt werden. Deshalb enthalten die Zähler Werte, die für die Gleichspannungsversatzfehler repräsentativ sind. Diese Werte werden kontinuierlich auf die Basisbandsignale addiert, um Gleichspannungsversatzfehler, die in den Basisbandsignalen vorhanden sind zu kompensieren. Somit werden die digitalen Basisbandsignale, die auf den Eingangsleitungen 238 (I-Eingang) und 240 (Q-Eingang) erscheinen, durch die Ausgaben ihrer entsprechenden Zähler 232, 234 korrigiert um dadurch die versatzinduzierten Fehler zu kompensieren.
Das Vorzeichen eines ausgewählten Basisbandsignals zu irgendeinem gegebenen Zeitpunkt wird erlangt, durch Beobachten des höchstwertigsten Bits („MSB") des ausgewählten digitalisierten Basisbandsignals, das in einem assoziierten Addieren eingegeben wird. Beispielsweise sieht das MSB des I- Kanal-Basisbandsignals das in den Addierer 228 eingegeben wird (5) eine digitalisierte Repräsentation des Vorzeichens des I-Kanal-Basisbandssignals vor. Das MSB des I-Kanal-Basisbandsignals ist für einen ersten Eingang des I-Kanals-Entscheidungsblocks 250 über eine Signalleitung 254 vorgesehen. In ähnlicher Weise ist das MSB des Q-Kanal-Basisbandsignals für einen ersten Eingang des Q-Kanal-Entscheidungsblocks 252 über eine Signalleitung 256 vorgesehen. Wie oben mit Bezug auf 5 und 6 beschrieben wird das Vorzeichen eines ausgewählten Übertragungssignals von einem ausgewählten Komparator erlangt. Zum Beispiel wird das Vorzeichen des I-Kanal-Übertragungssignals, das von dem CDMA-Filter 104 ausgegeben wird, von dem Komparator 224 erlangt. Der Komparator 224 erzeugt eine digitalisierte Repräsentation des Vorzeichens des I-Kanal-Übertragungssignals. Deshalb ist das Vorzeichen des I-Kanal-Übertragungssignals vorgesehen für einen zweiten Eingang des I-Kanal-Entscheidungsblocks 250 über eine Signalleitung 242. In ähnlicher Weise ist das Vorzeichen des Q-Kanal-Übertragungssignals vorgesehen für einen zweiten Eingang des Q-Kanal-Entscheidungsblocks 252 über eine Signalleitung 244.
Über den Einschluss der Entscheidungsblöcke 250, 252 hinaus funktioniert die Korrekturschaltung 222, der 8 in ähnlicher Weise, zu der Korrekturschaltung 222, wie oben mit Bezug auf 6 beschrieben. Konsequenterweise kann die gleiche Hardware verwendet werden, um beide Ausführungsbeispiele der Korrekturschaltung 222 zu implementieren. Vorteilhafterweise können deshalb beide Ausführungsbeispiele in der gleichen integrierten Schaltung implementiert werden und können betriebsmäßig ausgewählt werden, um die Leistungsfähigkeitsanforderungen des Systems an die Versatzfehlerkorrektur zu erfüllen. Das in 8 gezeigte Korrekturverfahren und die Vorrichtung besitzen bestimmte Vorteile gegenüber denen der 6. Zum Beispiel, weil die Zähler 246, 248 die meiste Zeit außer Betrieb sind (weil die Vorzeichen der Basisband- und Übertragungssignale die meiste Zeit die gleichen sind) benötigt die bevorzugte Vorrichtung der 8 weniger Leistung als die Korrekturschaltung der 6 erfordert. In ähnlicher Weise, weil die Vorrich tung der 8 nur die Null-Durchgangszeitverzögerung der Basisband- und Übertragungssignale zählt (die im Allgemeinen sehr klein sind) sind die Zähler 246, 248 im Vergleich zu den Zählern der 6 klein. Im Gegensatz zu dem oben mit Bezug auf 6 beschriebenen Ansatz misst der bevorzugte Ansatz Versatzfehler, wenn die interessierenden Signale bei oder nahe der Gleichspannung sind. Deshalb können die zum Implementieren der Integratoren 246, 248 verwendeten Zähler relativ klein sein. Konsequenterweise, wenn die vorliegende Erfindung in einer integrierten Schaltung implementiert wird, ist das Oberflächengebiet, das zum Aufnehmen der Korrekturschaltung 222 nötig ist, reduziert. Dadurch sind auch die assoziierten Herstellungskosten reduziert.
Zusätzlich führt der bevorzugte Korrekturansatz der 8 viel weniger Rauschen und Störungen in die Rückkopplungsschleife ein, als es der Ansatz der 6 macht. Im Gegensatz zu der in 6 gezeigten Korrekturschaltung macht die Korrekturschaltung der 8 keine Annahmen über die Gleichspannungscharakteristika der Basisbandsignale. Der erste Ansatz der 6 nimmt an, dass die Basisbandsignale keine wie auch immer geartete Gleichspannungskomponenten enthalten. Tatsächlich analysiert der Ansatz der 6 die Basisbandsignale nur indirekt. Im Gegensatz dazu macht die Schaltung der 8 keine Annahmen über den Gleichspannungsinhalt der Eingangsbasisbandsignale und analysiert diese Signale direkt. Als eine Konsequenz daraus werden in dem Ansatz der 8 die Basisbandsignale genauer nachgeführt und gefiltert. Die Gleichspannungskorrektur wird nur auf die Gleichspannungsversätze angewendet, die durch die Sende- bzw. Übertragungs-DACs und die CDMA-Filter 104, 106 eingeführt worden sind. Vorteilhafterweise wird durch Verwenden des Ansatzes der 8 die Gleichspannungskorrektur nicht auf Gleichspannungskomponenten angewendet, die in den Basisbandsignalen vorhanden sind, falls solche Komponenten vorhanden sind.
Sobald eine Korrektur an den Basisbandsignalen gemacht worden ist, bleibt die Ausgabe der Gleichspannungskorrekturschaltung 222 der 8 relativ statisch bis ein neuer Gleichspannungsversatzfehler detektiert worden ist. Im Gegensatz dazu ist die Schaltung 222 der 6 nicht statisch und wird kontinuierlich versuchen um einen Korrekturpunkt herum zu konvergieren. Konsequenterweise führt die Gleichspannungsversatzkorrekturschaltung der 8 viel weniger Rauschen und Verzerrung in das System ein als es jene der 6 macht.
Eine mathematische Analyse der Gleichspannungsversatzschleife der 5 (d.h. die Rückkoppelungs-„Schleife", die die Addierer 228, 230, die Übertragungs-DACs 102, die CDMA-Filter 104, 106, die Komparatoren 224, 226, und die Gleichspannungsversatzkorrekturschaltung 222 aufweist) ist nachfolgend vorgesehen, um die Leistungsfähigkeit der bevorzugten und alternativen Ausführungsbeispiele der vorliegenden Erfindung vollständiger zu beschreiben.
Gleichspannungsversatzschleifenanalyse
Die Gleichspannungsversatzschleife der 5 ist hoch nicht linear und zwar aufgrund der Verwendung von 1-Bit-Komparatoren 224, 226 in dem Rückkoppelungspfad. Deshalb sind bestimmte Schleifencharakteristika (zum Beispiel die Schleifenzeitkonstante) signalabhängig und konsequenterweise schwer zu quantifizieren. Die folgende Analyse verwendet Charakteristika von CDMA-Signalen um die Schleifenzeitkonstante der Versatzschleifer vorherzusagen, wenn sie mit den Korrekturschaltungen der 6 und der 8 verwendet wird.
9 zeigt eine Darstellung eines beispielhaften CDMA-Signals vor einer Filterung 600 und nach einer Filterung 602. Wie in dem beispielhaften Signal 600 der 9 gezeigt, sind die CDMA-Signale im Wesentlichen gefilterte zufällige Bit-Ströme. Das impliziert, dass der Signalwert die meiste Zeit entweder groß-positiv oder groß-negativ sein wird. Der Übergang zwischen den zwei (der Null-Durchgang) sieht die einzige Gelegenheit für die Gleichspannungsversatzschleife vor um den durch die CDMA-Übertragungsfilter 104, 106 eingeführten Gleichspannungsversatz zu messen.
Um eine Analyse in endlicher Zeit möglich zu machen wird angenommen, dass die Steigung des Signals konstant ist, während es durch den Null-Durchgang geht. Diese Annahme ist nicht exakt akkurat, aber sie ist eine vernünftige Approximation. Die Steigung bei dem Null-Durchgang kann deshalb wie folgt berechnet werden:
Weil das Signal ein CDMA-Signal ist, ist es auf 630 kHz bandbegrenzt. Deshalb ist ω_MAX = 2?π?630?10³. Um die Amplitude A zu schätzen, wird angenommen, dass das vorgefilterte Signal die halbe Skalierung hat, (± am wendigsten signifikante Bits (Least Significant Bits, LSBs)) und mit einer maximalen Rate bzw. Geschwindigkeit von 630 kHz wechselt bzw. umgeschaltet wird.
Konsequenterweise ist A = (4π)?64LSBs. Deshalb gilt:
weil der Tx Takt bzw. die Tx Zeitsteuerung mit ungefähr 5 MHz läuft.
Falls ein Gleichspannungsversatzfehler entweder durch die Übertragungs-DACs 102 oder die CDMA-Filter 104, 106 eingeführt ist, wird der Fehler als zu dem Ausgangsübertragungssignal hinzuaddiert, erscheinen. Der Fehler wird den Null-Durchgang verzögern (oder beschleunigen bzw. voreilen lassen).
Angenommen das der Versatz klein ist, kann diese Verzögerung wie folgt berechnet werden:
Wobei ΔV der Gleichspannungsversatzfehler in LSBs ist.
Diese Verzögerung kann jetzt im Lichte der zwei Versatzfehlerkorrekturtechniken untersucht werden, die oben mit Bezug auf 6 bis 8 beschrieben worden sind. 10 zeigt ein Beispiel eines digitalisierten Signals das von einem Komparator (224 oder 226, 5) ausgegeben wird, wenn die oben beschriebene Vorzeichen-Bit-Digitalsignalverarbeitungstechnik verwendet wird, um den Gleichspannungsversatzfehler, der in dem Signal vorhanden ist zu korrigieren. Wenn die oben mit Bezug auf 6 beschriebene Vorzeichen-Bit-Technik verwendet wird, verursacht ein positiver Gleichspannungsversatz, dass das Komparatorausgangssignal auf einer +1 für längeres Zeitintervall und auf einer –1 für ein kürzeres Zeitintervall verbleibt. Wie oben mit Bezug auf 6 beschrieben, integriert die Vorzeichen-Bit-Technik die Ausgaben der Komparatoren. Über einen Signal-Zyklus (d.h. zwei Null-Durchgänge) zählt der Integrator nach unten und zwar für ein Zeitintervall, das gleich mit _T + 2Δt ist und zählt nach oben und zwar für ein Zeitintervall, das gleich mit _T – 2Δt ist, wobei T die Periode des Zykluses ist. Somit kann die Änderung in der Ausgabe des Integrators wie folgt berechnet werden:
Die Ausgabe des Integrators ändert einen Wert der proportional zu dem Gleichspannungsversatzfehler ist, und zwar jede zwei Null-Durchgänge (zero crossings „ZC").
11 zeigt ein Beispiel eines digitalisierten Signals, das von einem Komparator (224 oder 226, 5) ausgegeben wird, wenn die oben beschriebene MSB-Digital-Signal-Verarbeitungstechnik verwendet wird, um den in dem Signal vorhandenen Gleichspannungsversatzfehler zu korrigieren. Wenn die oben mit Bezug auf 7 bis 8 beschriebene MSB Technik verwendet wird, gibt es einen Unterschied um einen Faktor von 2, weil der Integrator (zum Beispiel der Zähler 246 der 8) nur für ein Δt pro Null-Durchgang zählt, statt für zwei. Im Allgemeinen gilt:
wobei „USE_MSB" 1 für die MSB Technik ist und 0 für die Vorzeichen-Bit-Technik ist.
Die Anzahl von Null-Durchgängen pro Taktzyklus kann jetzt bestimmt werden. In einem bevorzugten Ausführungsbeispiel läuft der Takt mit einer Frequenz mit zweimal der Nyquist-Rate oder viermal der „Chip"-Rate, wenn es in einem CDMA-Kommunikationssystem verwendet wird. CDMA-Signale weisen zufällige Datensignale auf. Konsequenterweise ist die Wahrscheinlichkeit eines Null-Durchgangs der Zwischenchips auftritt_. Deshalb tritt im Durchschnitt ein Null-Durchgang alle zwei Chips auf und somit alle acht Taktzyklen (clockcycles). Konsequenterweise gilt:
Die Rückkopplung ist negativ und proportional zu dem Gleichspannungsversatzfehler. Unter der Vorraussetzung, dass die Änderung in der Ausgabe des Integrators die gleiche ist wie die Änderung in dem Gleichspannungsversatz, folgt dass:
Das ist eine Differentialgleichung erster Ordnung die einfach gelöst werden kann. Die Lösung hat die Form: ΔV = A·e–l/ + B
Der interessierende Punkt in der obigen Gleichung ist die Zeitkonstante τ. Das ist gleich zu Tclk/|α. Deshalb kann die Schleifenzeitkonstante der Versatzschleife wie folgt ausgedrückt werden: τ = 2(n+USE_MSB+8)?Tclk
Die Vorrichtung der vorliegenden Erfindung wird vorzugsweise in einem ASIC implementiert, das in einem digitalen zellularen Telefon verwendet wird, das ähnlich dem oben mit Bezug auf die 1a und 1b beschrieben ist. Alternativ kann die Erfindung in irgendeiner Einrichtung oder einem System verwendet werden, bei der bzw. dem es wünschenswert ist, Gleichspannungsversatzfehler zu entfernen, die auf ein interessierendes Signal einwirken bzw. auferlegt sind. Das Gleichspannungsversatzkorrekturverfahren und die Vor richtung der vorliegenden Erfindung können in Hardware (d.h. fest verdrahtet bzw. hardwired) implementiert werden oder es kann durch Software implementiert werden, die durch einen Mikroprozessor oder einer anderen Datenverarbeitungseinrichtung in der Mobilstation ausgeführt wird. Alternativ kann das Verfahren implementiert werden unter Verwendung irgendeiner bequemen oder wünschenswerten sequenzialisierenden Einrichtung wie beispielsweise einer Zustandsmaschine, aktueller Zustand – nächster Zustand diskreter Logik oder feldprogrammierbaren Gate-Array-Einrichtung.
Zusammenfassend, umfasst die Erfindung ein Mittel zum Detektieren, Messen und Korrigieren von Gleichspannungsversatzfehlern, die in interessierenden Signalen vorhanden sind. Die vorliegende Erfindung ist vorteilhafterweise einfach in einem ASIC zu implementiert, benötigt keine Sicherungseinstellung (fuse trimming) wie es die Gleichspannungsversatzkorrekturansätze nach dem Stand der Technik erfordern und überwacht dynamisch und flexibel Gleichspannungsversatzfehler und korrigiert diese und zwar wenn sie in die interessierenden Signale eingeführt werden. Die vorliegende Erfindung ist im speziellen nützlich bei drahtlosen Breitbandkommunikationssystemen wie beispielsweise CDMA-Systemen. Sie ist jedoch auch nützlich bei PCS und anderen zellularen digitalen Kommunikationssystemen.
Eine Anzahl von Ausführungsbeispielen der vorliegenden Erfindung ist beschrieben worden. Nichtsdestoweniger ist es klar, dass verschiedene Modifikationen durchgeführt werden können. Beispielsweise können die Mittel zum Konvertieren der Übertragungssignale, die von den CDMA-Filtern 104, 106 der 5 ausgegeben werden in alternativen Ausführungsbeispielen Analog-zu-Digital-Konverter aufweisen, die eine größere als 1-Bit-Auflösung besitzen. Der Wert, der zu der Gleichspannungsversatzkorrekturleistungsfähigkeit addiert würde, ist jedoch wahrscheinlich nicht gerechtfertigt, und zwar durch die Erhöhung bezüglich der Komplexität und Kosten die mit der Verwendung von A/D-Konvertern mit höherer Auflösung assoziiert wäre. Deshalb weist der bevorzugte A/D-Konverter wie oben beschrieben einen 1-Bit-Komparator auf.
Zusätzlich können die Mittel zur digitalen Verarbeitung der konvertierten Übertragungssignale in der Gleichspannungsversatzkorrekturschaltung 222 (6 und 8) in alternativen Ausführungsbeispielen relativ komplexe Digitalsignalverarbeitungstechniken aufweisen und zwar abhängig von den gewünschten Konvergenzcharakteristika des Systems. Zum Beispiel können komplexere Integratoren verwendet werden, einschließlich einer Vielzahl von Integrationsstufen. In gleicher Art und Weise kann in einigen alternativen Ausführungsbeispielen das Rückkopplungssignal (d.h. das von den CDMA-Filtern ausgegebene Übertragungssignal) bei mehreren Stufen der CDMA-Filter angezapft werden. Die CDMA-Filter 104, 106 weisen mehrstufige aktive Filter auf, die an einer oder mehreren Stufen der Filterkette angezapft werden können. Deshalb wird in einem alternativen Ausführungsbeispiel der vorliegenden Erfindung die Vorzeicheninformation durch die Gleichspannungskorrekturschaltung 222 bei verschiedenen Punkten entlang der CDMA-Filterkette abgetastet. Konsequenterweise umfasst diese alternative Gleichspannungskorrekturschaltung eine erhöhte Anzahl von Eingängen, die der erhöhten Anzahl von Vorzeicheninformationsanzapfungen entspricht.
In einem anderen alternativen Ausführungsbeispiel werden die Zähler 246, 248 der 6 und 8 unter Verwendung von mindestens zwei alternativen Taktungstechniken getaktet um mögliche Bias bzw. Vorspannungsprobleme zu reduzieren, die auftreten können, wenn die Zähler unter Verwendung der I-Kanal (ICLK) (oder Q-Kanal (QCLK)) Signaltakten getaktet werden. Über die Zeit können die Taktsignale (ICLK oder QCLK) vorgespannt bzw. biased werden. Aufgrund der Korrelation zwischen den digitalen Basisbandsignalen und den Taktsignalübergängen. Dieser Bias kann dazu führen, dass die Zähler 246, 248 falsch zählen und konsequenterweise die Zeitverzögerungen zwischen zwei Null-Durchgängen der Eingangsbasisbandsignale und ihrer assoziierten Ausgangsübertragungssignale inkorrekt messen. Somit werden in Übereinstimmung mit einem alternativen Ausführungsbeispiel der vorliegenden Erfindung die Zähler 246, 248 durch zufälliges Vertauschen der I-Kanal- und der Q-Kanal-Takte bzw. Taktgeber getaktet. Durch zufälliges Wählen des Zählertaktsignals (unter Verwendung des Wertes der digitalen CDMA- Basisbandsignale) wird das Taktsignal zufällig gemacht und das Intervall über welches der Bias auftreten kann wird um einen Faktor von zwei reduziert.
Alternativ wird jedes digitale Basisbandsignal verzittert bzw. dithered unter Verwendung des entgegengesetzten Signalkanals. Somit wird der Punkt bei dem die digitalen Eingangsbasisbandsignale Gleichspannung erreichen zufällig gemacht. In diesem alternativen Ausführungsbeispiel wird ein kleiner Prozentsatz des I-Kanal-Basisbandsignals zu dem Q-Kanal-Basisbandsignal addiert (zum Beispiel in einem Ausführungsbeispiel werden 10% des f-Kanal-Basisbandsignals zu dem Q-Kanal-Basisbandsignal addiert). In ähnlicher Art und Weise wird ein kleiner Prozentsatz des Q-Kanal-Basisbandsignals zu dem I-Kanal-Basisbandsignal addiert (zum Beispiel in einem Ausführungsbeispiel, werden 10% des Q-Kanal-Basisbandsignals zu dem I-Kanal-Basisbandsignal addiert). Unter Verwendung dieser Alternative werden die resultierenden Übertragungssignale, die durch die CDMA-Filter ausgegeben werden auf Null konvergieren, selbst wenn die I-Kanal- und Q-Kanal-Basisbandsignale einen Gleichspannungsversatzfehler aufweisen. Tatsächlich ist keiner dieser alternativen Ansätze nötig, weil es scheint, dass ausreichend Zufälligkeit vorhanden ist, die mit dem QCLK, ICLK Taktübergängen und ihren assoziierten entsprechenden Signal-Null-Durchgängen assoziiert ist, um zu verhindern, dass die Taktsignale einen unerwünschten Bias bezüglich des interessierenden Signals zeigen.
Entsprechend ist es klar, dass die Erfindung nicht auf das spezielle dargestellte Ausführungsbeispiel sondern nur durch den Umfang der angehängten Ansprüche beschränkt sein soll.

Claims

Eine Gleichspannungsversatzkorrekturschaltung zum Entfernen von Gleichspannungsversatzfehlern aus Basisbandübertragungssignalen in einer Nachrichtenübertragungs- bzw. Kommunikationseinrichtung, wobei die Einrichtung digitale Basisbandeingangssignale empfängt, wobei die Eingangssignale mittels Übertragungs- bzw. Sende-D/A-Konvertern (110, 112) in analoge Signale konvertiert werden, wobei die analogen Signale mittels Rekonstruktionsfiltern (104, 106) gefiltert werden, um die Übertragungssignale zu erzeugen, wobei die Gleichspannungsversatzkorrekturschaltung Folgendes aufweist: a) Konvertierungsmittel (224, 226) zum Konvertieren der Übertragungssignale in digitale Rückkopplungssignale; b) Versatzkorrekturmittel (222), die mit den Konvertierungsmitteln gekoppelt sind und zwar zum digitalen Verarbeiten der digitalen Rückkopplungssignale, um Gleichspannungsversatzkorrektursignale zu erzeugen, die nominal gleich den Gleichspannungsversatzfehlern sind; und c) Addierermittel (228, 230), die mit den Versatzkorrekturmitteln gekoppelt sind, wobei die Addierermittel einen ersten Eingang (238, 240) zum Empfangen der Eingangssignale besitzen und einen zweiten Eingang (232, 234) zum Empfangen der Versatzkorrektursignale besitzen, wobei die Korrektursignale zu den Eingangssignalen addiert werden, um dadurch die Gleichspannungsversatzfehler von den Übertragungssignalen zu entfernen, gekennzeichnet durch: d) einen Entscheidungsblock (250, 252) zum Erzeugen eines Fehlersignals ansprechend auf die Eingangssignale und die Übertragungssignale, wobei das Fehlersignal die relativen Vorzeichen der Eingangssignale und der Übertragungssignale zu jedem gegebenen Zeitpunkt anzeigt; und e) Integriermittel (246, 248) zum Integrieren des Fehlersignals.
Gleichspannungsversatzkorrekturschaltung nach Anspruch 1, wobei die Konvertierungsmittel einen A/D-Konverter aufweisen, der einen 1-Bit-Differenzial-Komparator besitzt.
Gleichspannungsversatzkorrekturschaltung nach Anspruch 2, wobei der Komparator die digitalen Rückkopplungssignale erzeugt, die digitalisierte Darstellungen der Vorzeichen der Übertragungssignale aufweisen.
Gleichspannungsversatzkorrekturschaltung nach Anspruch 3, wobei der digitale Signalverarbeitungsblock zur Versatzkorrektur Mittel (242, 244) aufweist zum Integrieren der Vorzeichen der Übertragungssignale.
Gleichspannungsversatzkorrekturschaltung nach Anspruch 4, wobei die Mittel (242, 244) zum Integrieren binäre Aufwärts/Abwärts-Zähler aufweisen.
Gleichspannungsversatzkorrekturschaltung nach Anspruch 1, wobei der Entscheidungsblock (250, 252) logische Einrichtungen aufweist, die die folgende Wahrheitstabelle implementieren:
und wobei das Fehlersignal als Eingabe für die Integriermittel (246, 248) vorgesehen ist.
Gleichspannungsversatzkorrekturschaltung nach Anspruch 6, wobei die Integriermittel (246, 248) einen binären Aufwärts/Abwärts-Zähler aufweisen und wobei der Zähler inkrementiert bzw. hinaufgezählt wird, wenn das Fehlersignal positiv ist und wobei der Zähler dekrementiert bzw. herabgezählt wird, wenn das Fehlersignal negativ ist.
Gleichspannungsversatzkorrekturschaltung nach Anspruch 1, wobei die Addierermittel einen digitalen Addieren mit 8 Bit aufweisen.
Eine Gleichspannungsversatzkorrekturschaltung zum Entfernen von Gleichspannungsversatzfehlern von Basisbandübertragungssignalen in einer Nachrichtenübertragungs- bzw. Kommunikationseinrichtung, wobei die Einrichtung digitale Basisbandeingangssignale empfängt, wobei die Eingangssignale mittels Übertragungs-D/A-Konvertern (110, 112) in analoge Signale konvertiert werden, wobei die analogen Signale mittels Rekonstruktionsfiltern (104, 106) gefiltert werden, um die Übertragungssignale zu erzeugen, wobei die Gleichspannungsversatzkorrekturschaltung Folgendes aufweist: a) Konvertierungsmittel (224, 226) zum Konvertieren der Übertragungssignale in digitale Rückkopplungssignale; b) Versatzkorrekturmittel (222), die mit den Konvertierungsmitteln gekoppelt sind, und zwar zum digitalen Verarbeiten der digitalen Rückkopplungssignale, um digitale Versatzkorrektursignale zu erzeugen, die nominal gleich den Gleichspannungsversatzfehlern sind; und c) Addierermittel (228, 230), die mit den Versatzkorrekturmitteln gekoppelt sind, wobei die Addierermittel einen ersten Eingang (238, 240) zum Empfangen der Eingangssignale und einen zweiten Eingang (232, 234) zum Empfangen der Versatzkorrektursignale besitzen, wobei die Korrektursignale zu den Eingangssignalen addiert werden, um dadurch die Gleichspannungsversatzfehler von den Übertragungssignalen zu entfernen, und zwar gekennzeichnet durch: einen Prozessor der geeignet ist zum Ausführen von Softwarebefehlen und einen Nulldurchgangszeitverzögerungszähler besitzt, wobei die Softwarebefehle bzw. Instruktionen die Vorzeichen der Eingangssignale mit den Vorzeichen der Übertragungssignale zu einem gegebenen Zeitpunkt vergleichen, und wobei der Prozessor den Zeitverzögerungszähler selektiv inkrementiert bzw. erhöht oder dekrementiert bzw. verringert oder ihn nicht beeinflusst, und zwar basierend auf dem Ergebnis des Vergleichs.
Gleichspannungsversatzkorrekturschaltung nach Anspruch 9, wobei die Versatzkorrekturmittel Folgendes aufweisen: Entscheidungsmittel zum Erzeugen eines Fehlersignals ansprechend auf die Eingangssignale und die Übertragungssignale, wobei das Fehlersignal die relativen Vorzeichen der Eingangssignale und der Übertragungssignale zu irgendeinem gegebenen Zeitpunkt anzeigt; und Integriermittel, die mit den Entscheidungsmitteln gekoppelt sind, und zwar zum Integrieren des Fehlersignals.
Ein Verfahren zum Entfernen von Gleichspannungsversatzfehlern die Übertragungssignalen auferlegt bzw. aufgebürdet sind und zwar in einer Nachrichtenübertragungs- bzw. Kommunikationseinrichtung, die Eingangssignale (238, 240) empfängt, wobei die Eingangssignale in analoge Signale konvertiert (110, 112) werden und wobei die analogen Signale innerhalb der Einrichtung danach gefiltert (104, 106) werden, um die Übertragungssignale zu erzeugen, wobei das Verfahren Folgendes aufweist: a) Konvertieren (224, 226) der Übertragungssignale in digitale Rückkopplungssignale; b) Verarbeiten (222) der digitalen Rückkopplungssignale um Gleichspannungsversatzkorrektursignale zu erzeugen, die nominal gleich den Gleichspannungsversatzfehlern sind; und c) Addieren (228, 230) der Gleichspannungsversatzkorrektursignale zu den Eingangssignalen, um dadurch die Gleichspannungsversatzfehler von den Übertragungssignalen zu entfernen, gekennzeichnet dadurch, dass der Verarbeitungsschritt (b) die folgenden Schritte aufweist: d) Empfangen der signifikantesten bzw. höchstwertigen Bits der Eingangssignale; e) Empfangen der digitalen Rückkopplungssignale; f) Vergleichen der signifikantesten Bits der Eingangssignale mit den digitalen Rückkopplungssignalen; und g) Taktgeben bzw. Takten eines Zählers basierend auf den Ergebnissen des Vergleichsschritts (f).
Verfahren nach Anspruch 11, wobei der Verarbeitungsschritt (b) die Schritte des Integrierens des digitalen Rückkopplungssignals im Zeitablauf bzw. über die Zeit aufweist.
Ein Computerprogrammprodukt, das Programmcode aufweist, der auf einem Mehrzweckprozessor in der Kommunikationseinrichtung ausführbar ist, wobei der Code, wenn er ausgeführt wird, die Einrichtung veranlasst, das Verfahren nach Anspruch 11 oder 12 durchzuführen.
Ein Computerprogrammprodukt, das Programmcode aufweist, der auf einer anwendungsspezifischen integrierten Schaltung in der Kommunikationseinrichtung ausführbar ist, wobei der Programmcode, wenn er ausgeführt wird, die Einrichtung veranlasst, das Verfahren nach Anspruch 11 oder 12 durchzuführen.
Ein Computerprogrammprodukt, das Programmcode aufweist, der auf einem feldprogrammierbaren Gatearray in der Kommunikationseinrichtung ausführbar ist, wobei der Programmcode, wenn er ausgeführt wird, die Einrichtung veranlasst, das Verfahren nach Anspruch 11 oder 12 durchzuführen.