JPH02209017A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH02209017A JPH02209017A JP3053689A JP3053689A JPH02209017A JP H02209017 A JPH02209017 A JP H02209017A JP 3053689 A JP3053689 A JP 3053689A JP 3053689 A JP3053689 A JP 3053689A JP H02209017 A JPH02209017 A JP H02209017A
- Authority
- JP
- Japan
- Prior art keywords
- output
- offset
- input
- level
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 abstract description 10
- 108091022873 acetoacetate decarboxylase Proteins 0.000 abstract description 7
- 101000797092 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) Probable acetoacetate decarboxylase 3 Proteins 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000012986 modification Methods 0.000 abstract description 2
- 230000004048 modification Effects 0.000 abstract description 2
- 101150042711 adc2 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 101100162020 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) adc3 gene Proteins 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 101100115778 Caenorhabditis elegans dac-1 gene Proteins 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＡ／Ｄ変換装置に係り、特に高分解能のＡ／Ｄ
変換装置に関する。
変換装置に関する。
従来の技術
近年ディジタル機器の普及に伴い、アナログ信号とディ
ジタル信号のインターフェースであるＡ／Ｄ変換装置の
性能が重要かつ大きな影響を持つようになっている。従
来より用いられているＡ／Ｄ変換装置を第４図にその例
を示しその説明を行う。第４図に示されるＡ／Ｄ変換装
置は逐次比較型と呼ばれ、以下のように動作する。
ジタル信号のインターフェースであるＡ／Ｄ変換装置の
性能が重要かつ大きな影響を持つようになっている。従
来より用いられているＡ／Ｄ変換装置を第４図にその例
を示しその説明を行う。第４図に示されるＡ／Ｄ変換装
置は逐次比較型と呼ばれ、以下のように動作する。
■逐次比較レジスタ１０２のＭＳＢ（最上位ビット）を
“１” 他を“０”にセットし、これをＤ／Ａ変換器（
以下ＤＡＣと称す）１０３に出力する。
“１” 他を“０”にセットし、これをＤ／Ａ変換器（
以下ＤＡＣと称す）１０３に出力する。
■入力とＤＡＣ１０３の出力を比較器１００が比較し、
（入力）≧（ＤＡＣ出力）ならば１つ下位のビットに“
１゛をセットし、 （入力）＜（ＤＡＣ出力）ならば現
在問題にしているビットを“ＯＩＩにし、１つ下位のビ
ットを“１”にセットする。
（入力）≧（ＤＡＣ出力）ならば１つ下位のビットに“
１゛をセットし、 （入力）＜（ＤＡＣ出力）ならば現
在問題にしているビットを“ＯＩＩにし、１つ下位のビ
ットを“１”にセットする。
■１〜２をＭＳＢ→ＬＳＢ （最下位ビット）まで繰り
返す。
返す。
■逐次比較レジスタ１０２からデータを取り出しディジ
タル出力とする。
タル出力とする。
発明が解決しようとする課題
しかしながら上記のような構成では、分解能を上げるた
めにビット数を増加させると、変換時間が増加するため
、動作周波数を維持するには比較器１００及びＤＡＣ１
０３として非常に高速動作するものが要求される。しか
も下位ビットＬＳＢに近くなるほど分解能が得られず、
ＳＮ比が悪化し、かつ周辺ノイズの影響を受は易くなる
という問題点があった。本発明は上記の問題点に鑑み、
周辺ノイズの影響を受けに＜＜、シかもビット増加によ
る使用素子の高速化が必要ないＡ／Ｄ変換装置を提供す
るものである。
めにビット数を増加させると、変換時間が増加するため
、動作周波数を維持するには比較器１００及びＤＡＣ１
０３として非常に高速動作するものが要求される。しか
も下位ビットＬＳＢに近くなるほど分解能が得られず、
ＳＮ比が悪化し、かつ周辺ノイズの影響を受は易くなる
という問題点があった。本発明は上記の問題点に鑑み、
周辺ノイズの影響を受けに＜＜、シかもビット増加によ
る使用素子の高速化が必要ないＡ／Ｄ変換装置を提供す
るものである。
課題を解決するための手段
上記問題点を解決するため本発明によるＡ／Ｄ変換装置
は、アナログ信号をディジタル信号に変換する複数個の
Ａ／Ｄ変換器と、アナログ入力信号をレベルの異なる複
数の信号に変換し、前記複数個のＡ／Ｄ変換器にそれぞ
れ入力する複数個のレベル変換手段と、前記複数個のＡ
／Ｄ変換器出力のオフセットをそれぞれ除去する複数個
のオフセット除去手段と、前記複数個のオフセット除去
手段出力を入力とし１．これらの振幅レベルに応じて前
記入力を選択的にレベルを調整して出力する調整手段を
備え、前記調整手段の出力をＡ／Ｄ変換出力とするよう
にしたものである。
は、アナログ信号をディジタル信号に変換する複数個の
Ａ／Ｄ変換器と、アナログ入力信号をレベルの異なる複
数の信号に変換し、前記複数個のＡ／Ｄ変換器にそれぞ
れ入力する複数個のレベル変換手段と、前記複数個のＡ
／Ｄ変換器出力のオフセットをそれぞれ除去する複数個
のオフセット除去手段と、前記複数個のオフセット除去
手段出力を入力とし１．これらの振幅レベルに応じて前
記入力を選択的にレベルを調整して出力する調整手段を
備え、前記調整手段の出力をＡ／Ｄ変換出力とするよう
にしたものである。
作用
上記のように高入力レベルと低入力レベルとでそれぞれ
専用にＡ／Ｄ変換器を備え、低入力レベルはレベル増幅
した後、Ａ／Ｄ変換することにより分解能を上げ、ディ
ジタル的にＡ／Ｄ変換器特有のオフセットを除去するよ
うにしたため、個々のＡ／Ｄ変換器の特性のばらつきの
影響を受けず、またそれぞれのディジタル出力の状態に
よってディジタル的に切り換えを行うため、周囲のノイ
ズの影響を受けることなく、また切り換えに伴うノイズ
等を発生することが無いため、高分解能のＡ／Ｄ変換装
置を低分解能のＡ／Ｄ変換器を用いて実現することが出
来、しかも使用する素子の動作速度は従来通りでよいも
のである。
専用にＡ／Ｄ変換器を備え、低入力レベルはレベル増幅
した後、Ａ／Ｄ変換することにより分解能を上げ、ディ
ジタル的にＡ／Ｄ変換器特有のオフセットを除去するよ
うにしたため、個々のＡ／Ｄ変換器の特性のばらつきの
影響を受けず、またそれぞれのディジタル出力の状態に
よってディジタル的に切り換えを行うため、周囲のノイ
ズの影響を受けることなく、また切り換えに伴うノイズ
等を発生することが無いため、高分解能のＡ／Ｄ変換装
置を低分解能のＡ／Ｄ変換器を用いて実現することが出
来、しかも使用する素子の動作速度は従来通りでよいも
のである。
実施例
以下図面に基づき本発明の説明を行う。
第１図は本発明によるＡ／Ｄ変換装置の概略を示すブロ
ック図である。この図を説明すると、１は増幅器であり
、アナログ入力を増幅する。ここでは利得約２４ｄＢの
ものを用いている。２．３はほぼ特性のそろったＡ／Ｄ
変換器（以下ＡＤＣと称す）であり、アナログ信号をデ
ィジタル信号に変換する。ここでは１６ビツト分解能の
ものを用いている。４，５はオフセット除去装置であり
、ここでは遮断周波数ｆｃが５Ｈｚ程度の高域通過フィ
ルタである。６は２０ビツト出力の調整装置であり、Ａ
、 Ｂより入力されるディジタル信号の信号レベルの
比率を求め、八人力とＢ入力のレベルをそろえた上で、
ＡＤＣ２が一定以上の値を出力している時はＡＤＣ３か
らの入力を出力し、その他の時にはＡＤＣ２からの入力
を出力する。
ック図である。この図を説明すると、１は増幅器であり
、アナログ入力を増幅する。ここでは利得約２４ｄＢの
ものを用いている。２．３はほぼ特性のそろったＡ／Ｄ
変換器（以下ＡＤＣと称す）であり、アナログ信号をデ
ィジタル信号に変換する。ここでは１６ビツト分解能の
ものを用いている。４，５はオフセット除去装置であり
、ここでは遮断周波数ｆｃが５Ｈｚ程度の高域通過フィ
ルタである。６は２０ビツト出力の調整装置であり、Ａ
、 Ｂより入力されるディジタル信号の信号レベルの
比率を求め、八人力とＢ入力のレベルをそろえた上で、
ＡＤＣ２が一定以上の値を出力している時はＡＤＣ３か
らの入力を出力し、その他の時にはＡＤＣ２からの入力
を出力する。
次に第１図の動作を説明する。アナログ入力が与えられ
ると、ＡＤＣ３には与えられたアナログ入力がそのまま
入力され、ＡＤＣ２には増幅器１により２４ｄＢ増幅さ
れたアナログ入力が与えられる。ＡＤＣ２，３は与えら
れたアナログ信号をディジタル信号に変換し出力する。
ると、ＡＤＣ３には与えられたアナログ入力がそのまま
入力され、ＡＤＣ２には増幅器１により２４ｄＢ増幅さ
れたアナログ入力が与えられる。ＡＤＣ２，３は与えら
れたアナログ信号をディジタル信号に変換し出力する。
通常Ａ／Ｄ変換器は個々に固有のオフセットレベルを有
する。オフセット除去装置４，５がこのオフセットを除
去し、オフセットを有しないディジタル信号を出力する
。
する。オフセット除去装置４，５がこのオフセットを除
去し、オフセットを有しないディジタル信号を出力する
。
ここで、オフセット除去装置４，５の出力値について考
えると、増幅器１によりアナログ入力が約２４ｄＢ増幅
されており、ＡＤＣ２，３の特性がほぼそろっているの
でオフセット除去装置４からはオフセット除去装置５に
比べて約１８倍の値が出力されていることになる。しか
し、高振幅のアナログ入力が与えられるとＡＤＣ２はオ
ーバーフローＬ、ＡＤＣ３のみが正常に動作する。調整
装置６がＡＤＣ２がオーバーフローしていない時のオフ
セット除去装置４，５による出力の比率を正確に求め、
ＡＤＣ２がオーバーフローしていない時、即ちオフセッ
ト除去装置４の出力値が一定の値以内の時はオフセット
除去装置４の値をそのまま出力し、ＡＤＣ２がオーバー
フローしている時、即ちオフセット除去装置４の出力値
が一定の値以上である時はオフセット除去装置５の出力
を、求めた比率に従ってレベルを増幅して出力する。
えると、増幅器１によりアナログ入力が約２４ｄＢ増幅
されており、ＡＤＣ２，３の特性がほぼそろっているの
でオフセット除去装置４からはオフセット除去装置５に
比べて約１８倍の値が出力されていることになる。しか
し、高振幅のアナログ入力が与えられるとＡＤＣ２はオ
ーバーフローＬ、ＡＤＣ３のみが正常に動作する。調整
装置６がＡＤＣ２がオーバーフローしていない時のオフ
セット除去装置４，５による出力の比率を正確に求め、
ＡＤＣ２がオーバーフローしていない時、即ちオフセッ
ト除去装置４の出力値が一定の値以内の時はオフセット
除去装置４の値をそのまま出力し、ＡＤＣ２がオーバー
フローしている時、即ちオフセット除去装置４の出力値
が一定の値以上である時はオフセット除去装置５の出力
を、求めた比率に従ってレベルを増幅して出力する。
仮にここで調整装置６が求めたオフセット除去装置４．
５の出力の比率が１５．７５倍であったとすると、Ａ
ＤＣ２がオーバーフローしていないときはオフセット除
去装置４の出力１６ビツトを下位側１６ビツトにつめ、
上位側４ビツトを符号ビットで埋めて出力する。ＡＤＣ
２がオーバーフローした場合は、オフセット除去装置５
の出力１６ビツトに対して１５．７５を乗算し、乗算結
果の上位２０ビツトを出力する。
５の出力の比率が１５．７５倍であったとすると、Ａ
ＤＣ２がオーバーフローしていないときはオフセット除
去装置４の出力１６ビツトを下位側１６ビツトにつめ、
上位側４ビツトを符号ビットで埋めて出力する。ＡＤＣ
２がオーバーフローした場合は、オフセット除去装置５
の出力１６ビツトに対して１５．７５を乗算し、乗算結
果の上位２０ビツトを出力する。
通常アナログの増幅器１としては高性能のものを容易に
得ることが出来るため、このように構成することにより
、増幅器１の利得がどれ程であるかをあまり問題にする
ことなく、またＡＤＣ２゜３の感度、オフセットレベル
等の特性がそろっていなくとも安定して高ビツト高分解
能のＡ／Ｄ変換装置を得ることが出来る。またＡ／Ｄ変
換器としても必ずしも高分解能、のちのを用いる必要は
なく、動作速度も従来通りのもので良い。また、増幅器
１の利得をどれだけにするかでＡ／Ｄ変換装置の出力を
何ビットにするかが決まるため、必要に応じて増幅器１
の利得を変更することにより出力のビット数を変更する
ことが出来る。また、出力の切り換え等はすべてディジ
タル的な操作で行われるため、これに伴うノイズやクリ
ック音の影響も無い。
得ることが出来るため、このように構成することにより
、増幅器１の利得がどれ程であるかをあまり問題にする
ことなく、またＡＤＣ２゜３の感度、オフセットレベル
等の特性がそろっていなくとも安定して高ビツト高分解
能のＡ／Ｄ変換装置を得ることが出来る。またＡ／Ｄ変
換器としても必ずしも高分解能、のちのを用いる必要は
なく、動作速度も従来通りのもので良い。また、増幅器
１の利得をどれだけにするかでＡ／Ｄ変換装置の出力を
何ビットにするかが決まるため、必要に応じて増幅器１
の利得を変更することにより出力のビット数を変更する
ことが出来る。また、出力の切り換え等はすべてディジ
タル的な操作で行われるため、これに伴うノイズやクリ
ック音の影響も無い。
第２図は本発明によるＡ／Ｄ変換装置の具体的な実施例
である。なお、第２図において第１図と同一機能を有す
るものについては同一の記号を付し詳細な説明は省略す
る。この図を説明すると、７は乗算器であり、入力Ｘ、
Ｙに与えられた各１６ビツトのデータの乗算を行い
、乗算結果の上位２１ビツトの内の最下位ビットを四捨
五入し、上位２０ビツトを出力する。８はレベル検出器
であり、入力の値の絶対値が一定の値を越えると“１′
°を出力する。ここでは、入力信号の絶対値が＋３１７
４４以上になると“１”を出力するようになっている。
である。なお、第２図において第１図と同一機能を有す
るものについては同一の記号を付し詳細な説明は省略す
る。この図を説明すると、７は乗算器であり、入力Ｘ、
Ｙに与えられた各１６ビツトのデータの乗算を行い
、乗算結果の上位２１ビツトの内の最下位ビットを四捨
五入し、上位２０ビツトを出力する。８はレベル検出器
であり、入力の値の絶対値が一定の値を越えると“１′
°を出力する。ここでは、入力信号の絶対値が＋３１７
４４以上になると“１”を出力するようになっている。
これは、仮にＡＤＣ２に正（負）のオフセットがあると
、ＡＤＣ２がオーバーフロー時にオフセット除去装置４
によりオフセットが除去された後の出力が＋３２７８７
以上（−３２７６８以下）にならないようにするためで
ある。９は比率検出器であり、レベル検出器８をモニタ
しながらＡＤＣ２がオーバーフローしていない時のオフ
セット除去装置４，５から出力されるデータの比較を行
い、その比率を計算して１６ビツトデータとして出力す
る。１０はセレクタであり、端子Ｃに与えられる制御信
号が“１′”ならば端子Ａに与えられる信号を出力し、
端子Ｃに与えられる制御信号が“０”′ならば端子Ｂに
与えられる信号を出力する。端子Ａは２０ビツト入力で
あるが、端子Ｂは１６ビツト入力であり、端子Ｂに与え
られたデータを出力する時には、そのデータの符号ビッ
トを上位４ビツトに付は加えることにより２０ビツト出
力としている。１３は低域通過フィルタ（以下ＬＰＦと
称す）でＡＤＣ２，３に入力される信号の帯域制限を行
う。
、ＡＤＣ２がオーバーフロー時にオフセット除去装置４
によりオフセットが除去された後の出力が＋３２７８７
以上（−３２７６８以下）にならないようにするためで
ある。９は比率検出器であり、レベル検出器８をモニタ
しながらＡＤＣ２がオーバーフローしていない時のオフ
セット除去装置４，５から出力されるデータの比較を行
い、その比率を計算して１６ビツトデータとして出力す
る。１０はセレクタであり、端子Ｃに与えられる制御信
号が“１′”ならば端子Ａに与えられる信号を出力し、
端子Ｃに与えられる制御信号が“０”′ならば端子Ｂに
与えられる信号を出力する。端子Ａは２０ビツト入力で
あるが、端子Ｂは１６ビツト入力であり、端子Ｂに与え
られたデータを出力する時には、そのデータの符号ビッ
トを上位４ビツトに付は加えることにより２０ビツト出
力としている。１３は低域通過フィルタ（以下ＬＰＦと
称す）でＡＤＣ２，３に入力される信号の帯域制限を行
う。
次に第２図の動作を説明する。ＬＰＦ １３によって帯
域制限されたアナログ入力がＡＤＣ３には直接、ＡＤＣ
２には増幅器１によって２４ｄＢ増幅されて与えらる。
域制限されたアナログ入力がＡＤＣ３には直接、ＡＤＣ
２には増幅器１によって２４ｄＢ増幅されて与えらる。
故にＡＤＣ２，３の出力は約１６＝ １の比率ををして
いる。オフセット除去装置４．５によってＡＤＣ２，３
の出力からオフセットが除去され、比率検出器９に与え
られる。比率検出器９がオフセット除去装置４，５の出
力値の比率を正確に算出し出力する。ここで、比率検出
器９による比率の算出方法としては、オフセット除去装
置４の出力の値をオフセット除去装置５の出力の値で割
った商を求めても良いが、例えばオフセット除去装置５
の出力が“ｏｏｏｏ ｏｉｏｏ ｏｏｏｏ 。
いる。オフセット除去装置４．５によってＡＤＣ２，３
の出力からオフセットが除去され、比率検出器９に与え
られる。比率検出器９がオフセット除去装置４，５の出
力値の比率を正確に算出し出力する。ここで、比率検出
器９による比率の算出方法としては、オフセット除去装
置４の出力の値をオフセット除去装置５の出力の値で割
った商を求めても良いが、例えばオフセット除去装置５
の出力が“ｏｏｏｏ ｏｉｏｏ ｏｏｏｏ 。
ｏ ｏ ｏ ”の時のオフセット除去装置４における出
力を記憶するようにしてもよい。比率検出器９にて得ら
れた値を乗算器７を用いてオフセット除去装置５の出力
値に乗算するようにしているため、乗算器７の出力は、
ＬＰＦ１３出力を増幅器１と全く同一特性を有する増幅
器を介してＡＤＣ３に入力した場合と同じ値となる。こ
の乗算器７出力とＡＤＣ２出力をセレクタ１０を用いレ
ベル検出器８出力に基づいて切り換えるようにしている
ため、入力されているアナログ信号の信号振幅が小さい
ときには増幅器１によって信号振幅を増幅され、Ａ／Ｄ
変換された変換出力を出力し、アナログ信号の信号振幅
が大きいときには直接Ａ／Ｄ変換された変換出力を乗算
器７で増幅した乗算出力を出力し、アナログ入力の信号
振幅が小さいときにも高分解能でＡ／Ｄ変換を行うこと
が出来る。なお、第２図においてセレクタ１０から出力
されるディジタル出力を２０ビツトに限定してもよい場
合にはセレクタ１０の後段にオーバーフローリミッタを
設け、出力のオーバーフローを防止するようにしてもよ
い。
力を記憶するようにしてもよい。比率検出器９にて得ら
れた値を乗算器７を用いてオフセット除去装置５の出力
値に乗算するようにしているため、乗算器７の出力は、
ＬＰＦ１３出力を増幅器１と全く同一特性を有する増幅
器を介してＡＤＣ３に入力した場合と同じ値となる。こ
の乗算器７出力とＡＤＣ２出力をセレクタ１０を用いレ
ベル検出器８出力に基づいて切り換えるようにしている
ため、入力されているアナログ信号の信号振幅が小さい
ときには増幅器１によって信号振幅を増幅され、Ａ／Ｄ
変換された変換出力を出力し、アナログ信号の信号振幅
が大きいときには直接Ａ／Ｄ変換された変換出力を乗算
器７で増幅した乗算出力を出力し、アナログ入力の信号
振幅が小さいときにも高分解能でＡ／Ｄ変換を行うこと
が出来る。なお、第２図においてセレクタ１０から出力
されるディジタル出力を２０ビツトに限定してもよい場
合にはセレクタ１０の後段にオーバーフローリミッタを
設け、出力のオーバーフローを防止するようにしてもよ
い。
第３図は本発明によるＡ／Ｄ変換装置の他の実施例であ
る。なお、第３図において第１図、第２図と同一機能を
有するものについては同一の記号を付し詳細な説明は省
略する。この実施例においては、第３図とは逆にアナロ
グ入力を増幅して与えられている方のＡＤＣ２の出力を
乗算器７を用いて減衰させているものである。この図を
説明すると、１１は比較器であり、レベル検出器８をモ
ニタしながら、ＡＤＣ２がオーバーフローしていない時
の端子Ａ１ 端子Ｂに入力されるデータの比較を行い
、その大小関係に応じて、Ａ＝ＢならばＣＩ＝１． ０
２＝Ｏとなり、ＩＡＩ＜ＩＢＩならばＣＩ＝Ｏ，Ｃ２＝
Ｏとなり、 ＩＡＩ＞ＩＢＩならばＣｔ＝０、Ｃ２＝１
となる。またレベル検出器８の出力が“１”の時は引＝
１．Ｃ２＝０となる。１２はアップダウンカウンタ（以
下Ｕ／Ｄカウンタと称す）で、端子ＩにＩＩ １”が与
えれている時にはカウント動作を停止し、端子Ｉが“Ｏ
”で端子Ｕに１”が与えられているときにはカウントア
ツプ、 ′Ｏ”の時にはカウントダウンが行われる。
る。なお、第３図において第１図、第２図と同一機能を
有するものについては同一の記号を付し詳細な説明は省
略する。この実施例においては、第３図とは逆にアナロ
グ入力を増幅して与えられている方のＡＤＣ２の出力を
乗算器７を用いて減衰させているものである。この図を
説明すると、１１は比較器であり、レベル検出器８をモ
ニタしながら、ＡＤＣ２がオーバーフローしていない時
の端子Ａ１ 端子Ｂに入力されるデータの比較を行い
、その大小関係に応じて、Ａ＝ＢならばＣＩ＝１． ０
２＝Ｏとなり、ＩＡＩ＜ＩＢＩならばＣＩ＝Ｏ，Ｃ２＝
Ｏとなり、 ＩＡＩ＞ＩＢＩならばＣｔ＝０、Ｃ２＝１
となる。またレベル検出器８の出力が“１”の時は引＝
１．Ｃ２＝０となる。１２はアップダウンカウンタ（以
下Ｕ／Ｄカウンタと称す）で、端子ＩにＩＩ １”が与
えれている時にはカウント動作を停止し、端子Ｉが“Ｏ
”で端子Ｕに１”が与えられているときにはカウントア
ツプ、 ′Ｏ”の時にはカウントダウンが行われる。
次に第３図の動作について説明する。ＬＰＦＩ３によっ
て帯域制限されたアナログ入力がＡＤＣ３には直接、Ａ
ＤＣ２には増幅器１によって２４ｄＢ増幅されて与えら
る。故にＡＤＣ２，３の出力は約１６： １の比率を有
している。ＡＤＣ２の出力はオフセット除去装置４，５
によりオフセットが除去された後乗算器７に与えられ、
Ｕ／Ｄカウンタ１２の出力値との乗算が行われる。この
乗算結果と、オフセット除去装置５の出力が比較器１１
に与えられ大小比較が行われる。比較器１１において １乗算結果１く１オフセツト除去装置５出力１ならば ＩＡＩ＞ＩＢＩ であるため、Ｃ２＝１． ＣＩ＝Ｏとなり、Ｕ／Ｄカ
ウンタ１２がカウントアツプし、Ｕ／Ｄカウンタ１２の
出力値が大きくなる。すると、乗算器７の出力値も大き
くなり、そのうちにＡ＝Ｂとなる。また逆に ！乗算結果１〉１オフセツト除去装置５出力１ならば ＩＡＩ＜ＩＢＩ であるため、Ｃ２：０． ｃｔ＝ｏとなり、Ｕ／Ｄカ
ウンタ１２がカウントダウンし、Ｕ／Ｄカウンタ１２の
出力値が小さくなり、同様にしてそのうちにＡ＝Ｂとな
る。故に乗算器７の出力は、ＡＤＣ３の出力と同じ値と
なる。この乗算器７出力とオフセット除去装置５出力を
セレクタ１０を用いレベル検出器８出力に基づいて切り
換えるようにしているため、以下第２図に示した場合と
同様、アナログ入力の信号振幅の大小に関係なく常に高
分解能でＡ／Ｄ変換を行うことが出来る。
て帯域制限されたアナログ入力がＡＤＣ３には直接、Ａ
ＤＣ２には増幅器１によって２４ｄＢ増幅されて与えら
る。故にＡＤＣ２，３の出力は約１６： １の比率を有
している。ＡＤＣ２の出力はオフセット除去装置４，５
によりオフセットが除去された後乗算器７に与えられ、
Ｕ／Ｄカウンタ１２の出力値との乗算が行われる。この
乗算結果と、オフセット除去装置５の出力が比較器１１
に与えられ大小比較が行われる。比較器１１において １乗算結果１く１オフセツト除去装置５出力１ならば ＩＡＩ＞ＩＢＩ であるため、Ｃ２＝１． ＣＩ＝Ｏとなり、Ｕ／Ｄカ
ウンタ１２がカウントアツプし、Ｕ／Ｄカウンタ１２の
出力値が大きくなる。すると、乗算器７の出力値も大き
くなり、そのうちにＡ＝Ｂとなる。また逆に ！乗算結果１〉１オフセツト除去装置５出力１ならば ＩＡＩ＜ＩＢＩ であるため、Ｃ２：０． ｃｔ＝ｏとなり、Ｕ／Ｄカ
ウンタ１２がカウントダウンし、Ｕ／Ｄカウンタ１２の
出力値が小さくなり、同様にしてそのうちにＡ＝Ｂとな
る。故に乗算器７の出力は、ＡＤＣ３の出力と同じ値と
なる。この乗算器７出力とオフセット除去装置５出力を
セレクタ１０を用いレベル検出器８出力に基づいて切り
換えるようにしているため、以下第２図に示した場合と
同様、アナログ入力の信号振幅の大小に関係なく常に高
分解能でＡ／Ｄ変換を行うことが出来る。
なお、以上の実施例においては、アナログ入力を増幅し
てＡＤＣ２に入力するようにしているが、ＡＤＣ２に対
しては直接入力し、ＡＤＣ３に対して減衰器を用いて減
衰させた信号を入力するようにしても良いことは言うま
でもない。また、Ａ／Ｄ変換器についても上記の実施例
では２個を用いているが３個以上のＡ／Ｄ変換器を用い
、各々に異なったレベルのアナログ入力を加えるように
しても良いものである。また、レベル検出器８について
は±３１７４４を越えるものについてを検出するように
しているが無給３１７４４以外の値でもよい。また、オ
フセット除去装置４．５についても、実施例においては
高域通過フィルタを用いているが、熱論これに限ったも
のではなく、例えば平均レベルを検出する装置を用い、
検出した平均レベルを入力信号から減算するようにした
ものでも良いことは言うまでもない。
てＡＤＣ２に入力するようにしているが、ＡＤＣ２に対
しては直接入力し、ＡＤＣ３に対して減衰器を用いて減
衰させた信号を入力するようにしても良いことは言うま
でもない。また、Ａ／Ｄ変換器についても上記の実施例
では２個を用いているが３個以上のＡ／Ｄ変換器を用い
、各々に異なったレベルのアナログ入力を加えるように
しても良いものである。また、レベル検出器８について
は±３１７４４を越えるものについてを検出するように
しているが無給３１７４４以外の値でもよい。また、オ
フセット除去装置４．５についても、実施例においては
高域通過フィルタを用いているが、熱論これに限ったも
のではなく、例えば平均レベルを検出する装置を用い、
検出した平均レベルを入力信号から減算するようにした
ものでも良いことは言うまでもない。
発明の効果
以上のべたように本発明は、アナログ信号をディジタル
信号に変換する複数個のＡ／Ｄ変換器と、アナログ入力
信号をレベルの異なる複数の信号に変換し、前記複数個
のＡ／Ｄ変換器にそれぞれ入力する複数個のレベル変換
手段と、前記複数個のＡ／Ｄ変換器出力のオフセットを
除去する複数個のオフセット除去手段と、前記複数個の
オフセット除去手段出力を入力とし、これらの振幅レベ
ルに応じて前記入力を選択的にレベルを調整して出力す
る調整手段を備え、前記調整手段の出力をＡ／Ｄ変換出
力としたことにより、アナログ信号に例えばレベル切り
換え等何等の手をも加えずにＡ／Ｄ変換を行なうことが
でき、かつアナログ信号レベルが小さい時は大振幅のア
ナログ信号に増幅した後にＡ／Ｄ変換するようにしたた
め、分解能を上げ、周囲のノイズの影響を受けに（くで
きる。
信号に変換する複数個のＡ／Ｄ変換器と、アナログ入力
信号をレベルの異なる複数の信号に変換し、前記複数個
のＡ／Ｄ変換器にそれぞれ入力する複数個のレベル変換
手段と、前記複数個のＡ／Ｄ変換器出力のオフセットを
除去する複数個のオフセット除去手段と、前記複数個の
オフセット除去手段出力を入力とし、これらの振幅レベ
ルに応じて前記入力を選択的にレベルを調整して出力す
る調整手段を備え、前記調整手段の出力をＡ／Ｄ変換出
力としたことにより、アナログ信号に例えばレベル切り
換え等何等の手をも加えずにＡ／Ｄ変換を行なうことが
でき、かつアナログ信号レベルが小さい時は大振幅のア
ナログ信号に増幅した後にＡ／Ｄ変換するようにしたた
め、分解能を上げ、周囲のノイズの影響を受けに（くで
きる。
また、ディジタル的に切り換えを行うため切り換えに伴
うノイズの影響を受けることなく高分解能のＡ／Ｄ変換
装置を低分解能の複数個のＡ／Ｄ変換器で実現すること
が出来る。しかも使用する複数個のＡ／Ｄ変換器の特性
が揃ってなくともよく、また動作速度は従来通りのもの
でよいという優れた効果ををするものである。
うノイズの影響を受けることなく高分解能のＡ／Ｄ変換
装置を低分解能の複数個のＡ／Ｄ変換器で実現すること
が出来る。しかも使用する複数個のＡ／Ｄ変換器の特性
が揃ってなくともよく、また動作速度は従来通りのもの
でよいという優れた効果ををするものである。
第１図は本発明によるＡ／Ｄ変換装置の概略を示すブロ
ック図、第２図は本発明にょるＡ／Ｄ変換装置、の具体
的な実施例を表すブロック図、第３図は本発明による他
のＡ／Ｄ変換装置の他の実施例を表すブロック図、第４
図は従来より用いられているＡ／Ｄ変換器を表すブロッ
ク図である。 １・・・増幅器、２，３・・・Ａ／Ｄ変換器、４．５・
・・オフセット除去装置、 ６・・・調整装置、７・
・・乗算器、 ８・・・レベル検出器、 ９・・・
比率検出器、 １０・・・セレクタ、 １１・・・
比較器、１２・・・アップダウンカウンタ。 代理人の氏名 弁理士 粟野 重孝 他１名ｔｈ ｑ
’ｔ；Ｖ１躯壷祝Ｑ （Ｎ腎ハ執−引Ｑ 区 ト＋ｏトベＢ 憾 塘
ック図、第２図は本発明にょるＡ／Ｄ変換装置、の具体
的な実施例を表すブロック図、第３図は本発明による他
のＡ／Ｄ変換装置の他の実施例を表すブロック図、第４
図は従来より用いられているＡ／Ｄ変換器を表すブロッ
ク図である。 １・・・増幅器、２，３・・・Ａ／Ｄ変換器、４．５・
・・オフセット除去装置、 ６・・・調整装置、７・
・・乗算器、 ８・・・レベル検出器、 ９・・・
比率検出器、 １０・・・セレクタ、 １１・・・
比較器、１２・・・アップダウンカウンタ。 代理人の氏名 弁理士 粟野 重孝 他１名ｔｈ ｑ
’ｔ；Ｖ１躯壷祝Ｑ （Ｎ腎ハ執−引Ｑ 区 ト＋ｏトベＢ 憾 塘
Claims (1)
- アナログ信号をディジタル信号に変換する複数個のＡ／
Ｄ変換器と、アナログ入力信号をレベルの異なる複数の
信号に変換し、前記複数個のＡ／Ｄ変換器にそれぞれ入
力する複数個のレベル変換手段と、前記複数個のＡ／Ｄ
変換器出力のオフセットをそれぞれ除去する複数個のオ
フセット除去手段と、前記複数個のオフセット除去手段
出力を入力とし、これら複数入力の振幅レベルに応じて
その入力を選択的にレベル調整して出力する調整手段を
備え、前記調整手段の出力をＡ／Ｄ変換出力とすること
を特徴とするＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053689A JPH02209017A (ja) | 1989-02-09 | 1989-02-09 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053689A JPH02209017A (ja) | 1989-02-09 | 1989-02-09 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02209017A true JPH02209017A (ja) | 1990-08-20 |
Family
ID=12306520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053689A Pending JPH02209017A (ja) | 1989-02-09 | 1989-02-09 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02209017A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018262A (en) * | 1994-09-30 | 2000-01-25 | Yamaha Corporation | CMOS differential amplifier for a delta sigma modulator applicable for an analog-to-digital converter |
| US20130212829A1 (en) * | 2012-02-21 | 2013-08-22 | Lg Electronics Inc. | Autonomous mobile cleaner and method for moving the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580940A (en) * | 1978-12-05 | 1980-06-18 | Int Standard Electric Corp | Analoggtoodigital converter |
| JPS56116146A (en) * | 1980-02-15 | 1981-09-11 | Toyoda Mach Works Ltd | Collector of measuring signal |
| JPS58109925A (ja) * | 1981-12-23 | 1983-06-30 | Mitsubishi Electric Corp | アナログ・デイジタル変換デ−タ読込み回路 |
| JPS63242027A (ja) * | 1987-03-28 | 1988-10-07 | Toshiba Corp | アナログプロセツサ回路 |
-
1989
- 1989-02-09 JP JP3053689A patent/JPH02209017A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580940A (en) * | 1978-12-05 | 1980-06-18 | Int Standard Electric Corp | Analoggtoodigital converter |
| JPS56116146A (en) * | 1980-02-15 | 1981-09-11 | Toyoda Mach Works Ltd | Collector of measuring signal |
| JPS58109925A (ja) * | 1981-12-23 | 1983-06-30 | Mitsubishi Electric Corp | アナログ・デイジタル変換デ−タ読込み回路 |
| JPS63242027A (ja) * | 1987-03-28 | 1988-10-07 | Toshiba Corp | アナログプロセツサ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018262A (en) * | 1994-09-30 | 2000-01-25 | Yamaha Corporation | CMOS differential amplifier for a delta sigma modulator applicable for an analog-to-digital converter |
| US20130212829A1 (en) * | 2012-02-21 | 2013-08-22 | Lg Electronics Inc. | Autonomous mobile cleaner and method for moving the same |
| US8713748B2 (en) * | 2012-02-21 | 2014-05-06 | Lg Electronics Inc. | Autonomous mobile cleaner and method for moving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10513322A (ja) | ワイド・ダイナミック・レンジ・アナログ・ディジタル変換 | |
| JP4589443B2 (ja) | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 | |
| JP4058176B2 (ja) | 音声信号処理装置 | |
| US6204790B1 (en) | Stacked digital-to-analog converter and methods of performing digital-to-analog conversion | |
| JP2001145626A (ja) | コンピュータトモグラフィ装置 | |
| JPH02209017A (ja) | Ａ／ｄ変換装置 | |
| JP3956582B2 (ja) | Ａ／ｄ変換回路 | |
| JPH0227813A (ja) | Ａ／ｄ変換装置 | |
| JP3272540B2 (ja) | アナログ／デジタル変換回路 | |
| KR20140047200A (ko) | 아날로그 디지털 변환시스템 | |
| EP1811672A1 (en) | Method and apparatus for digitally removing a DC-offset smaller than one LSB | |
| JPH0750582A (ja) | 粗密領域アーキテクチャと内挿された残留値符号を有するサンプリング・アナログ・デジタル変換器 | |
| JPH02209018A (ja) | Ａ／ｄ変換装置 | |
| JP5277492B2 (ja) | Ａｄ変換装置 | |
| JP2512205B2 (ja) | Ａ／ｄ変換装置 | |
| JPH02305027A (ja) | Ａ／ｄ変換装置 | |
| JPH0423514A (ja) | Ａ／ｄ変換装置 | |
| KR101812924B1 (ko) | 아날로그 디지털 변환 장치 및 이를 포함하는 시스템 | |
| JPS6320049B2 (ja) | ||
| JPH01165230A (ja) | オーバーサンプルａ／ｄ変換器 | |
| JPH02238718A (ja) | Ａ／ｄ変換装置 | |
| JPH0241027A (ja) | デジタル−アナログ変換器 | |
| JPS62264727A (ja) | Ａｄ変換装置 | |
| JPS59200505A (ja) | デイジタル処理型包絡検出装置 | |
| JPH0879083A (ja) | Ｄ／ａ変換装置 |