JP3272540B2 - アナログ／デジタル変換回路 - Google Patents
アナログ／デジタル変換回路Info
- Publication number
- JP3272540B2 JP3272540B2 JP12765094A JP12765094A JP3272540B2 JP 3272540 B2 JP3272540 B2 JP 3272540B2 JP 12765094 A JP12765094 A JP 12765094A JP 12765094 A JP12765094 A JP 12765094A JP 3272540 B2 JP3272540 B2 JP 3272540B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- digital conversion
- digital
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 43
- 230000003321 amplification Effects 0.000 claims description 27
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 27
- 238000013139 quantization Methods 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 8
- 238000007689 inspection Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
- G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
- G01R33/32—Excitation or detection systems, e.g. using radio frequency signals
- G01R33/36—Electrical details, e.g. matching or coupling of the coil to the receiver
- G01R33/3621—NMR receivers or demodulators, e.g. preamplifiers, means for frequency modulation of the MR signal using a digital down converter, means for analog to digital conversion [ADC] or for filtering or processing of the MR signal such as bandpass filtering, resampling, decimation or interpolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
- H03M1/187—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal using an auxiliary analogue/digital converter
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、変調信号によって振幅
変調されたアナログ高周波信号のデジタル化のためのア
ナログ／デジタル変換回路であって、アナログ入力側
と、アナログ／デジタル変換段と、デジタル出力側と、
量子化段とを有し、前記アナログ入力側にはアナログ高
周波信号が供給可能であり、前記アナログ／デジタル変
換段は、増幅度の制御可能な増幅段を介してアナログ入
力側と接続されており、前記デジタル出力側は、制御可
能なディバイダを介してアナログ／デジタル変換段と接
続されており、当該デジタル出力側からはアナログ高周
波信号から生ぜしめられたデジタル高周波信号が出力可
能であり、前記量子化段は、アナログ高周波信号の振幅
を前記の制御可能な増幅段と前記の制御可能なディバイ
ダに対する複数の離散された制御信号に対応付けするた
めにアナログ入力側と接続されている、アナログ／デジ
タル変換回路に関する。
変調されたアナログ高周波信号のデジタル化のためのア
ナログ／デジタル変換回路であって、アナログ入力側
と、アナログ／デジタル変換段と、デジタル出力側と、
量子化段とを有し、前記アナログ入力側にはアナログ高
周波信号が供給可能であり、前記アナログ／デジタル変
換段は、増幅度の制御可能な増幅段を介してアナログ入
力側と接続されており、前記デジタル出力側は、制御可
能なディバイダを介してアナログ／デジタル変換段と接
続されており、当該デジタル出力側からはアナログ高周
波信号から生ぜしめられたデジタル高周波信号が出力可
能であり、前記量子化段は、アナログ高周波信号の振幅
を前記の制御可能な増幅段と前記の制御可能なディバイ
ダに対する複数の離散された制御信号に対応付けするた
めにアナログ入力側と接続されている、アナログ／デジ
タル変換回路に関する。
【０００２】
【従来の技術】９６ｄＢまでの高い動特性を有するＭＨ
ｚ領域の高周波信号は、例えば磁気共鳴装置（ＭＲ−装
置）におけるエコー信号として生じる。そのためＭＲ装
置の受信チャネルにおける信号処理は複雑でコストがか
かる。受信信号の動特性は、例えば患者の体重、断面像
の形成される層の状態、使用されるシーケンスの種別形
式、受信アンテナの形式等の種々異なるパラメータに依
存する。受信信号のデジタル化は従来の装置においては
アナログ復調の後で初めて行われる。この場合はその動
特性のために、常に高分解能のアナログ／デジタル変換
器（例えば５００ｋＨｚのサンプリングレートの１６ビ
ット−アナログ／デジタル変換器等）が必要とされる。
さらに復調器とアナログ／デジタル変換器を最適制御す
るために、各測定前に受信器調整が行われる。これによ
って受信信号のレベルが相応にプリセッティングされ
る。これは試行測定にて行われる。ここにおいて望まれ
ることは、受信信号のデジタル化が縦続的受信回路構成
（カスケード）において可及的に早くかつできるだけ復
調前に行われることである。このことが実現されれば受
信信号は少なくとも中間周波数レベルからデジタルで後
続処理可能となる。また比較的高いダイナミック特性で
デジタル化を行い得るならば、受信器調整は不要とな
り、これによって検査時間が短縮され得る。
ｚ領域の高周波信号は、例えば磁気共鳴装置（ＭＲ−装
置）におけるエコー信号として生じる。そのためＭＲ装
置の受信チャネルにおける信号処理は複雑でコストがか
かる。受信信号の動特性は、例えば患者の体重、断面像
の形成される層の状態、使用されるシーケンスの種別形
式、受信アンテナの形式等の種々異なるパラメータに依
存する。受信信号のデジタル化は従来の装置においては
アナログ復調の後で初めて行われる。この場合はその動
特性のために、常に高分解能のアナログ／デジタル変換
器（例えば５００ｋＨｚのサンプリングレートの１６ビ
ット−アナログ／デジタル変換器等）が必要とされる。
さらに復調器とアナログ／デジタル変換器を最適制御す
るために、各測定前に受信器調整が行われる。これによ
って受信信号のレベルが相応にプリセッティングされ
る。これは試行測定にて行われる。ここにおいて望まれ
ることは、受信信号のデジタル化が縦続的受信回路構成
（カスケード）において可及的に早くかつできるだけ復
調前に行われることである。このことが実現されれば受
信信号は少なくとも中間周波数レベルからデジタルで後
続処理可能となる。また比較的高いダイナミック特性で
デジタル化を行い得るならば、受信器調整は不要とな
り、これによって検査時間が短縮され得る。
【０００３】米国特許第４８５１８４２号明細書からは
冒頭に述べたような形式の次のようなアナログ／デジタ
ル変換回路が公知である。すなわちオーディオ領域の比
較的小さな信号のデジタル化が改善されたアナログ／デ
ジタル変換回路が公知である。例えばこの明細書で開示
されている回路によれば、比較的小さな信号のデジタル
化の際のＳＮ比の悪化が回避される。それによりデジタ
ル／アナログ変換の動特性領域が高められている。この
ことは本来のアナログ／デジタル変換段の前に設けられ
た制御可能な増幅器と、アナログ／デジタル変換段の後
に設けられた制御可能なディバイダとによって行われ
る。これらの制御信号は、デジタル化すべきアナログ入
力信号の包絡線特性（振幅特性）に依存して生成され
る。しかしながこの回路は、例えば診断用磁気共鳴技術
分野におけるＭＨｚ領域の周波数の信号のアナログ／デ
ジタル変換には適していない。
冒頭に述べたような形式の次のようなアナログ／デジタ
ル変換回路が公知である。すなわちオーディオ領域の比
較的小さな信号のデジタル化が改善されたアナログ／デ
ジタル変換回路が公知である。例えばこの明細書で開示
されている回路によれば、比較的小さな信号のデジタル
化の際のＳＮ比の悪化が回避される。それによりデジタ
ル／アナログ変換の動特性領域が高められている。この
ことは本来のアナログ／デジタル変換段の前に設けられ
た制御可能な増幅器と、アナログ／デジタル変換段の後
に設けられた制御可能なディバイダとによって行われ
る。これらの制御信号は、デジタル化すべきアナログ入
力信号の包絡線特性（振幅特性）に依存して生成され
る。しかしながこの回路は、例えば診断用磁気共鳴技術
分野におけるＭＨｚ領域の周波数の信号のアナログ／デ
ジタル変換には適していない。
【０００４】
【発明が解決しようとする課題】本発明の課題は、診断
用磁気共鳴装置において生ぜしめられるＭＨｚ領域の振
幅変調された高い動特性の高周波信号のデジタル化が可
能なアナログ／デジタル変換回路を提供することであ
る。
用磁気共鳴装置において生ぜしめられるＭＨｚ領域の振
幅変調された高い動特性の高周波信号のデジタル化が可
能なアナログ／デジタル変換回路を提供することであ
る。
【０００５】
【課題を解決するための手段】本発明によれば上記課題
は、量子化段はアナログ／デジタル変換器を有してお
り、該アナログ／デジタル変換器は、少なくとも前記ア
ナログ／デジタル変換段のサンプリングレートにほぼ相
応するサンプリングレートで当該の高周波信号をデジタ
ル化するものであり、前記アナログ／デジタル変換器に
は絶対値段が後置接続されており、該絶対値段はデジタ
ル化された信号を整流するものであり、前記絶対値段に
はコーダが後置接続されており、該コーダは整流された
デジタル信号を離散制御信号に変換するものであり、前
記コーダにはピーク値検出器が後置接続されており、該
ピーク値検出器は、変調信号のナイキスト周波数よりも
大きいレートでリセットされるように構成されて解決さ
れる。
は、量子化段はアナログ／デジタル変換器を有してお
り、該アナログ／デジタル変換器は、少なくとも前記ア
ナログ／デジタル変換段のサンプリングレートにほぼ相
応するサンプリングレートで当該の高周波信号をデジタ
ル化するものであり、前記アナログ／デジタル変換器に
は絶対値段が後置接続されており、該絶対値段はデジタ
ル化された信号を整流するものであり、前記絶対値段に
はコーダが後置接続されており、該コーダは整流された
デジタル信号を離散制御信号に変換するものであり、前
記コーダにはピーク値検出器が後置接続されており、該
ピーク値検出器は、変調信号のナイキスト周波数よりも
大きいレートでリセットされるように構成されて解決さ
れる。
【０００６】本発明による回路装置では、例えば診断用
磁気共鳴装置における中間周波数信号として生ぜしめら
れる８．５ＭＨｚの振幅変調された高周波信号が２０Ｍ
Ｈｚのサンプリングレートでかつ１６ビットの分解能で
デジタル化され得るようになる。１６ビットのデジタル
化によって９６ｄＢの動特性が達成される。この場合ア
ナログ／デジタル変換段に前置接続された増幅器と、後
置接続されたディバイダとによって、市販の１２ビット
アナログ／デジタル変換器の使用が可能となる。さらに
高い動特性のために、磁気共鳴装置に用いる際には受信
器調整を問題なく省くこともできる。それによって検査
時間も短縮される。量子化器はベースバンド信号の遮断
周波数に適合調整されており、従来の構成素子を用いて
実現可能である。
磁気共鳴装置における中間周波数信号として生ぜしめら
れる８．５ＭＨｚの振幅変調された高周波信号が２０Ｍ
Ｈｚのサンプリングレートでかつ１６ビットの分解能で
デジタル化され得るようになる。１６ビットのデジタル
化によって９６ｄＢの動特性が達成される。この場合ア
ナログ／デジタル変換段に前置接続された増幅器と、後
置接続されたディバイダとによって、市販の１２ビット
アナログ／デジタル変換器の使用が可能となる。さらに
高い動特性のために、磁気共鳴装置に用いる際には受信
器調整を問題なく省くこともできる。それによって検査
時間も短縮される。量子化器はベースバンド信号の遮断
周波数に適合調整されており、従来の構成素子を用いて
実現可能である。
【０００７】本発明の有利な実施例では、或る１つの離
散振幅値とそれの次に低い隣接する離散振幅値は係数２
だけ異なり、前記ディバイダはドラム形シフトレジスタ
として構成される。このように簡単なディバイダの実施
例は、増幅器の増幅度が比較的高い安定性を以って正確
にセッティング可能な場合に用いることができる。
散振幅値とそれの次に低い隣接する離散振幅値は係数２
だけ異なり、前記ディバイダはドラム形シフトレジスタ
として構成される。このように簡単なディバイダの実施
例は、増幅器の増幅度が比較的高い安定性を以って正確
にセッティング可能な場合に用いることができる。
【０００８】
【実施例】次に本発明の２つの実施例を図面に基づき詳
細に説明する。
細に説明する。
【０００９】図１には符号２でアナログ入力側が示され
ている。このアナログ入力側２にはアナログ高周波信号
が供給可能である。このアナログ高周波信号は変調信号
によって振幅変調されている。この高周波信号の搬送波
周波数は例えば８．５ＭＨｚである。これに対して変調
信号は２５０ｋＨｚの上限の遮断周波数を有している。
アナログ入力側２に供給される振幅変調された高周波信
号は、２０ＭＨＺのサンプリングレートの下で１６ビッ
ト（２16）の動特性を備えたアナログ／デジタル変換回
路によってデジタル化されデジタル出力側４から送出さ
れる。
ている。このアナログ入力側２にはアナログ高周波信号
が供給可能である。このアナログ高周波信号は変調信号
によって振幅変調されている。この高周波信号の搬送波
周波数は例えば８．５ＭＨｚである。これに対して変調
信号は２５０ｋＨｚの上限の遮断周波数を有している。
アナログ入力側２に供給される振幅変調された高周波信
号は、２０ＭＨＺのサンプリングレートの下で１６ビッ
ト（２16）の動特性を備えたアナログ／デジタル変換回
路によってデジタル化されデジタル出力側４から送出さ
れる。
【００１０】アナログ／デジタル変換は、アナログの段
入力側８とデジタルの段出力側１０を備えたアナログ／
デジタル変換段６において行われる。この場合はデジタ
ル出力側４から送出される信号よりも少ないビットレー
ト（ここでは１２ビット）でのデジタル化が行われる。
段入力側８は制御可能な増幅段１２を介してアナログ入
力側２に接続され、段出力側１０は制御可能なデジタル
ディバイダ１４を介してデジタル出力側４と接続されて
いる。ディバイダ１４はここではドラム形シフトレジス
タ（バレルシフタ）として構成されている。
入力側８とデジタルの段出力側１０を備えたアナログ／
デジタル変換段６において行われる。この場合はデジタ
ル出力側４から送出される信号よりも少ないビットレー
ト（ここでは１２ビット）でのデジタル化が行われる。
段入力側８は制御可能な増幅段１２を介してアナログ入
力側２に接続され、段出力側１０は制御可能なデジタル
ディバイダ１４を介してデジタル出力側４と接続されて
いる。ディバイダ１４はここではドラム形シフトレジス
タ（バレルシフタ）として構成されている。
【００１１】さらに量子化段１８の入力側１６がアナロ
グ入力側２に接続されている。この量子化段１８は、ア
ナログ入力側２を介して供給される高周波信号の振幅を
いくつかの離散された振幅値に割当て、当該の離散的振
幅値に依存して制御信号を制御出力側２０から出力す
る。ここにおいて当該量子化段は高周波信号の瞬時値を
量子化するのではなく、高周波信号の振幅値を量子化す
ることを述べておく。それ故制御出力側から送出される
制御信号は、振幅値が種々異なる離散的振幅値に割当て
られるくらいに順次連続する振幅値の差が大きい場合に
のみ変化され得る。この場合振幅値は変調信号によって
定められる。ここにおいては３ビットのデジタル信号が
制御信号として十分である。この信号は最大で８つの異
なる振幅値を表すことが可能である。
グ入力側２に接続されている。この量子化段１８は、ア
ナログ入力側２を介して供給される高周波信号の振幅を
いくつかの離散された振幅値に割当て、当該の離散的振
幅値に依存して制御信号を制御出力側２０から出力す
る。ここにおいて当該量子化段は高周波信号の瞬時値を
量子化するのではなく、高周波信号の振幅値を量子化す
ることを述べておく。それ故制御出力側から送出される
制御信号は、振幅値が種々異なる離散的振幅値に割当て
られるくらいに順次連続する振幅値の差が大きい場合に
のみ変化され得る。この場合振幅値は変調信号によって
定められる。ここにおいては３ビットのデジタル信号が
制御信号として十分である。この信号は最大で８つの異
なる振幅値を表すことが可能である。
【００１２】制御出力側２０は、増幅器−制御入力側２
２と、ディバイダ−制御入力側２４に接続されている。
増幅段１２においては各制御信号毎に増幅度が次のよう
に割当てられる。すなわち離散振幅値毎に割当てられる
最大振幅値が、増幅段１２による増幅の後でアナログ／
デジタル変換段６によって辛うじて歪のないようにデジ
タル化され得るように割当てられる。さらに各制御信号
毎にディバイダ１４において相応の増幅度の逆数に相応
する除数が割当てられる。それによりデジタル化された
高周波信号における増幅作用がディバイダによって解消
される。
２と、ディバイダ−制御入力側２４に接続されている。
増幅段１２においては各制御信号毎に増幅度が次のよう
に割当てられる。すなわち離散振幅値毎に割当てられる
最大振幅値が、増幅段１２による増幅の後でアナログ／
デジタル変換段６によって辛うじて歪のないようにデジ
タル化され得るように割当てられる。さらに各制御信号
毎にディバイダ１４において相応の増幅度の逆数に相応
する除数が割当てられる。それによりデジタル化された
高周波信号における増幅作用がディバイダによって解消
される。
【００１３】増幅段１２の増幅はここでは６ｄＢでの５
段階で行われる。これによりディバイダ１４に対して特
に簡単な構造が得られる。すなわち増幅段１２はここで
はそれぞれ増幅度１（これはアナログ入力側２から供給
される高周波信号が変化されずに段入力側８に供給され
ることに相応する），２，４，８，１６を有する。これ
に対してディバイダ１４は、アナログ／デジタル変換段
６によってデジタル化された信号をそれぞれ値１（＝減
衰なし），１／２，１／４，１／８，１／１６でもって
減衰する。これによりデジタルディバイダ１４によって
増幅器の作用が再び解除される。デジタル化された信号
はそれぞれアナログ／デジタル変換段６のビット分解能
に相応して、いくつかの一定の計数ビットに維持され
る。これは高い振幅の際の分解能が、低い振幅の際より
も低くなることにつながる。しかしながらこれは実際的
な障害とはならない。
段階で行われる。これによりディバイダ１４に対して特
に簡単な構造が得られる。すなわち増幅段１２はここで
はそれぞれ増幅度１（これはアナログ入力側２から供給
される高周波信号が変化されずに段入力側８に供給され
ることに相応する），２，４，８，１６を有する。これ
に対してディバイダ１４は、アナログ／デジタル変換段
６によってデジタル化された信号をそれぞれ値１（＝減
衰なし），１／２，１／４，１／８，１／１６でもって
減衰する。これによりデジタルディバイダ１４によって
増幅器の作用が再び解除される。デジタル化された信号
はそれぞれアナログ／デジタル変換段６のビット分解能
に相応して、いくつかの一定の計数ビットに維持され
る。これは高い振幅の際の分解能が、低い振幅の際より
も低くなることにつながる。しかしながらこれは実際的
な障害とはならない。
【００１４】量子化段１８はここでは変調信号の振幅領
域全体に亘って８ビットの粗い分解能のアナログ／デジ
タル変換器２６からなる。このアナログ／デジタル変換
器２６は、後置接続されたフィルタなしで高周波振動の
波高値（ピーク値）、すなわち振幅を十分正確に検出す
るために４０ＭＨｚでサンプリングされる。アナログ／
デジタル変換器２６によってデジタル化された信号は、
絶対値段２８を介してＬｉｎ−Ｌｏｇ2−コーダ３０に
供給される。Ｌｉｎ−Ｌｏｇ2−コーダ３０は高周波信
号のデジタル化された瞬時値の量子化を、当該瞬時値が
所定の領域から振幅値に対応するように行う。ステップ
幅はここでは２を底とする対数で選定され、これによっ
てＬｉｎ−Ｌｏｇ2−コーダ３０において生ぜしめられ
る入力信号の倍加の下で次に高い振幅値が得られる。量
子化された振幅値はピーク値検出器３２において検出さ
れる。このピーク値検出器３２は入力側に供給された信
号が入力信号よりも大きな場合にのみこの信号を出力側
から引続き出力する。それ以外では出力原信号が保持さ
れる。ピーク値検出器３２によって振幅変化、つまり変
調信号を識別し得るためには、このピーク値検出器３２
が変調信号の上限の遮断周波数の少なくとも２倍の周波
数でリセットされなければならない。
域全体に亘って８ビットの粗い分解能のアナログ／デジ
タル変換器２６からなる。このアナログ／デジタル変換
器２６は、後置接続されたフィルタなしで高周波振動の
波高値（ピーク値）、すなわち振幅を十分正確に検出す
るために４０ＭＨｚでサンプリングされる。アナログ／
デジタル変換器２６によってデジタル化された信号は、
絶対値段２８を介してＬｉｎ−Ｌｏｇ2−コーダ３０に
供給される。Ｌｉｎ−Ｌｏｇ2−コーダ３０は高周波信
号のデジタル化された瞬時値の量子化を、当該瞬時値が
所定の領域から振幅値に対応するように行う。ステップ
幅はここでは２を底とする対数で選定され、これによっ
てＬｉｎ−Ｌｏｇ2−コーダ３０において生ぜしめられ
る入力信号の倍加の下で次に高い振幅値が得られる。量
子化された振幅値はピーク値検出器３２において検出さ
れる。このピーク値検出器３２は入力側に供給された信
号が入力信号よりも大きな場合にのみこの信号を出力側
から引続き出力する。それ以外では出力原信号が保持さ
れる。ピーク値検出器３２によって振幅変化、つまり変
調信号を識別し得るためには、このピーク値検出器３２
が変調信号の上限の遮断周波数の少なくとも２倍の周波
数でリセットされなければならない。
【００１５】アナログ／デジタル変換回路のクロック制
御は、４０ＭＨｚのクロック信号を発生するクロック発
生器３４に基づいている。このクロック信号はアナログ
／デジタル変換器２６と２つの分周器３６，３８に供給
される。分周器３６はアナログ／デジタル変換段６とデ
ィバイダ１４の制御のために前記クロック周波数を２０
ＭＨｚに半減させる。分周器３８はピーク値検出器３２
の制御のためにクロック発生器３４のクロック信号を１
ＭＨｚに分周する。制御クロック周波数はそれぞれサン
プリングされた信号のナイキスト周波数よりも高いた
め、情報が失われるようなことはない。
御は、４０ＭＨｚのクロック信号を発生するクロック発
生器３４に基づいている。このクロック信号はアナログ
／デジタル変換器２６と２つの分周器３６，３８に供給
される。分周器３６はアナログ／デジタル変換段６とデ
ィバイダ１４の制御のために前記クロック周波数を２０
ＭＨｚに半減させる。分周器３８はピーク値検出器３２
の制御のためにクロック発生器３４のクロック信号を１
ＭＨｚに分周する。制御クロック周波数はそれぞれサン
プリングされた信号のナイキスト周波数よりも高いた
め、情報が失われるようなことはない。
【００１６】次にアナログ／デジタル変換回路の機能を
説明する。デジタル化すべき高周波信号の振幅が９０ｄ
Ｂ〜９６ｄＢの範囲にある場合には、ピーク値検出器３
２はその出力側から０ｄＢの増幅と０ｄＢの減衰のため
の制御信号を送出する。アナログ／デジタル変換段６は
増幅されなかった瞬時値を１２ビットでデジタル化す
る。出力側４から送出される１６ビット信号において
は、１２の最上位ビット桁が相応に占められる。この場
合４つの最下位桁がゼロで充たされる。
説明する。デジタル化すべき高周波信号の振幅が９０ｄ
Ｂ〜９６ｄＢの範囲にある場合には、ピーク値検出器３
２はその出力側から０ｄＢの増幅と０ｄＢの減衰のため
の制御信号を送出する。アナログ／デジタル変換段６は
増幅されなかった瞬時値を１２ビットでデジタル化す
る。出力側４から送出される１６ビット信号において
は、１２の最上位ビット桁が相応に占められる。この場
合４つの最下位桁がゼロで充たされる。
【００１７】振幅が８４ｄＢ〜９０ｄＢの範囲にある場
合、すなわち振幅が最大振幅の１／４〜１／２の範囲に
ある場合には、出力側２０からは増幅器１２に対して６
ｄＢの増幅のための制御信号が出力され、ディバイダ１
４に対して６ｄＢの減衰のための制御信号が出力され
る。それによってアナログ／デジタル変換段６は再び最
適に励振制御される。段出力側１０から送出される１２
ビット信号はディバイダ１４において１桁だけ右方にシ
フトされ、つまり２で除算され、１６ビット信号に割当
てられる。それにより１６ビット信号において最上位ビ
ット桁は極性を有し、３つの最下位桁はゼロで占められ
る。さらに振幅が小さな場合には増幅が相応に高めら
れ、１２ビット信号はさらに右方にシフトされる。
合、すなわち振幅が最大振幅の１／４〜１／２の範囲に
ある場合には、出力側２０からは増幅器１２に対して６
ｄＢの増幅のための制御信号が出力され、ディバイダ１
４に対して６ｄＢの減衰のための制御信号が出力され
る。それによってアナログ／デジタル変換段６は再び最
適に励振制御される。段出力側１０から送出される１２
ビット信号はディバイダ１４において１桁だけ右方にシ
フトされ、つまり２で除算され、１６ビット信号に割当
てられる。それにより１６ビット信号において最上位ビ
ット桁は極性を有し、３つの最下位桁はゼロで占められ
る。さらに振幅が小さな場合には増幅が相応に高めら
れ、１２ビット信号はさらに右方にシフトされる。
【００１８】増幅段１２においては増幅度の切換の際に
立上り特性に関する高い要求が設定される。新たな増幅
値への増幅の立上りが過度に緩慢であった場合には、ア
ナログ／デジタル変換段６は歪の生じた信号をデジタル
化する。例えば図２に示されているように１つの増幅器
の代わりに２つの増幅器１２ａ，１２ｂが並列に接続さ
れているような場合には、増幅段１２における増幅器に
対する立上り特性の要求を比較的低く設定してもよい。
この場合は２つの増幅器１２ａ，１２ｂの出力側が１つ
の切換スイッチ４０を介してアナログ／デジタル変換段
６の入力側８に接続される。この切換スイッチ４０は分
周器３８の制御クロックの半分の周波数で交互に切換ら
れる。それと同時にこの制御クロックは２つの増幅器１
２ａ，１２ｂに対するレリーズ信号としても用いられ、
レリーズ入力側４２を介して当該増幅器１２ａ，１２ｂ
に供給される。これによって当該の並列に接続された増
幅器１２ａ，１２ｂの出力側は、切換スイッチ４０を介
してアナログ／デジタル変換段６に交互に接続される。
この場合増幅の切換のためにそれぞれアナログ／デジタ
ル変換段６に接続されなかった方の増幅器はレリーズさ
れる。これに対してアナログ／デジタル変換段６に接続
された増幅器では増幅の切換が阻止される。図２に示さ
れている切換スイッチ４０の切換位置では増幅器１２ｂ
が増幅の切換のためにレリーズされている。
立上り特性に関する高い要求が設定される。新たな増幅
値への増幅の立上りが過度に緩慢であった場合には、ア
ナログ／デジタル変換段６は歪の生じた信号をデジタル
化する。例えば図２に示されているように１つの増幅器
の代わりに２つの増幅器１２ａ，１２ｂが並列に接続さ
れているような場合には、増幅段１２における増幅器に
対する立上り特性の要求を比較的低く設定してもよい。
この場合は２つの増幅器１２ａ，１２ｂの出力側が１つ
の切換スイッチ４０を介してアナログ／デジタル変換段
６の入力側８に接続される。この切換スイッチ４０は分
周器３８の制御クロックの半分の周波数で交互に切換ら
れる。それと同時にこの制御クロックは２つの増幅器１
２ａ，１２ｂに対するレリーズ信号としても用いられ、
レリーズ入力側４２を介して当該増幅器１２ａ，１２ｂ
に供給される。これによって当該の並列に接続された増
幅器１２ａ，１２ｂの出力側は、切換スイッチ４０を介
してアナログ／デジタル変換段６に交互に接続される。
この場合増幅の切換のためにそれぞれアナログ／デジタ
ル変換段６に接続されなかった方の増幅器はレリーズさ
れる。これに対してアナログ／デジタル変換段６に接続
された増幅器では増幅の切換が阻止される。図２に示さ
れている切換スイッチ４０の切換位置では増幅器１２ｂ
が増幅の切換のためにレリーズされている。
【００１９】
【発明の効果】本発明によれば、例えば診断用磁気共鳴
装置における中間周波数信号として生成される８．５Ｍ
Ｈｚの振幅変調された高周波信号が２０ＭＨｚのサンプ
リングレートでかつ１６ビットの分解能でデジタル化さ
れるようになる。１６ビットのデジタル化によって９６
ｄＢの動特性が達成され得る。本発明によれば慣用の１
２ビットアナログ／デジタル変換器が使用可能である。
また動特性が高いので磁気共鳴装置に用いる場合は受信
器調整過程を省くことができ検査時間が短縮される。
装置における中間周波数信号として生成される８．５Ｍ
Ｈｚの振幅変調された高周波信号が２０ＭＨｚのサンプ
リングレートでかつ１６ビットの分解能でデジタル化さ
れるようになる。１６ビットのデジタル化によって９６
ｄＢの動特性が達成され得る。本発明によれば慣用の１
２ビットアナログ／デジタル変換器が使用可能である。
また動特性が高いので磁気共鳴装置に用いる場合は受信
器調整過程を省くことができ検査時間が短縮される。
【図１】本発明によるアナログ／デジタル変換回路の実
施例のブロック回路図である。
施例のブロック回路図である。
【図２】図１による回路の変化実施例である。
２ アナログ入力側 ４ デジタル入力側 ６ アナログ／デジタル変換段 ８ 段入力側 １０ 段出力側 １２ 増幅段 １４ デジタルディバイダ １６ 入力側 １８ 量子化段 ２０ 制御出力側 ２２ 増幅器制御入力側 ２４ ディバイダ制御入力側 ２６ アナログ／デジタル変換器 ２８ 絶対値段 ３０ Ｌｉｎ−Ｌｏｇ2−コーダ ３２ ピーク値検出器 ３４ クロック発生器 ３６ 分周器 ３８ 分周器 ４０ 切換スイッチ ４２ トリガ入力側
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−70618（ＪＰ，Ａ) 特開 平３−73721（ＪＰ，Ａ) 特開 平４−373312（ＪＰ，Ａ) 特開 昭54−120555（ＪＰ，Ａ) 実開 平３−107831（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (4)
- 【請求項１】 変調信号によって振幅変調されたアナロ
グ高周波信号のデジタル化のためのアナログ／デジタル
変換回路であって、 アナログ入力側（２）と、 アナログ／デジタル変換段（６）と、 デジタル出力側（４）と、 量子化段（１８）とを有し、 前記アナログ入力側（２）にはアナログ高周波信号が供
給可能であり、 前記アナログ／デジタル変換段（６）は、増幅度の制御
可能な増幅段（１２）を介してアナログ入力側（２）と
接続されており、 前記デジタル出力側（４）は、制御可能なディバイダ
（１４）を介してアナログ／デジタル変換段（６）と接
続されており、当該デジタル出力側（４）からはアナロ
グ高周波信号から生ぜしめられたデジタル高周波信号が
出力可能であり、 前記量子化段（１８）は、アナログ高周波信号の振幅を
前記の制御可能な増幅段（１２）と前記の制御可能なデ
ィバイダ（１４）に対する複数の離散された制御信号に
対応付けするためにアナログ入力側（２）と接続されて
いる、アナログ／デジタル変換回路において、 前記量子化段（１８）はアナログ／デジタル変換器（２
６）を有しており、該アナログ／デジタル変換器（２
６）は、少なくとも前記アナログ／デジタル変換段
（６）のサンプリングレートにほぼ相応するサンプリン
グレートで高周波信号をデジタル化するものであり、 前記アナログ／デジタル変換器（２６）には絶対値段
（２８）が後置接続されており、該絶対値段（２８）は
デジタル化された信号を整流するものであり、 前記絶対値段（２８）にはコーダ（３０）が後置接続さ
れており、該コーダ（３０）は整流されたデジタル信号
を離散制御信号に変換するものであり、 前記コーダ（３０）にはピーク値検出器（３２）が後置
接続されており、該ピーク値検出器（３２）は、変調信
号のナイキスト周波数よりも大きいレートでリセットさ
れることを特徴とする、アナログ／デジタル変換回路。 - 【請求項２】 前記増幅段（１２）における隣接し合う
増幅度は係数２だけ異なっており、前記ディバイダ（１
４）はドラム形シフトレジスタとして構成されている、
請求項１記載のアナログ／デジタル変換回路。 - 【請求項３】 前記コーダ（３０）は、Ｌｉｎ−Ｌｏｇ
−コーダとして構成されており、該コーダの出力信号は
２を底として対数化された２つの入力信号に相応する請
求項１又は２記載のアナログ／デジタル変換回路。 - 【請求項４】 前記増幅段（１２）は、出力側で切換ス
イッチ（４０）を介して切換可能な２つの並列に接続さ
れた増幅器（１２ａ，１２ｂ）を有している、請求項１
〜３いずれか１項に記載のアナログ／デジタル変換回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4319256A DE4319256C2 (de) | 1993-06-09 | 1993-06-09 | Analog-Digital-Wandlerschaltung mit hoher Dynamik |
| DE4319256.4 | 1993-06-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746132A JPH0746132A (ja) | 1995-02-14 |
| JP3272540B2 true JP3272540B2 (ja) | 2002-04-08 |
Family
ID=6490054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12765094A Expired - Lifetime JP3272540B2 (ja) | 1993-06-09 | 1994-06-09 | アナログ／デジタル変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5546081A (ja) |
| JP (1) | JP3272540B2 (ja) |
| DE (1) | DE4319256C2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861831A (en) * | 1996-12-23 | 1999-01-19 | Analog Devices, Inc. | Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method |
| DE59910351D1 (de) | 1998-03-31 | 2004-09-30 | Siemens Ag | Verfahren und anordnung zur verarbeitung mindestens eines analogen, mehrere frequenzbereiche umfassenden signals |
| SE513113C2 (sv) * | 1998-11-11 | 2000-07-10 | Ericsson Telefon Ab L M | Metod och anordning för maximering av kvoten mellan signal och kvantiseringsbrus vid AD omvandling av en multicarrier- - signal |
| US6195031B1 (en) | 1998-12-28 | 2001-02-27 | Siemens Aktiengesellschaft | Analog-to-digital converter with level converter and level recognition unit and correction memory |
| DE19914207C2 (de) | 1999-03-29 | 2003-02-27 | Siemens Ag | A/D-Wandlerschaltung |
| DE102004021867B4 (de) * | 2004-05-04 | 2012-02-16 | Infineon Technologies Ag | Verfahren zur Signalverarbeitung, insbesondere in einem Hochfrequenzempfänger und Signalaufbereitungsschaltung |
| JP5054528B2 (ja) * | 2004-09-16 | 2012-10-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ダイナミックレンジ制御を有する磁気共鳴受信コイル |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2533062Y2 (ja) * | 1987-07-03 | 1997-04-16 | ヤマハ株式会社 | アナログディジタル変換回路 |
| DE3816903A1 (de) * | 1988-05-18 | 1989-11-30 | Asea Brown Boveri | Verfahren und anordnung zur analog/digital-wandlung |
| SU1742985A1 (ru) * | 1990-03-01 | 1992-06-23 | Центральный научно-исследовательский институт "Комета" | Аналого-цифровой амплитудный детектор |
| GB2248356A (en) * | 1990-09-28 | 1992-04-01 | Philips Electronic Associated | Analogue-to-digital converter |
-
1993
- 1993-06-09 DE DE4319256A patent/DE4319256C2/de not_active Expired - Fee Related
-
1994
- 1994-05-31 US US08/250,532 patent/US5546081A/en not_active Expired - Lifetime
- 1994-06-09 JP JP12765094A patent/JP3272540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4319256A1 (de) | 1994-12-15 |
| DE4319256C2 (de) | 2002-08-01 |
| US5546081A (en) | 1996-08-13 |
| JPH0746132A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353404B1 (en) | D/A conversion apparatus and D/A conversion method | |
| EP3462203B1 (en) | Magnetic resonance receive coil with dynamic range control | |
| EP0351788B1 (en) | Analog-to-digital converting system | |
| WO1996024193A1 (en) | Wide dynamic range analog to digital conversion | |
| EP0383689A2 (en) | Digital-to-analog converter | |
| KR20010022197A (ko) | 광대역 ｉｆ 신호를 복소(직교) 기지 대역 신호로변환하는 방법 및 장치 | |
| JP3163624B2 (ja) | ビデオ信号ディジタルデータ抽出器 | |
| JP3272540B2 (ja) | アナログ／デジタル変換回路 | |
| US6377196B1 (en) | Method and apparatus for analog-to-digital conversion using attenuated analog signals | |
| CN107276699B (zh) | 用于产生对应射频信号的接收信号强度指示器值的方法和系统 | |
| US6377193B1 (en) | System for converting between non-logarithmic values and logarithmic values | |
| JPH0766744A (ja) | 電界検出回路 | |
| US7031685B2 (en) | Receiver for regenerating a signal wave via digital signal processing | |
| US3715509A (en) | Method and means for providing resolution level selection in a spectrum analyzer | |
| JP2773524B2 (ja) | ディジタル移動無線受信機 | |
| EP0478071A2 (en) | Analogue-to-digital converter | |
| JPS61206328A (ja) | Ａ／ｄ変換器 | |
| US5148169A (en) | Method and apparatus for conversion of the sampled signal of an analog input signal | |
| US5227794A (en) | Frequency multiplexed analog-digital conversion | |
| US5357248A (en) | Sampling rate converter | |
| GB2159674A (en) | A delta modulator/demodulator | |
| JPS6190516A (ja) | 位相比較回路 | |
| JPH0227813A (ja) | Ａ／ｄ変換装置 | |
| SU1030975A1 (ru) | Устройство дл цифрового компандировани звуковых сигналов | |
| SU1429327A1 (ru) | Устройство дл контрол и измерени искажений амплитудно-частотной характеристики канала св зи |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011218 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |