JPH0746132A - アナログ/デジタル変換回路 - Google Patents
アナログ/デジタル変換回路Info
- Publication number
- JPH0746132A JPH0746132A JP6127650A JP12765094A JPH0746132A JP H0746132 A JPH0746132 A JP H0746132A JP 6127650 A JP6127650 A JP 6127650A JP 12765094 A JP12765094 A JP 12765094A JP H0746132 A JPH0746132 A JP H0746132A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- stage
- digital
- digital conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 45
- 238000013139 quantization Methods 0.000 claims abstract description 9
- 238000005070 sampling Methods 0.000 claims abstract description 9
- 230000003321 amplification Effects 0.000 claims description 27
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 27
- 238000007689 inspection Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
- G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
- G01R33/32—Excitation or detection systems, e.g. using radio frequency signals
- G01R33/36—Electrical details, e.g. matching or coupling of the coil to the receiver
- G01R33/3621—NMR receivers or demodulators, e.g. preamplifiers, means for frequency modulation of the MR signal using a digital down converter, means for analog to digital conversion [ADC] or for filtering or processing of the MR signal such as bandpass filtering, resampling, decimation or interpolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
- H03M1/187—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal using an auxiliary analogue/digital converter
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
Abstract
MHz領域の振幅変調された高い動特性の高周波信号の
デジタル化が可能なアナログ/デジタル変換回路を提供
すること。 【構成】 量子化段はアナログ/デジタル変換器を有し
ており、該アナログ/デジタル変換器は、少なくとも前
記アナログ/デジタル変換段のサンプリングレートにほ
ぼ相応するサンプリングレートで当該の高周波信号をデ
ジタル化するものであり、前記アナログ/デジタル変換
器には絶対値段が後置接続されており、該絶対値段はデ
ジタル化された信号を整流するものであり、前記絶対値
段にはコーダが後置接続されており、該コーダは整流さ
れたデジタル信号を離散された制御信号に変換するもの
であり、前記コーダにはピーク値検出器が後置接続され
ており、該ピーク値検出器は、変調信号のナイキスト周
波数よりも大きいレートでリセットされるように構成す
る。
Description
変調されたアナログ高周波信号のデジタル化のためのア
ナログ/デジタル変換回路であって、アナログ入力側
と、アナログ/デジタル変換段と、デジタル出力側と、
量子化段とを有し、前記アナログ入力側にはアナログ高
周波信号が供給可能であり、前記アナログ/デジタル変
換段は、増幅度の制御可能な増幅段を介してアナログ入
力側と接続されており、前記デジタル出力側は、制御可
能なディバイダを介してアナログ/デジタル変換段と接
続されており、当該デジタル出力側からはアナログ高周
波信号から生ぜしめられたデジタル高周波信号が出力可
能であり、前記量子化段は、アナログ高周波信号の振幅
を前記の制御可能な増幅段と前記の制御可能なディバイ
ダに対する複数の離散された制御信号に対応付けするた
めにアナログ入力側と接続されている、アナログ/デジ
タル変換回路に関する。
z領域の高周波信号は、例えば磁気共鳴装置(MR−装
置)におけるエコー信号として生じる。そのためMR装
置の受信チャネルにおける信号処理は複雑でコストがか
かる。受信信号の動特性は、例えば患者の体重、断面像
の形成される層の状態、使用されるシーケンスの種別形
式、受信アンテナの形式等の種々異なるパラメータに依
存する。受信信号のデジタル化は従来の装置においては
アナログ復調の後で初めて行われる。この場合はその動
特性のために、常に高分解能のアナログ/デジタル変換
器(例えば500kHzのサンプリングレートの16ビ
ット−アナログ/デジタル変換器等)が必要とされる。
さらに復調器とアナログ/デジタル変換器を最適制御す
るために、各測定前に受信器調整が行われる。これによ
って受信信号のレベルが相応にプリセッティングされ
る。これは試行測定にて行われる。ここにおいて望まれ
ることは、受信信号のデジタル化が縦続的受信回路構成
(カスケード)において可及的に早くかつできるだけ復
調前に行われることである。このことが実現されれば受
信信号は少なくとも中間周波数レベルからデジタルで後
続処理可能となる。また比較的高いダイナミック特性で
デジタル化を行い得るならば、受信器調整は不要とな
り、これによって検査時間が短縮され得る。
冒頭に述べたような形式の次のようなアナログ/デジタ
ル変換回路が公知である。すなわちオーディオ領域の比
較的小さな信号のデジタル化が改善されたアナログ/デ
ジタル変換回路が公知である。例えばこの明細書で開示
されている回路によれば、比較的小さな信号のデジタル
化の際のSN比の悪化が回避される。それによりデジタ
ル/アナログ変換の動特性領域が高められている。この
ことは本来のアナログ/デジタル変換段の前に設けられ
た制御可能な増幅器と、アナログ/デジタル変換段の後
に設けられた制御可能なディバイダとによって行われ
る。これらの制御信号は、デジタル化すべきアナログ入
力信号の包絡線特性(振幅特性)に依存して生成され
る。しかしながこの回路は、例えば診断用磁気共鳴技術
分野におけるMHz領域の周波数の信号のアナログ/デ
ジタル変換には適していない。
用磁気共鳴装置において生ぜしめられるMHz領域の振
幅変調された高い動特性の高周波信号のデジタル化が可
能なアナログ/デジタル変換回路を提供することであ
る。
は、量子化段はアナログ/デジタル変換器を有してお
り、該アナログ/デジタル変換器は、少なくとも前記ア
ナログ/デジタル変換段のサンプリングレートにほぼ相
応するサンプリングレートで当該の高周波信号をデジタ
ル化するものであり、前記アナログ/デジタル変換器に
は絶対値段が後置接続されており、該絶対値段はデジタ
ル化された信号を整流するものであり、前記絶対値段に
はコーダが後置接続されており、該コーダは整流された
デジタル信号を離散制御信号に変換するものであり、前
記コーダにはピーク値検出器が後置接続されており、該
ピーク値検出器は、変調信号のナイキスト周波数よりも
大きいレートでリセットされるように構成されて解決さ
れる。
磁気共鳴装置における中間周波数信号として生ぜしめら
れる8.5MHzの振幅変調された高周波信号が20M
Hzのサンプリングレートでかつ16ビットの分解能で
デジタル化され得るようになる。16ビットのデジタル
化によって96dBの動特性が達成される。この場合ア
ナログ/デジタル変換段に前置接続された増幅器と、後
置接続されたディバイダとによって、市販の12ビット
アナログ/デジタル変換器の使用が可能となる。さらに
高い動特性のために、磁気共鳴装置に用いる際には受信
器調整を問題なく省くこともできる。それによって検査
時間も短縮される。量子化器はベースバンド信号の遮断
周波数に適合調整されており、従来の構成素子を用いて
実現可能である。
散振幅値とそれの次に低い隣接する離散振幅値は係数2
だけ異なり、前記ディバイダはドラム形シフトレジスタ
として構成される。このように簡単なディバイダの実施
例は、増幅器の増幅度が比較的高い安定性を以って正確
にセッティング可能な場合に用いることができる。
細に説明する。
ている。このアナログ入力側2にはアナログ高周波信号
が供給可能である。このアナログ高周波信号は変調信号
によって振幅変調されている。この高周波信号の搬送波
周波数は例えば8.5MHzである。これに対して変調
信号は250kHzの上限の遮断周波数を有している。
アナログ入力側2に供給される振幅変調された高周波信
号は、20MHZのサンプリングレートの下で16ビッ
ト(216)の動特性を備えたアナログ/デジタル変換回
路によってデジタル化されデジタル出力側4から送出さ
れる。
入力側8とデジタルの段出力側10を備えたアナログ/
デジタル変換段6において行われる。この場合はデジタ
ル出力側4から送出される信号よりも少ないビットレー
ト(ここでは12ビット)でのデジタル化が行われる。
段入力側8は制御可能な増幅段12を介してアナログ入
力側2に接続され、段出力側10は制御可能なデジタル
ディバイダ14を介してデジタル出力側4と接続されて
いる。ディバイダ14はここではドラム形シフトレジス
タ(バレルシフタ)として構成されている。
グ入力側2に接続されている。この量子化段18は、ア
ナログ入力側2を介して供給される高周波信号の振幅を
いくつかの離散された振幅値に割当て、当該の離散的振
幅値に依存して制御信号を制御出力側20から出力す
る。ここにおいて当該量子化段は高周波信号の瞬時値を
量子化するのではなく、高周波信号の振幅値を量子化す
ることを述べておく。それ故制御出力側から送出される
制御信号は、振幅値が種々異なる離散的振幅値に割当て
られるくらいに順次連続する振幅値の差が大きい場合に
のみ変化され得る。この場合振幅値は変調信号によって
定められる。ここにおいては3ビットのデジタル信号が
制御信号として十分である。この信号は最大で8つの異
なる振幅値を表すことが可能である。
2と、ディバイダ−制御入力側24に接続されている。
増幅段12においては各制御信号毎に増幅度が次のよう
に割当てられる。すなわち離散振幅値毎に割当てられる
最大振幅値が、増幅段12による増幅の後でアナログ/
デジタル変換段6によって辛うじて歪のないようにデジ
タル化され得るように割当てられる。さらに各制御信号
毎にディバイダ14において相応の増幅度の逆数に相応
する除数が割当てられる。それによりデジタル化された
高周波信号における増幅作用がディバイダによって解消
される。
段階で行われる。これによりディバイダ14に対して特
に簡単な構造が得られる。すなわち増幅段12はここで
はそれぞれ増幅度1(これはアナログ入力側2から供給
される高周波信号が変化されずに段入力側8に供給され
ることに相応する),2,4,8,16を有する。これ
に対してディバイダ14は、アナログ/デジタル変換段
6によってデジタル化された信号をそれぞれ値1(=減
衰なし),1/2,1/4,1/8,1/16でもって
減衰する。これによりデジタルディバイダ14によって
増幅器の作用が再び解除される。デジタル化された信号
はそれぞれアナログ/デジタル変換段6のビット分解能
に相応して、いくつかの一定の計数ビットに維持され
る。これは高い振幅の際の分解能が、低い振幅の際より
も低くなることにつながる。しかしながらこれは実際的
な障害とはならない。
域全体に亘って8ビットの粗い分解能のアナログ/デジ
タル変換器26からなる。このアナログ/デジタル変換
器26は、後置接続されたフィルタなしで高周波振動の
波高値(ピーク値)、すなわち振幅を十分正確に検出す
るために40MHzでサンプリングされる。アナログ/
デジタル変換器26によってデジタル化された信号は、
絶対値段28を介してLin−Log2−コーダ30に
供給される。Lin−Log2−コーダ30は高周波信
号のデジタル化された瞬時値の量子化を、当該瞬時値が
所定の領域から振幅値に対応するように行う。ステップ
幅はここでは2を底とする対数で選定され、これによっ
てLin−Log2−コーダ30において生ぜしめられ
る入力信号の倍加の下で次に高い振幅値が得られる。量
子化された振幅値はピーク値検出器32において検出さ
れる。このピーク値検出器32は入力側に供給された信
号が入力信号よりも大きな場合にのみこの信号を出力側
から引続き出力する。それ以外では出力原信号が保持さ
れる。ピーク値検出器32によって振幅変化、つまり変
調信号を識別し得るためには、このピーク値検出器32
が変調信号の上限の遮断周波数の少なくとも2倍の周波
数でリセットされなければならない。
御は、40MHzのクロック信号を発生するクロック発
生器34に基づいている。このクロック信号はアナログ
/デジタル変換器26と2つの分周器36,38に供給
される。分周器36はアナログ/デジタル変換段6とデ
ィバイダ14の制御のために前記クロック周波数を20
MHzに半減させる。分周器38はピーク値検出器32
の制御のためにクロック発生器34のクロック信号を1
MHzに分周する。制御クロック周波数はそれぞれサン
プリングされた信号のナイキスト周波数よりも高いた
め、情報が失われるようなことはない。
説明する。デジタル化すべき高周波信号の振幅が90d
B〜96dBの範囲にある場合には、ピーク値検出器3
2はその出力側から0dBの増幅と0dBの減衰のため
の制御信号を送出する。アナログ/デジタル変換段6は
増幅されなかった瞬時値を12ビットでデジタル化す
る。出力側4から送出される16ビット信号において
は、12の最上位ビット桁が相応に占められる。この場
合4つの最下位桁がゼロで充たされる。
合、すなわち振幅が最大振幅の1/4〜1/2の範囲に
ある場合には、出力側20からは増幅器12に対して6
dBの増幅のための制御信号が出力され、ディバイダ1
4に対して6dBの減衰のための制御信号が出力され
る。それによってアナログ/デジタル変換段6は再び最
適に励振制御される。段出力側10から送出される12
ビット信号はディバイダ14において1桁だけ右方にシ
フトされ、つまり2で除算され、16ビット信号に割当
てられる。それにより16ビット信号において最上位ビ
ット桁は極性を有し、3つの最下位桁はゼロで占められ
る。さらに振幅が小さな場合には増幅が相応に高めら
れ、12ビット信号はさらに右方にシフトされる。
立上り特性に関する高い要求が設定される。新たな増幅
値への増幅の立上りが過度に緩慢であった場合には、ア
ナログ/デジタル変換段6は歪の生じた信号をデジタル
化する。例えば図2に示されているように1つの増幅器
の代わりに2つの増幅器12a,12bが並列に接続さ
れているような場合には、増幅段12における増幅器に
対する立上り特性の要求を比較的低く設定してもよい。
この場合は2つの増幅器12a,12bの出力側が1つ
の切換スイッチ40を介してアナログ/デジタル変換段
6の入力側8に接続される。この切換スイッチ40は分
周器38の制御クロックの半分の周波数で交互に切換ら
れる。それと同時にこの制御クロックは2つの増幅器1
2a,12bに対するレリーズ信号としても用いられ、
レリーズ入力側42を介して当該増幅器12a,12b
に供給される。これによって当該の並列に接続された増
幅器12a,12bの出力側は、切換スイッチ40を介
してアナログ/デジタル変換段6に交互に接続される。
この場合増幅の切換のためにそれぞれアナログ/デジタ
ル変換段6に接続されなかった方の増幅器はレリーズさ
れる。これに対してアナログ/デジタル変換段6に接続
された増幅器では増幅の切換が阻止される。図2に示さ
れている切換スイッチ40の切換位置では増幅器12b
が増幅の切換のためにレリーズされている。
装置における中間周波数信号として生成される8.5M
Hzの振幅変調された高周波信号が20MHzのサンプ
リングレートでかつ16ビットの分解能でデジタル化さ
れるようになる。16ビットのデジタル化によって96
dBの動特性が達成され得る。本発明によれば慣用の1
2ビットアナログ/デジタル変換器が使用可能である。
また動特性が高いので磁気共鳴装置に用いる場合は受信
器調整過程を省くことができ検査時間が短縮される。
施例のブロック回路図である。
Claims (4)
- 【請求項1】 変調信号によって振幅変調されたアナロ
グ高周波信号のデジタル化のためのアナログ/デジタル
変換回路であって、 アナログ入力側(2)と、 アナログ/デジタル変換段(6)と、 デジタル出力側(4)と、 量子化段(18)とを有し、 前記アナログ入力側(2)にはアナログ高周波信号が供
給可能であり、 前記アナログ/デジタル変換段(6)は、増幅度の制御
可能な増幅段(12)を介してアナログ入力側(2)と
接続されており、 前記デジタル出力側(4)は、制御可能なディバイダ
(14)を介してアナログ/デジタル変換段(6)と接
続されており、当該デジタル出力側(4)からはアナロ
グ高周波信号から生ぜしめられたデジタル高周波信号が
出力可能であり、 前記量子化段(18)は、アナログ高周波信号の振幅を
前記の制御可能な増幅段(12)と前記の制御可能なデ
ィバイダ(14)に対する複数の離散された制御信号に
対応付けするためにアナログ入力側(2)と接続されて
いる、アナログ/デジタル変換回路において、 前記量子化段(18)はアナログ/デジタル変換器(2
6)を有しており、該アナログ/デジタル変換器(2
6)は、少なくとも前記アナログ/デジタル変換段
(6)のサンプリングレートにほぼ相応するサンプリン
グレートで高周波信号をデジタル化するものであり、 前記アナログ/デジタル変換器(26)には絶対値段
(28)が後置接続されており、該絶対値段(28)は
デジタル化された信号を整流するものであり、 前記絶対値段(28)にはコーダ(30)が後置接続さ
れており、該コーダ(30)は整流されたデジタル信号
を離散制御信号に変換するものであり、 前記コーダ(30)にはピーク値検出器(32)が後置
接続されており、該ピーク値検出器(32)は、変調信
号のナイキスト周波数よりも大きいレートでリセットさ
れることを特徴とする、アナログ/デジタル変換回路。 - 【請求項2】 前記増幅段(12)における隣接し合う
増幅度は係数2だけ異なっており、前記ディバイダ(1
4)はドラム形シフトレジスタとして構成されている、
請求項1記載のアナログ/デジタル変換回路。 - 【請求項3】 前記コーダ(30)は、Lin−Log
−コーダとして構成されており、該コーダの出力信号は
2を底として対数化された2つの入力信号に相応する請
求項1又は2記載のアナログ/デジタル変換回路。 - 【請求項4】 前記増幅段(12)は、出力側で切換ス
イッチ(40)を介して切換可能な2つの並列に接続さ
れた増幅器(12a,12b)を有している、請求項1
〜3いずれか1項に記載のアナログ/デジタル変換回
路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4319256A DE4319256C2 (de) | 1993-06-09 | 1993-06-09 | Analog-Digital-Wandlerschaltung mit hoher Dynamik |
DE4319256.4 | 1993-06-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0746132A true JPH0746132A (ja) | 1995-02-14 |
JP3272540B2 JP3272540B2 (ja) | 2002-04-08 |
Family
ID=6490054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12765094A Expired - Lifetime JP3272540B2 (ja) | 1993-06-09 | 1994-06-09 | アナログ/デジタル変換回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5546081A (ja) |
JP (1) | JP3272540B2 (ja) |
DE (1) | DE4319256C2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5861831A (en) * | 1996-12-23 | 1999-01-19 | Analog Devices, Inc. | Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method |
EP1073909B1 (de) * | 1998-03-31 | 2004-08-25 | Siemens Aktiengesellschaft | Verfahren und anordnung zur verarbeitung mindestens eines analogen, mehrere frequenzbereiche umfassenden signals |
SE513113C2 (sv) * | 1998-11-11 | 2000-07-10 | Ericsson Telefon Ab L M | Metod och anordning för maximering av kvoten mellan signal och kvantiseringsbrus vid AD omvandling av en multicarrier- - signal |
US6195031B1 (en) | 1998-12-28 | 2001-02-27 | Siemens Aktiengesellschaft | Analog-to-digital converter with level converter and level recognition unit and correction memory |
DE19914207C2 (de) * | 1999-03-29 | 2003-02-27 | Siemens Ag | A/D-Wandlerschaltung |
DE102004021867B4 (de) * | 2004-05-04 | 2012-02-16 | Infineon Technologies Ag | Verfahren zur Signalverarbeitung, insbesondere in einem Hochfrequenzempfänger und Signalaufbereitungsschaltung |
JP5054528B2 (ja) * | 2004-09-16 | 2012-10-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ダイナミックレンジ制御を有する磁気共鳴受信コイル |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2533062Y2 (ja) * | 1987-07-03 | 1997-04-16 | ヤマハ株式会社 | アナログディジタル変換回路 |
DE3816903A1 (de) * | 1988-05-18 | 1989-11-30 | Asea Brown Boveri | Verfahren und anordnung zur analog/digital-wandlung |
SU1742985A1 (ru) * | 1990-03-01 | 1992-06-23 | Центральный научно-исследовательский институт "Комета" | Аналого-цифровой амплитудный детектор |
GB2248356A (en) * | 1990-09-28 | 1992-04-01 | Philips Electronic Associated | Analogue-to-digital converter |
-
1993
- 1993-06-09 DE DE4319256A patent/DE4319256C2/de not_active Expired - Fee Related
-
1994
- 1994-05-31 US US08/250,532 patent/US5546081A/en not_active Expired - Lifetime
- 1994-06-09 JP JP12765094A patent/JP3272540B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3272540B2 (ja) | 2002-04-08 |
DE4319256C2 (de) | 2002-08-01 |
DE4319256A1 (de) | 1994-12-15 |
US5546081A (en) | 1996-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1307831C (en) | Zero if receiver | |
US6268814B1 (en) | Carrier-dependent dithering for analog-to-digital conversion | |
JP4589443B2 (ja) | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 | |
US20020163979A1 (en) | Narrowband gain control of receiver with digital post filtering | |
AU746287B2 (en) | Method and apparatus for converting a wideband if signal to a complex (quadrature) baseband signal | |
EP1179890A2 (en) | Method and apparatus for analog-to-digital conversion using attenuated analog signals | |
JP3163624B2 (ja) | ビデオ信号ディジタルデータ抽出器 | |
CN107276699B (zh) | 用于产生对应射频信号的接收信号强度指示器值的方法和系统 | |
KR20000035783A (ko) | 제어가능한 증폭기 수단을 가진 수신기 | |
JP3272540B2 (ja) | アナログ/デジタル変換回路 | |
US7761060B2 (en) | Method and apparatus for transmission of signals | |
US5329242A (en) | Method and apparatus for signal demodulation using time-intervals | |
JPH0766744A (ja) | 電界検出回路 | |
US8855187B2 (en) | Signal processing method for enhancing a dynamic range of a signal | |
EP0155489B1 (en) | Automatic frequency control for radar receiver | |
US20050143109A1 (en) | Noise eliminating apparatus and receiver | |
US7031685B2 (en) | Receiver for regenerating a signal wave via digital signal processing | |
US3715509A (en) | Method and means for providing resolution level selection in a spectrum analyzer | |
US5594760A (en) | Automatic gain control circuit and apparatus including such a circuit | |
EP1172935B1 (en) | Method and apparatus for performing analog-to-digital conversion using previous signal sample(s) | |
US5701601A (en) | Receive signal level detection system | |
WO1991007828A1 (en) | Digital circuit for a frequency modulation and carrier synthesis in a digital radio system | |
JPS61206328A (ja) | A/d変換器 | |
RU2701719C1 (ru) | Радиоприемное устройство для рлс с расширенным динамическим диапазоном | |
US10594335B1 (en) | Square-law companding apparatus based on nonlinear operations on modulated bit-stream |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011218 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |