JP2533062Y2 - アナログディジタル変換回路 - Google Patents

アナログディジタル変換回路

Info

Publication number
JP2533062Y2
JP2533062Y2 JP1987102544U JP10254487U JP2533062Y2 JP 2533062 Y2 JP2533062 Y2 JP 2533062Y2 JP 1987102544 U JP1987102544 U JP 1987102544U JP 10254487 U JP10254487 U JP 10254487U JP 2533062 Y2 JP2533062 Y2 JP 2533062Y2
Authority
JP
Japan
Prior art keywords
level
amplification
analog
input
attenuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987102544U
Other languages
English (en)
Other versions
JPS647437U (ja
Inventor
正幸 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1987102544U priority Critical patent/JP2533062Y2/ja
Priority to US07/214,454 priority patent/US4851842A/en
Publication of JPS647437U publication Critical patent/JPS647437U/ja
Application granted granted Critical
Publication of JP2533062Y2 publication Critical patent/JP2533062Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、アナログディジタル（以下、単に「A/
D」という。）変換回路に関し、A/D変換手段の誤差によ
る小レベル入力時のS/Nの劣化を防止して、ダイナミッ
クレンジの縮小防止を図ったものである。
〔従来の技術〕
従来のA/D変換回路は、入力レベルにかかわらず、ア
ナログ入力をそのままA/D変換するものであった。
〔考案が解決しようとする問題点〕
現行の民生用A/D変換器はリニアリティが良好でな
く、実質的な変換精度は予想以上に悪いものとなってい
る。例えば、16ビットA/D変換器では実際には14ビット
精度しかなく、下位２ビットは変換誤差にうもれてしま
う。このため、アナログ入力が小さいほど、A/D変換器
は悪条件で使用されることになり、S/Nが悪化してダイ
ナミックレンジが縮小していた。すなわち、A/D変換器
において発生するノイス（変換誤差ノイズ、量子化ノイ
ズ等）は、入力信号レベルに関係なく一定であるため、
小レベルの入力信号ほどA/D変換出力における入力信号
レベルに対するノイズレベル（A/D変換器で発生したノ
イズのレベル）の割合は相対的に大きくなり、S/Nが悪
化する。
この考案は、従来のA/D変換回路におけるこのような
欠点を解決して、小レベル入力時のS/N劣化を防止し
て、ダイナミックレンジの縮小防止を図ろうとするもの
である。
〔問題点を解決するための手段〕
この考案は、アナログ入力のレベルを検出するレベル
検出手段と、前記検出されたレベルが小さいときは増幅
度を大きくし、レベルが大きいときは増幅度を小さくし
て前記アナログ入力を増幅する増幅手段と、前記増幅手
段の出力をA/D変換するA/D変換手段と、前記A/D変換手
段より後段位置において、前記増幅手段による増幅度に
比例した減衰度で信号を減衰させて、アナログ入力、デ
ィジタル出力間の総合利得を入力レベルにかかわらず略
々一定にする減衰手段とを具備してなるものである。
〔作用〕
この考案によれば、レベル検出手段によるレベル検出
に応じて増幅手段によりアナログ入力が増幅されてA/D
変換され、この増幅度に比例した減衰度でA/D変換後に
減衰させることにより、入力レベルにかかわらず総合利
得が一定のままA/D変換される。
これによれば、アナログ入力レベルが小さいときにこ
のアナログ入力を増幅してA/D変換するので、A/D変換手
段を条件の良い上位ビットまで有効に使用でき、S/Nの
悪化を防止して、ダイナミックレンジの縮小を防止する
ことができる。すなわち、入力信号を増幅してからA/D
変換するので、A/D変換出力における入力信号レベルに
対するノイズレベル（A/D変換手段で発生したノイズの
レベル）の割合は相対的に小さくなり、小レベル入力に
対するA/D変換出力のS/Nが改善される。なお、入力信号
にもともと含まれていたノイズは、増幅手段で増幅され
るが、その後減衰手段で減衰されるので、該入力信号に
もともと含まれていたノイズを増幅手段で増幅すること
によるS/Nの悪化は生じない。
また、たとえ下位ビットを無条件で切り捨てるような
構成でA/D変換出力を減衰させたとしても、元々ノイズ
であった部分が切り捨てられるだけであるので、信号品
位の劣化も生じない。
なお、前記増幅手段が6dBステップで増幅度を変化さ
せるようにし、前記減衰手段がビットシフト（すなわち
下位ビット切捨）により減衰を行なうようにすれば、減
衰手段の構成を簡単なものとすることができる。
ところで、減衰手段による減衰度は増幅手段による増
幅度に必ずしも等しくする必要はない。例えば、アナロ
グ入力の最大レベルがディジタル系をフルビット動作さ
せるに至らせないほど小さいものである場合は、減衰手
段による減衰度を増幅手段による増幅度より低くして、
回路全体に＋のゲインを持たせてディジタル系をフルビ
ット動作させるようにすることができる。また、逆にア
ナログ入力の最大レベルがディジタル系をオーバフロー
させるほど大きなものである場合は、減衰手段による減
衰度を増幅手段による増幅度より高くして、回路全体に
−のゲインを持たせて（場合によっては大入力時に増幅
手段の増幅度自体を−とすることもありうる。）、ディ
ジタル系のオーバフローを防止することもできる。要
は、総合利得が略々一定となるように増幅手段と減衰手
段を連動させて増幅度に比例した減衰度に設定すればよ
い。
また、減衰手段による減衰は、A/D変換後のディジタ
ル信号処理を経た後に行なうようにすれば（D/A変換後
にアナログ的に減衰させることも可能である。）、A/D
変換以外のディジタル処理系におけるS/N悪化も防止さ
れる。
〔実施例〕
この考案の一実施例を第１図に示す。第１図におい
て、A/D変換対象であるアナログ入力は、可変アンプ10
に入力される。レベル検出回路14は、アナログ入力のレ
ベルを検出し、そのレベルに応じて可変アンプ10のゲイ
ンを可変利得する。すなわち、入力レベルが小さくなる
ほどゲインを大きくして、A/D変換器12を広いレンジで
使えるようにする。また入力レベルのゲインが大きい場
合はA/D変換器12がオーバフローしないようにゲインを
下げる。
可変アンプ10でレベル調整されたアナログ入力はA/D
変換器12でディジタル信号に変換され、減衰器16で前記
増幅度に対応してディジタル的に減衰される。これによ
り、入出力間での総合利得は入力レベルにかかわらず一
定となる。
減衰器16は、例えば減衰係数を乗算する減衰器として
構成することができる。また、下位ビットのシフトダウ
ンにより減衰させるようにすれば、単に下位ビットを切
捨てる構成で済むので構成が簡単になる。その場合、１
ビットシフトダウンは−6dBの減衰量に相当するので、
可変アンプ10を6dBステップで増幅度が変化するように
制御する。
第１図の回路による動作の一例を第２図に示す。ここ
では、可変アンプ10の増幅度を6dBステップで変化さ
せ、減衰器16をシフトダウンにより減衰させるようにし
ている。レベル検出回路14が時刻t1にアナログ入力が０
〜−6dBの領域にレベルダウンしたことを検出すると、
不感帯として設けた0.18秒後の時刻t2に可変アンプ10の
ゲインを6dBアップさせる。なお、レベルダウン時に可
変アンプ10のゲインをゲインアップさせるタイミングを
不感帯設定時間後とするのは、頻繁にレベル制御を行う
ことによる入力信号の波形歪の発生をできるだけ少なく
するためである（すなわち、この回路によれば、ダイナ
ミックにレベル変動しているアナログ入力信号に対し
て、計２回に亘りダイナミクなゲイン制御を加え、いわ
ゆるレベル変調をかける必要があるが、変調素子の特性
如何によってはレベル変調そのものに歪が生じるし、あ
るいは計２回のレベル変調のトータルで制御誤差が生じ
たりして、少なからず変調歪を生じさせる恐れがあり、
あまり頻繁なレベル変化は、当然のことながら変調歪を
増大させる要因につながる。したがって、実用的には、
ダイナミックレンジの縮小防止を図るという基本作用に
支障のない限り、できるだけ頻繁にレベル変化を生じさ
せないようにする副次的な工夫が必要となる。これが不
感帯の設定意図であり、具体的にはレベルアップ時に
は、後述する必要性から不感帯の設定が支障を生じるた
め、ここでは、レベルダウン時のみ作用させてい
る。）。そして、可変アンプ10のゲインアップと同時に
（あるいはディジタル処理系における遅延分送らせ
て）、減衰器16を１ビットシフトダウンさせる。同様
に、時刻t3にアナログ入力が−６〜12dBの領域にレベル
ダウンしたことを検出すると、0.18秒後の時刻t4に可変
アンプ10のゲインをさらに6dBアップさせ（合計12d
B）、これと同時にまたは少し遅れて減衰器16をさらに
１ビットシフトダウン（合計２ビットシフトダウン）さ
せる。
その後アナログ入力レベルが上がって時刻t5に０〜−
6dBの領域に入ったことを検出すると即座に可変アンプ1
0のゲインは6dBダウンされ（合計6dB）、これと同時に
または少し遅れて減衰器16が１ビットシフトアップ（合
計１ビットシフトダウン）される。さらに、時刻t6にア
ナログ入力が０〜−6dBの領域にアップしたことを検出
すると、即座に可変アンプ10のゲインは6dBダウンされ
（合計0dB）、これと同時にまたは少し遅れて減衰器16
が１ビットシフトアップ（合計ビットシフトなし）され
る。なお、レベルアップ時に可変アンプ10のゲインを即
座にダウンさせるのは、入力レベルが急激に上昇した場
合に可変アンプ10のゲインを即座にダウンさせることに
より、A/D変換器12がオーバフローするのを防止するた
めである。
以上のようにして、一定の総合利得を保持しつつ、A/
D変換器12のレンジを有効に使ってA/D変換を行なうこと
ができる。
したがって、小レベル入力的のS/N悪化が防止され
る。また、ビットシフトにより下位ビットを切捨てるよ
うにしても、元々ノイズであった部分が切捨てられるだ
けであるので、信号品位の劣化も生じない。
〔具体例〕
第１図の実施例の具体例を第３図に示す。
第３図において、タイミング制御回路50は各部のタイ
ミング制御信号を生成する。疑似乱数発生器18からはデ
ィザ用のノイズがディジタル信号で発生される。このノ
イズはパラレル／シリアル変換器20を介してシリアルD/
A変換器22でアナログ信号に変換され、アッテネータ24
を介して加算器26でアナログ入力信号に加算される。こ
の加算信号はサンプルホールド回路28とレベル検出回路
14に入力される。
サンプルホールド回路28はスイッチ29をサンプリング
周波数でスイッチングして、サンプル値をコンデンサ30
にホールドする。また、このサンプルホールド回路28は
第１図の可変アンプ10の機能も有している。すなわち、
並列に接続された抵抗32,34,36をスイッチS1,S2,S3でオ
ン・オフすることにより、ゲインが可変される。例え
ば、前記第２図のように6dBステップで可変する場合
は、入力抵抗38の値Ｒに対して帰還抵抗32,34,36の値を
それぞれ4R,4R,2Rとする。スイッチS1〜S3をすべてオン
すれば、ゲインは0dBとなる。スイッチS1,S2をオン、ス
イッチS3をオフすれば出力は２倍となるのでゲインは6d
Bとなる。スイッチS1をオン、スイッチS2,S3をオフすれ
ば出力は４倍となるのでゲインは12dBとなる。
レベル検出回路14は入力信号レベルを検出して、スイ
ッチS1〜S3の切換を行なう。すなわち、第２図のように
制御する場合は、入力信号レベルが０〜−6dBのときは
スイッチS1〜S3をすべてオンしてゲインを0dBとする。
入力信号レベルが−６〜−12dBのときはスイッチS1,S2
をオン、スイッチS3をオフしてゲインを6dBとする。入
力信号レベルが−６〜−12dBのときはスイッチS1をオ
ン、スイッチS2,S3をオフしてゲインを12dBとする。
サンプルホールド回路28のサンプル出力はA/D変換器1
2に入力される。このA/D変換器12は逐次比較形で構成さ
れている。A/D変換器12において、サンプル入力は比較
器40に入力される。遂次比較レジスタ42の出力は、パラ
レルD/A変換器44を介して比較器40に入力される。
比較器40は両入力を逐次比較して、サンプル入力の方
が大きい場合は“1"を、小さい場合は“0"をそのビット
に立てこれをLSB（最下位ビット）まで行なう。これに
より、逐次比較レジスタ42にはサンプルホールド回路28
の出力に対応したディジタルデータが保持される。
逐次比較レジスタ42に保持されたデータはシフタ16に
入力される。シフタ16はサンプルホールド回路28におけ
る増幅度に対応した分をビットシフトにより減衰させ
る。すなわち、増幅度が0dBのときは、逐次比較レジス
タ42の出力（16ビット）を２ビットシフトアップして18
ビットで出力する。また、増幅度が6dBのときは、逐次
比較レジスタ42の出力を１ビットシフトアップし最上位
に１ビット付加して18ビットで出力する。また、増幅度
が12dBのときは、逐次比較レジスタ42の出力をシフトア
ップせずに最上位に２ビット付加して出力する。これに
より、増幅分が打ち消されて18ビットのディジタル信号
となる。
シフタ16の出力はパラレル／シリアル変換器46を介し
てシリアル減算器48に入力され、前記ディザノイズが減
算されて出力される。この操作をサンプルホールド回路
28に信号が保持されるごとに行なうことにより、シリア
ル減算器48からは、ディジタル信号が出力される。この
18ビットのディジタル信号は後段の18ビットディジタル
処理系にそのまま取り込まれて処理される。あるいは後
段のディジタル処理系が例えば16ビットの場合には下位
２ビットを切捨てて入力することになるが、下位２ビッ
トは元々ノイズ分を多く含んでいるので、これを切捨て
ても実質的に信号品位の劣化はない。
〔考案の効果〕
以上説明したようにこの考案によれば、アナログ入力
レベルが小さいときにこのアナログ入力を増幅してA/D
変換するので、A/D変換手段を条件の良い上位ビットま
で有効に使用でき、S/Nの悪化を防止して、ダイナミッ
クレンジの縮小を防止することができる。
また、たとえ下位ビットを無条件で切り捨てるような
構成でA/D変換出力を減衰させたとしても、元々ノイズ
であった部分が切り捨てられるだけであるので、信号品
位の劣化も生じない。
また、この考案に寄れば、アナログ入力を増幅してA/
D変換した後に、その増幅度に比例した減衰度で信号を
減衰させるので、アナログ入力に比例したディジタル出
力を確保しつつ上記のS/N悪化防止が図れる。
また、この考案によれば、増幅手段やA/D変換手段よ
りも手前の位置でアナログ入力のレベルを検出して増幅
手段の増幅度を制御することによりA/D変換入力を一定
化するので、アナログ入力の変化に対する増幅度制御の
応答性がよく、アナログ入力レベルの急激な変化に対し
てもA/D本変換出力のオーバーフローやS/Nの悪化を効果
的に防止することができる。
【図面の簡単な説明】
第１図は、この考案の一実施例を示すブロック図であ
る。 第２図は、第１図の回路の動作を示す図である。 第３図は、第１図の回路の具体例を示すブロック図であ
る。 10…可変アンプ、12…A/D変換器、14…レベル検出回
路、16…減衰器。

Claims (2)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】アナログ入力のレベルを検出するレベル検
    出手段と、 前記検出されたレベルが小さいときは増幅度を大きく
    し、レベルが大きいときは増幅度を小さくして前記アナ
    ログ入力を増幅する増幅手段と、 前記増幅手段の出力をアナログディジタル変換するアナ
    ログディジタル変換手段と、 前記アナログディジタル変換手段より後段位置におい
    て、前記増幅手段による増幅度に比例した減衰度で信号
    を減衰させて、アナログ入力、ディジタル出力間の総合
    利得を入力レベルにかかわらず略々一定にする減衰手段
    とを具備してなり、 前記レベル検出手段は、前記アナログ入力がレベルダウ
    ンしたことを検出したときは、不感帯として設定された
    所定の時間経過後に前記増幅手段の増幅度を大きくし、
    これと同時にまたは少し遅れて前記減衰手段の減衰度を
    大きくし、前記アナログ入力がレベルアップしたことを
    検出したときは、即座に前記増幅手段の増幅度を小さく
    し、これと同時にまたは少し遅れて前記減衰手段の減衰
    度を小さくすることを特徴とするアナログディジタル変
    換回路。
  2. 【請求項２】前記増幅手段が6dBステップで増幅度を変
    化させるものであり、前記減衰手段がビットシフトによ
    り減衰を行うものであることを特徴とする実用新案登録
    請求の範囲第１項に記載のアナログディジタル変換回
    路。
JP1987102544U 1987-07-03 1987-07-03 アナログディジタル変換回路 Expired - Lifetime JP2533062Y2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1987102544U JP2533062Y2 (ja) 1987-07-03 1987-07-03 アナログディジタル変換回路
US07/214,454 US4851842A (en) 1987-07-03 1988-06-30 Analog-to-digital conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987102544U JP2533062Y2 (ja) 1987-07-03 1987-07-03 アナログディジタル変換回路

Publications (2)

Publication Number Publication Date
JPS647437U JPS647437U (ja) 1989-01-17
JP2533062Y2 true JP2533062Y2 (ja) 1997-04-16

Family

ID=14330193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987102544U Expired - Lifetime JP2533062Y2 (ja) 1987-07-03 1987-07-03 アナログディジタル変換回路

Country Status (2)

Country Link
US (1) US4851842A (ja)
JP (1) JP2533062Y2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121230A (en) * 1987-01-19 1992-06-09 Canon Kabushiki Kaisha Image reading apparatus having adjusting circuits for matching the level of and compensating for fluctuation among a plurality of sensing elements
US5006851A (en) * 1988-07-18 1991-04-09 Matsushita Electric Industrial Co., Ltd. Analog-to-digital converting system
US5457494A (en) * 1988-11-21 1995-10-10 Canon Kabushiki Kaisha Image pickup signal processing apparatus
JPH07114367B2 (ja) * 1988-12-27 1995-12-06 三菱電機株式会社 信号処理装置
US4969034A (en) * 1988-12-30 1990-11-06 Welch Allyn, Inc. Method of signal enhancement
GB2232024B (en) * 1989-05-22 1994-01-12 Seikosha Kk Method and apparatus for recording and/or producing sound
JPH065819B2 (ja) * 1989-06-29 1994-01-19 ヤマハ株式会社 Ａ／ｄ変換装置
EP0410629B1 (en) * 1989-07-26 1996-01-17 Nortel Networks Corporation Automatic signal parameter control
DE8909649U1 (de) * 1989-08-11 1990-12-06 Siemens AG, 1000 Berlin und 8000 München Signalumsetzer mit freibleibendem Eingangsspannungspegel
NL8902058A (nl) * 1989-08-14 1991-03-01 Philips Nv Inrichting voor het optimaliseren van het werkingsgebied van een a/d-omvormer.
EP0444233B1 (de) * 1990-03-02 1994-11-09 Siemens-Elema AB Verfahren und Vorrichtung zur Analog/Digital-Wandlung eines sich zeitlich ändernden analogen Eingangssignals
DE59009213D1 (de) * 1990-03-02 1995-07-13 Siemens Ag Verfahren und Einrichtung zur Analog-Digital-Wandlung.
DE59009441D1 (de) * 1990-03-06 1995-08-31 Siemens Ag Verfahren und Schaltungsanordnung zur Pegelüberwachung.
US5343200A (en) * 1990-08-31 1994-08-30 Canon Kabushiki Kaisha Analog/digital converter with digital automatic gain control
US5021783A (en) * 1990-09-27 1991-06-04 Advanced Micro Devices, Inc. Method for operating an apparatus for facilitating communications
US5206647A (en) * 1991-06-27 1993-04-27 Hughes Aircraft Company Low cost AGC function for multiple approximation A/D converters
US5194865A (en) * 1991-12-06 1993-03-16 Interbold Analog-to-digital converter circuit having automatic range control
EP0547832B1 (en) * 1991-12-18 1997-06-25 Texas Instruments Incorporated Dynamic range extension system
JP3297927B2 (ja) * 1992-01-08 2002-07-02 ソニー株式会社 信号処理回路
CH688459A5 (de) * 1992-02-04 1997-09-30 Ascom Audiosys Ag Verfahren zur Digitalisierung eines Signals, Verarbeitungseinheit zu dessen Ausfuehrung
WO1994007341A1 (en) * 1992-09-11 1994-03-31 Hyman Goldberg Electroacoustic speech intelligibility enhancement method and apparatus
FI96077C (fi) * 1992-11-23 1996-04-25 Salon Televisiotehdas Oy Kytkentäjärjestely digitaalisen audiosignaaliprosessorin virtuaalisen dynamiikka-alueen laajentamiseksi
DE4319256C2 (de) * 1993-06-09 2002-08-01 Siemens Ag Analog-Digital-Wandlerschaltung mit hoher Dynamik
US5570091A (en) * 1993-09-21 1996-10-29 Yamaha Corporation Analog-to-digital converter
JPH07154259A (ja) * 1993-12-01 1995-06-16 Mitsubishi Electric Corp アナログ／デジタル変換回路
US5684481A (en) * 1994-03-18 1997-11-04 Analog Devices Rail-to-rail DAC drive circuit
USRE38083E1 (en) * 1994-03-18 2003-04-22 Analog Devices, Inc. Rail-to-rail DAC drive circuit
JP2746158B2 (ja) * 1994-11-25 1998-04-28 日本電気株式会社 Ａｄ変換回路
US5684480A (en) * 1995-01-30 1997-11-04 Telefonaktiebolaget Lm Ericsson Wide dynamic range analog to digital conversion
US5659313A (en) * 1995-03-31 1997-08-19 Panasonic Technologies, Inc. System and method for reducing noise during analog to digital conversion
US5608399A (en) * 1995-08-01 1997-03-04 Psc Inc. Resolution enhancer circuit for analog to digital converters
US5861831A (en) * 1996-12-23 1999-01-19 Analog Devices, Inc. Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method
US5757220A (en) * 1996-12-23 1998-05-26 Analog Devices, Inc. Digitally controlled programmable attenuator
US6137533A (en) * 1997-05-14 2000-10-24 Cirrus Logic, Inc. System and method for enhancing dynamic range in images
US6271780B1 (en) 1998-10-08 2001-08-07 Cirrus Logic, Inc. Gain ranging analog-to-digital converter with error correction
FI106325B (fi) * 1998-11-12 2001-01-15 Nokia Networks Oy Menetelmä ja laite tehonsäädön ohjaamiseksi
DE19914207C2 (de) * 1999-03-29 2003-02-27 Siemens Ag A/D-Wandlerschaltung
US7190292B2 (en) * 1999-11-29 2007-03-13 Bizjak Karl M Input level adjust system and method
US6657570B1 (en) * 2000-06-22 2003-12-02 Adc Telecommunications, Inc. Automatic level control for input to analog to digital converter
US7065155B2 (en) * 2000-12-22 2006-06-20 Atheros Communications, Inc. Method and apparatus for a transceiver having a constant power output
US6741194B1 (en) * 2002-12-23 2004-05-25 Motorola, Inc. Methods and apparatus for detecting out-of-range signals in an analog-to-digital converter
US6937178B1 (en) 2003-05-15 2005-08-30 Linear Technology Corporation Gradient insensitive split-core digital to analog converter
US7652723B1 (en) 2004-04-19 2010-01-26 Video Accessory Corporation Composite video signal correction unit for video imaging and video recording systems
KR100610478B1 (ko) * 2004-05-06 2006-08-08 매그나칩 반도체 유한회사 이미지센서 및 그의 디지털 이득 보상 방법
DE102006005032B4 (de) * 2006-02-03 2018-06-28 Intel Deutschland Gmbh Empfangsverfahren mit digitaler Pegeleinstellung im Analogteil und stufenweiser Pegelveränderung im Digitalteil
US20100164768A1 (en) * 2008-12-31 2010-07-01 Texas Instruments Incorporated Providing digital codes representing analog samples with enhanced accuracy while using an adc of lower resolution
JP5679412B2 (ja) * 2010-07-07 2015-03-04 株式会社タニタ Ａｄ変換装置、ａｄ変換方法、及び電子機器
US8655267B2 (en) * 2010-12-01 2014-02-18 Clear Rf Llc Adaptive range extender for extending a range of a cellular network by amplifying uplink and downlink cellular signals
US9077604B2 (en) 2011-01-20 2015-07-07 Stuart E. Goller High speed information transfer method and system
DE102011006566A1 (de) 2011-03-31 2012-10-04 Rohde & Schwarz Gmbh & Co. Kg Vorrichtungen zum automatischen Einstellen eines Verstärkungs- bzw. Dämpfungsfaktors
US9160379B2 (en) 2012-03-22 2015-10-13 Nec Corporation Transmitter and transmitting method
DE102012110737B4 (de) * 2012-11-09 2020-12-10 Infineon Technologies Ag Analog-Digital-Wandler-Anordnung
WO2014197794A1 (en) * 2013-06-07 2014-12-11 Indiana University Research And Technology Corporation Digitally invertible universal amplifier for recording and processing of bioelectric signals
CN106571824A (zh) * 2015-10-08 2017-04-19 联发科技（新加坡）私人有限公司 信号处理电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969683A (en) * 1975-04-21 1976-07-13 Bell Telephone Laboratories, Incorporated Automatic level control circuit
JPS6033011B2 (ja) * 1978-05-28 1985-07-31 日本ビクター株式会社 自動音量減衰装置
JPS56117413A (en) * 1980-02-21 1981-09-14 Nec Corp Digital agc system
US4383247A (en) * 1981-06-25 1983-05-10 The United States Of America As Represented By The Secretary Of The Navy Gain-step companding analog to digital converter
JPS6044837A (ja) * 1983-08-23 1985-03-11 Victor Co Of Japan Ltd 波形再生装置
US4739307A (en) * 1984-01-31 1988-04-19 Analogic Corporation Multichannel predictive gain amplifier system
GB2160394B (en) * 1984-05-02 1988-03-16 Pioneer Electronic Corp Noise reduction system
US4731851A (en) * 1986-09-24 1988-03-15 Rca Corporation Digital signal gain control circuitry for varying digital signals in substantially equal db steps

Also Published As

Publication number Publication date
US4851842A (en) 1989-07-25
JPS647437U (ja) 1989-01-17

Similar Documents

Publication Publication Date Title
JP2533062Y2 (ja) アナログディジタル変換回路
US6201490B1 (en) DA conversion apparatus to reduce transient noise upon switching of analog signals
US6353404B1 (en) D/A conversion apparatus and D/A conversion method
JPH11340831A (ja) 高精度ａ／ｄ変換器
US5917372A (en) Automatic gain control circuit
US5206647A (en) Low cost AGC function for multiple approximation A/D converters
EP1244218A1 (en) Analog-to-digital converter unit with improved resolution
JP3726574B2 (ja) Ｄ／ａ変換装置
GB2385475A (en) Base band circuit of receiver
US6304204B1 (en) Error correction architecture for pipeline analog to digital converters
US7212592B2 (en) Digitally programmable gain control circuit
JPH0233219A (ja) Ａ／ｄ変換用回路配置
JP3706187B2 (ja) ビデオ無線周波又は中間周波信号のａ／ｄ変換用回路
US5999114A (en) Dithered digital gain scalar/summer
JPH07273650A (ja) 非線形信号用のａ／ｄ変換回路
JPH0734540B2 (ja) Ａ／ｄ変換装置
US5148169A (en) Method and apparatus for conversion of the sampled signal of an analog input signal
JPS6211170A (ja) 自動利得制御回路
JP2615717B2 (ja) デジタル・アナログ変換装置
JPH08107359A (ja) デジタル信号処理装置
JPH0690168A (ja) Ａ／ｄ変換回路
JPH05206769A (ja) 自動利得制御回路
KR100452575B1 (ko) 디지털로이득제어된증폭디바이스및그러한디바이스를사용한카메라
JPS60197016A (ja) アナログ・デジタル変換回路装置
JPH0690124A (ja) 自動利得制御装置