JPH07114367B2

JPH07114367B2 - 信号処理装置

Info

Publication number: JPH07114367B2
Application number: JP63331391A
Authority: JP
Inventors: 久雄加藤; 靖史安達
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1995-12-06
Anticipated expiration: 2010-12-06
Also published as: JPH02174422A; US5060178A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、信号処理装置に関し、特にアナログ信号を
受けデジタル信号に変換し、該デジタル信号に処理を施
しアナログ信号に変換して出力する信号処理装置に関す
るものである。

〔従来の技術〕

第7A図は電流積分型適応デルタ変換器とデータ処理装置
で構成された従来の信号処理装置を示すブロック図であ
る。この信号処理装置は、アナログ遅延システムであっ
て、エコー等の音声信号処理を行う場合に用いられる。
音声アナログ信号はアナログ信号入力端子１に入力され
る。電流積分型適応デルタ変調器２は、アナログ信号入
力端子１から入力されたアナログ信号をデジタル信号に
変調する。データ処理装置３は、電流積分型適応デルタ
変調器２からデジタル信号が与えられ、該デジタル信号
にエコーのための遅延処理を施し、出力する。データ処
理装置３は、第7B図に示すようにロジック回路3A及びメ
モリ3Bより成る。データ処理装置３へはデータ処理モー
ド変更命令端子４を介しデータ処理モード変更命令が与
えられる。データ処理モード変更命令が与えられると、
データ処理装置３に含まれるメモリ3Bの使用領域が変更
される。電流積分型適応デルタ復調器5aはエコーのため
の遅延処理が施されたデジタル信号をアナログ信号に復
調する。電流積分型適応デルタ復調器5aが出力するアナ
ログ信号はアナログ信号出力端子６より取ら出される。

第８図は通常動作時の各信号の波形を示す図であり、第
９図は電源投入時の初期状態での各信号の波形を示す図
である。

次に、通常動作時の動作を第８図を用いながら説明す
る。アナログ信号入力端子１に第８図に示すようなアナ
ログ信号Ａが入力されたとする。アナログ信号Ａは、電
流積分型適応デルタ変調器２によりデジタル信号に変調
され、データ処理装置３に与えられる。そして、データ
処理装置３ではロジック回路3Aを介しメモリの一定領域
を使用してFIFO方式によりデータの読み出し，書き込み
が繰り返し行われる。そして、メモリ3Bの使用領域に応
じ遅延時間が決定される。このようにして、デジタル信
号にエコーのための遅延処理が施される。電流積分型適
応デルタ復調器5aは、遅延処理が施されたデジタル信号
Ｃをアナログ信号Ｄに復調し、アナログ信号出力端子６
より出力する。今、時刻t1においてデータ処理モード変
更命令端子４よりデータ処理モード変更命令Ｂがデータ
処理装置３へ入力されたとする。すると、これに応答し
てデータ処理装置３のデータ処理モードの変更が行われ
る。例えばデータ処理モード変更として、データ処理装
置３に含まれるメモリ3Bの使用領域が拡大されたとす
る。すると、データ処理モード変更命令Ｂが与えられた
直後では拡大されたメモリ3Bの使用領域においては正確
なデータが書き込まれていないため、ランダムなデータ
の読み出しが行われる。その後、その使用領域に正確な
データが書き込まれ、読み出されるには一定時間が必要
である。つまり、第８図に示す時刻t1〜t2の間はデータ
処理装置３の出力データＣが不安定な状態となってい
る。時刻t1〜t2の間ではこの不安定なデータＣが電流積
分型適応デルタ変調器5aによりアナログ信号Ｄに復調さ
れアナログ信号出力端子６から出力される。そのため、
時刻t1〜t2においては異常なアナログ信号Ｄが出力され
ることになり、ノイズ等の原因となる。データＣが安定
した後（時刻t2以後）においては、正常なアナログ信号
Ｄがアナログ信号出力端子６より出力される。

次に、電源投入時の初期状態の動作について第９図を用
いて説明する。電源投入時の初期状態においても上述し
たのと同様メモリ3Bの使用領域に正確なデータが書き込
まれていない。そのため、正確なデータが書き込まれ、
読み出されるためには一定時間（時刻０〜t3）経過する
ことが必要である。初期状態においても時刻０〜t3の間
は不安定なデータＣが電流積分型適応デルタ復調器5aに
よりアナログ信号Ｄに変換され出力される。そのため時
刻０〜t3において異常なアナログ信号Ｄが出力されノイ
ズ等の原因となる。データＣが安定した後（時刻t3以
後）においては正常なアナログ信号Ｄが出力される。

〔発明が解決しようとする課題〕

従来の信号処理装置は以上のように構成されており、十
分安定していないデータＣをも電流積分型適応デルタ復
調器5aがアナログ信号Ｄに変換して出力するので異常な
アナログ信号が出力されノイズ等の原因となるという問
題点があった。また電源投入時の初期状態においても十
分安定していないデータＣを電流積分型適応デルタ復調
器5aがアナログ信号Ｄに変換し出力するので上記と同様
の問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、データ処理モード変更時及び電源投入時にノ
イズが発生しない信号処理装置を得ることを目的とす
る。

〔課題を解決するための手段〕この発明のうち、請求項１に係る信号処理装置は、AD変
換器と、データ処理装置と、DA変換器と、制御手段とを
備える。そしてDA変換器は予測器と、スイッチ手段と、
アナログ信号発生手段と、積分器とを有する。

AD変換器は、アナログの入力信号を第１のデジタル信号
に変換する。データ処理装置は、複数のデータ処理モー
ドのうち指定されたデータ処理モードで第１のデジタル
信号に所定の処理を施して第２のディジタル信号を出力
する。DA変換器は、第２のデジル信号をアナログの出力
信号に変換する。制御手段は、データ処理装置のデータ
処理モードを変更するためのデータ処理モード変更命令
を入力し、データ処理モード変更命令を第１の所定時間
遅延させてデータ処理装置へ出力し、データ処理モード
変更命令が入力して活性化する第１の制御信号及びデー
タ処理モード変更命令が入力してから第１の所定時間よ
りも長い第２の所定時間が経過して活性化する第２の制
御信号をDA変換器に出力する。

予測器は第３のディジタル信号を送出する。第３のディ
ジタル信号は、第２のディジタル信号が所定回数連続し
て一定値を反復すれば第１値を、そうでなければ第２値
となる。スイッチ手段は、第５のディジタル信号を出力
する。第５のディジタル信号は第３のディジタル信号と
第４のディジタル信号のいずれかを出力する。第４のデ
ィジタル信号は第２値と同一値を採る。少なくとも第１
の制御信号を受けてから第２の制御信号を受けるまでの
期間において、第５のディジタル信号として第４のディ
ジタル信号が選択される。被積分信号発生手段は、第５
のディジタル信号が第１値であれば第２のディジタル信
号の値に応じて正または負の値となってしかもその絶対
値が増加する被積分信号を発生する。第５のディジタル
信号が第２値であれば被積分信号の絶対値が減少する。
積分器は被積分信号を積分してアナログの出力信号を出
力する。

本願請求項２にかかる発明は、制御手段が電源投入を確
認して活性化するリセット信号をDA変換器に更に出力す
る。第２制御信号はリセット信号が活性化してから第３
の所定時間が経過した場合にも活性化する。スイッチ手
段はリセット信号を受けてから第２の制御信号を受ける
までの期間においても、第４のディジタル信号を第５の
ディジタル信号として出力する。

〔作用〕

この発明における制御手段はデータ処理モード変更命令
を確認すると、第１の制御信号をDA変換器に出力してDA
変換器において減衰を開始させる。その後データ処理モ
ード変更命令をデータ処理装置へ出力し、更にその後、
減衰を解除する第２の制御信号をDA変換器に出力する。

あるいは制御手段は電源投入を確認すると、リセット信
号をDA変換器に出力してDA変換器において減衰を開始さ
せる。その後、減衰を解除する第２の制御信号をDA変換
器に出力する。

スイッチ手段は第１の制御信号及び第２の制御信号並び
にリセット信号によって切り替わる、第５のディジタル
信号を被積分信号発生手段へ伝達する。減衰させる期間
においては第５のディジタル信号は強制的に第２値とな
る。被積分信号発生手段は第５のディジタル信号によっ
てその絶対値が制御される被積分信号を発生する。

〔実施例〕

第１図はこの発明に係る信号処理装置の一実施例を示す
ブロック図である。図において、第7A図に示した従来回
路との相違点は、データ処理モード変更命令端子４より
与えられるデータ処理モード変更命令に以下に示すよう
な所定の処理を施す制御回路７を追加し、電流積分型適
応デルタ復調器5aを同5bに置換したことである。すなわ
ち、制御回路７は、データ処理モード変更命令端子4,デ
ータ処理装置３及び電流積分型適応デルタ復調器5bに接
続されている。

第２図は制御回路７の一構成例を示すブロック図であ
る。ラッチ９は、データ処理モード変更命令端子４より
与えられたデータ処理モード変更命令Ｂをラッチする。
データ処理モード変更検知器10はシフトレジスタにより
構成されており、データ処理モードが変更されたことを
検知し、カウンタ11Aに変更信号Ｅを与える。カウンタ1
1Aは、変更信号Ｆに応答してカウントを開始し、第１の
数だけカウントするとラッチ解除信号Ｇをラッチ９に与
える。ラッチ９は、ラッチ解除信号Ｇに応答してラッチ
解除し、データ処理モード変更命令Ｅをデータ処理装置
３に与える。また、カウンタ11Aは、変更信号Ｆに応答
して電流量制御信号発生回路12に信号Ｈを与えるとと
も、変更信号Ｆに応答してカウントを開始し、第２の数
だけカウントすると信号I1を電流量制御信号発生回路12
に与える。なお、カウンタ11Aは、第２の数だけカウン
トするとリセットされる。電流量制御信号発生回路12
は、信号Ｈに応答して電流量制御回路８に減衰開始信号
Ｊを与える。電流量制御回路８は、減衰信号Ｊに応答し
て、出力電流を減衰させる。一方、電流量制御信号発生
回路12は信号I1に応答して電流量制御回路８に減衰解除
信号Ｋを与える。電流量制御回路８は、減衰解除信号Ｋ
に応答して出力電流の減衰作用を停止させる。

電源投入確認回路50は、電源投入前は、信号Ｙを電流量
制御信号発生回路12に与える。電流量制御信号発生回路
12は信号Ｙに応答して、リセット信号RSを電流量制御回
路８に与える。

また、電源投入確認回路50は、電源が投入されると投入
信号Ｚをカウンタ11Bに与える。カウンタ11Bは、投入信
号Ｚに応答してカウントを開始し、第３の数だけカウン
トすると信号I2を電流量制御信号発生回路12に与える。
電流量制御信号発生回路12は、信号I2に応答して減衰解
除信号Ｋを電流制御回路８に与える。なお、カウンタ11
Bは、第３の数だけカウントするとリセットされる。第1
0図は電源投入確認回路50の一構成例を示す回路図であ
る。比較器30の＋入力はコンデンサC30を介し接地さ
れ、−入力は抵抗R30とR31の共通接続点に接続されてい
る。抵抗R30,R31はコンパレータ30のスレッシュホール
ド電位を決定する役目をする。比較器30の＋入力はらに
に抵抗R32とR33の共通接続点に接続されている。抵抗R3
2,R33は比較器30の＋入力の飽和電位を決定する役目を
する。抵抗R30とR32の共通接続点と接地間にはスイッチ
40と、電源Ｅが直列に接続されている。比較器30の＋入
力の電位が−入力の電位以下であると信号Ｙを出力し、
大きいと信号Ｚを出力する。

第３図は電流積分型適応デルタ変調器２の一構成例を示
す回路図である。図において、14は予測器であり、比較
器19の出力信号が所定回数連続して“H"もしくは“L"で
あるか否かによって“H",“L"となるディジタル信号P1
を出力するとともに、比較器19の出力信号の“H",“L"
に応じたデジタル信号P2も出力する。スイッチ15は、信
号P1により制御される。スイッチ15,抵抗R1,コンデンサ
C1は直列接続され、電源・接地間に接続されている。抵
抗R2は、コンデンサC1に貯えられた電荷を放電させるた
めのものであり、コンデンサC1と並列に接続されてい
る。そして、抵抗R1,R2,コンデンサC1の共通接続点をノ
ードＸとする。デルタ幅調整回路Ｌは、スイッチ16,電
流源17より成る。スイッチ16は、信号P2に応じてその極
性が切り換わるスイッチである。スイッチ16の一方端と
電源間及び他方端と接地間には各々電流源17が接続され
ている。電流源17は、ノードＸの電位に応じその電流量
が変化する。積分器Ｍは、演算増幅器18,コンデンサC2,
抵抗R3より成る。演算増幅器18の＋入力には基準電圧V
_refが入力されている。演算増幅器18の出力と−入力の
間にはコンデンサC2と抵抗R3の並列回路体が接続されて
いる。また、演算増幅器18の出力は、比較器19に与えら
れる。比較器19は、アナログ信号入力端子１から与えら
れたアナログ信号と積分器Ｍの出力を比較し、その比較
結果をデータ処理装置３へ与えるとともに予測器14へフ
ィードバックしている。

第４図は、電流積分型適応デルタ復調器5bの一構成例を
示す回路図である。この例において、電流積分型適応デ
ルタ復調器5bは電流量制御回路８を含んで構成されてい
る。大部分の構成は第３図に示した電流積分型適応デル
タ変調器２と同様である。相違点は、予測器14の出力と
スイッチ15との間にさらにスイッチ20を設けていること
及び比較器19をなくしたことである。スイッチ20には電
流量制御信号発生回路12から信号Ｊあるいは信号Ｋが与
えられる。スイッチ20は、信号J,Kに応じ予測器14の出
力側にあるいはグランド側に切換わることにより、アナ
ログ信号出力端子６に出力されるアナログ信号Ｄを減衰
させたり、減衰作用を解除したりする。

第５図及び第６図は、この発明に係る信号処理装置の動
作を説明するための図である。

次に、第２図ないし第６図を用いながら動作について説
明する。アナログ信号Ａがアナログ信号入力端子１に入
力される。すると第３図にその詳細を示す電流積分型適
応デルタ変調器２において以下のようにしてアナログ信
号Ａがデジタル信号に変調される。比較器19はアナログ
信号Ａと積分器Ｍの出力の比較を行い、その結果を出力
する。そして、予測器14は、比較器19の出力が所定回数
“H"あるいは“L"であるか否かを判定し、信号P1を発す
る。さらに、予測器14は比較器19の出力の“H",“L"に
応じた信号P2を発する。スイッチ15は、信号P1を受け、
信号P1が前記所定回数連続であると判断されたときの信
号である場合、ONする。すると、抵抗R1を介しコンデン
サC1が充電され、ノードＸの電位は上昇する。ノードＸ
の電位が上昇すると、電流源17の電流値は増加する。

一方、信号P1が前記所定回数連続でないと判断されたと
きの信号である場合、スイッチ15はOFFする。すると、
コンデンサC1に充電された電荷は抵抗R2を介し放電さ
れ、ノードＸの電位は次第に低下する。ノードＸの電位
が低下すると電流源17の電流値は減少する。

一方、スイッチ16は信号P2によりその極性が切り換えら
れ、この切り換えられた極性に応じて電流源17からの電
流が積分器Ｍに入力される。そして、積分器Ｍの出力は
アナログ信号Ａと比較され、その比較結果がデジタル信
号として出力される。このデジタル信号はデータ処理装
置３へ与えられるとともに予測器14へフィードバックさ
れる。データ処理装置３に入力されたデジタル信号は、
従来と同様エコーのための遅延処理が施され、電流量制
御回路８へ与えられる。

時刻t4において、データ処理モード変更命令端子４より
データ処理モード変更命令Ｂが与えられたとする。する
と、制御回路７において以下のような動作が行われる。
データ処理モード変更命令端子４に与えられたデータ処
理モード変更命令Ｂは、ラッチ９（第２図参照）により
ラッチされる。一方、データ処理モード変更検知器10は
時刻t4において、変更信号Ｆをカウンタ11Aに与える。
カウンタ11Aは、変更信号Ｆに応答してカウントを開始
するとともに信号Ｈを電流量制御信号発生回路12に与え
る。電流量制御信号発生回路12は、信号Ｈに応答して減
衰開始信号Ｊを電流積分型適応デルタ復調器56に与え
る。スイッチ20は、減衰開始信号Ｊに応答し、これに従
って電流量制御回路８は積分器Ｍに与える電流を減衰さ
せる。その結果、アナログ信号出力端子６に出力される
アナログ信号Ｄは、第５図に示すように時刻t4より減衰
を開始する。カウンタ11Aは、そのカウントが第１のカ
ウント数に達するとラッチ解除信号Ｇをラッチ９へ与え
る。ラッチ９は、ラッチ解除信号Ｇに応答して、ラッチ
を解除し、データ処理モード変更命令Ｂは遅延した信号
Ｅとしてデータ処理装置３に与えられる。この時刻がt5
である。時刻t4〜t5の間の時間が、カウンタ11Aの第１
のカウント数に対応するわけであるが、この第１のカウ
ント数は、電流積分型適応デルタ復調器5bの出力である
アナログ信号Ｄが減衰し始めてから完全に減衰するまで
の時間に対応させるようにあらかじめ設計段階で定めて
おく。

データ処理装置３は、データ処理モード変更命令Ｂの遅
延した信号Ｅに応答して、データ処理モードを変更する
（時刻t5）。当初、従来と同様データ処理装置３の出力
データＣは不安定である。そして、データ処理装置３の
出力データＣが安定するのが時刻t6である。カウンタ11
Aは、第２のカウント数に達した時刻t6において、信号I
1を電流量制御信号発生回路12に与える。時刻t5〜t6に
おいてアナログ信号出力端子６に出力されるアナログ信
号Ｄは、アナログ信号Ａの入力状態にかかわらず完全に
減衰した状態であり、従来のようにノイズは出力されな
い。電流量制御信号発生回路12は、信号I1に応答して減
衰解除信号Ｋを電流量制御回路８に与える。電流量制御
回路８は減衰解除信号Ｋに応答して、電流積分型適応デ
ルタ復調器５に与える電流の減衰を解除する。その結
果、出力端子６に出力されるアナログ信号Ｄは時刻t6よ
り立ち上り始める。時刻t4〜t6の間の時間がカウンタ11
Aの第２のカウント数に対応するわけであるが、この第
２のカウント数は、前述した第１のカウント数にデータ
Ｃが安定するまでの時間、つまり時刻t5〜t6に対応する
カウント数を加算して設計段階であらかじめ定めてお
く、前述したデータＣの安定するまでの時間は、アナロ
グ信号遅延システムではメモリの使用領域とメモリの書
き込み、読み出しのサイクル時間により求めることがで
きる。

次に、上記のように電流積分型適応デルタ復調器5bの出
力を減衰させたり、減衰を解除したりする様子を第４図
を用いて説明する。まず電流積分型適応デルタ復調器5b
の出力を減衰させる場合について説明する。スイッチ20
は、減衰開始信号Ｊが与えられるとグランド側に接続さ
れる。すると、スイッチ15がOFFし、抵抗R2を介しコン
デンサC1が放電され、ノードＸの電位が次第に低下し、
電流源17の電流量が次第に減少する。その結果、積分器
Ｍの出力が減衰していく。

次に、電流積分型適応デルタ復調器5bの減衰を解除する
場合について説明する。スイッチ20は、減衰解除信号Ｋ
が与えられると予測器14側に接続される。すると、スイ
ッチ15は信号P1に応じON,OFFし、コンデンサC1が次第に
充電され、ノードＸの電位が次第に上昇し、電流源17の
電流量が次第に増加していく。その結果、積分器Ｍの出
力も次第に増加していく。

次に、電源投入時の初期状態において電流積分型適応デ
ルタ復調器５の出力にノイズが出力されない様子を第６
図，第11図を用いて説明する。今、電流投入時におい
て、時刻０〜t7の間はデータ処理装置３の出力データＣ
が不安定な状態であるとする。電源投入前（スイッチ40
がOFFの時）は比較器30は信号Ｙを発生し、電流量制御
信号発生回路12に与える。電流量制御信号発生回路12は
信号Ｙに応答しリセット信号RSを第４図に示すスイッチ
20に与える。スイッチ20はリセット信号RSに応答しグラ
ンド側に接続される。そのため、アナログ信号Ｄは完全
に減衰した状態にある。電源が投入されると（スイッチ
40がONの時）比較器30の−入力には即座に電位｛R31/
（R30＋R31）｝Ｅが印加される。比較器30の＋入力には
コンデンサC30が接続されているので、比較器30の＋入
力の時定数は、−入力の時定数より大きい。その結果、
比較器30の＋入力の電位は第11図に示す実線Ｓのように
ゆっくり上昇していく。そして、比較器30の＋入力の電
位が−入力の電位より大きくなった時点（時刻t10）で
比較器30が信号Ｚを出力する。たお、０から時刻t10ま
での時間は０から時刻t7までの時間よりも小さいとす
る。また、という関係があるものとする。カウンタ11Bは、信号Ｚ
に応答してカウントを開始し、時刻t10〜t7の時間に対
応するカウント数（第３の数）をカウントすると信号I2
を電流量制御信号発生回路12に与える。電流量制御信号
発生回路12は信号I2に応答して減衰解除信号Ｋをスイッ
チ20に与える。スイッチ20は減衰解除信号Ｋに応答し、
予測器14側に切換り通常動作を行う。このように、電源
投入からデータＣが安定するまでの時刻（t10〜t7）に
おいては、上述のようにアナログ信号Ｄは完全に減衰し
た状態にあるので、従来のように、不安定なデータＣが
原因となるノイズは発生しない。

なお、上記実施例では、電流積分型適応デルタ復調器5b
内に電流量制御回路８を有する場合について説明した
が、デルタ幅調整回路Ｌ及び積分器Ｍと電流量制御回路
８とを別々に設けてもよい。

また、上記実施例では電流量制御回路８が与える電流を
減衰させ、電流積分型適応デルタ復調器５の出力である
アナログ信号Ｄを減衰させるようにしたが、電流積分型
適応デルタ復調器５の出力自体を減衰させるようにして
もよく、この場合にも上記実施例と同様の効果が得られ
る。

さらに、上記実施例では電流積分型適応デルタ変換器を
用いた場合について説明したが、これらのものに限定さ
れず、アナログ信号を受けデジタル信号に変換し該デジ
タル信号に所定の処理を施しアナログ信号に変換し出力
する信号処理装置にも広くこの発明は適用することがで
きる。

〔発明の効果〕以上のようにこの発明によれば、DA変換器の出力が完全
に減衰した時点でデータ処理装置の処理モードが変更さ
れるようにし、データ処理装置の出力データが不安定な
期間はDA変換器の出力は完全に減衰した状態とすること
ができる。そのため、従来のようにデータ処理装置の不
安定な出力データがDA変換器の出力に表われることがな
く、ノイズがなくなるという効果がある。

【図面の簡単な説明】

第１図はこの発明に係る信号処理装置の一実施例を示す
ブロック図、第２図は命令処理回路の一構成例を示すブ
ロック図、第３図は電流積分型適応デルタ変調器の一構
成例を示す回路図、第４図は電流積分型適応デルタ復調
器を示す回路図、第５図及び第６図は第１図に示した装
置の動作説明するための図、第7A図は従来の信号処理装
置を示すブロック図、第7B図はデータ処理装置の構成を
示す図、第８図及び第９図は第7A図に示した装置の動作
を説明するための図、第10図は電源投入確認回路50の一
構成例を示す回路図、第11図は第10図に示した回路の動
作を説明すための図である。図において、２は電流積分型適応デルタ変調器、３はデ
ータ処理装置、４はデータ処理モード変更命令端子、５
は電流積分型適応デルタ復調器、100は制御回路であ
る。なお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】アナログの入力信号を第１のデジタル信号
に変換するAD変換器と、複数のデータ処理モードのうち指定されたデータ処理モ
ードで前記第１のデジタル信号に所定の処理を施して第
２のディジタル信号を出力するデータ処理装置と、前記第２のデジタル信号をアナログの出力信号に変換す
るDA変換器と、前記データ処理装置の前記データ処理モードを変更るた
めのデータ処理モード変更命令を入力し、前記データ処
理モード変更命令を第１の所定時間遅延させて前記デー
タ処理装置へ出力し、前記データ処理モード変更命令が
入力して活性化する第１の制御信号及び前記データ処理
モード変更命令が入力してから前記第１の所定時間より
も長い第２の所定時間が経過して活性化する第２の制御
信号を前記DA変換器に出力する制御手段とを備え、前記DA変換器は前記第２のディジタル信号が所定回数連続して一定値を
反復すれば第１値となり、そうでなければ第２値となる
第３のディジタル信号を送出する予測器と、少なくとも前記第１の制御信号を受けてから前記第２の
制御信号を受けるまでの期間は前記第２値と同一値の第
４のディジタル信号を第５のディジタル信号として出力
し、前記第４のディジタル信号が前記第５のディジタル
信号として出力される場合以外において前記第３のディ
ジタル信号を前記第５のディジタル信号として出力する
スイッチ手段と、前記第５のディジタル信号が前記第１値であれば前記第
２のディジタル信号の値に応じて正または負の値となっ
てしかもその絶対値が増加し、前記第５のディジタル信
号が前記第２値であればその絶対値が減少する被積分信
号を生成する被積分信号発生手段と、前記被積分信号を積分して前記出力信号を出力する積分
器とを有する信号処理装置。
【請求項２】前記制御手段は電源投入を確認して活性化
するリセット信号を前記DA変換器に更に出力し、前記第２制御信号は前記リセット信号が活性化してから
第３の所定時間が経過した場合にも活性化し、前記スイッチ手段は前記リセット信号を受けてから前記
第２の制御信号を受けるまでの期間においても、前記第
４のディジタル信号を前記第５のディジタル信号として
出力する、請求項１記載の信号処理装置。