JP3042473B2 - クロックバッファ回路 - Google Patents
クロックバッファ回路Info
- Publication number
- JP3042473B2 JP3042473B2 JP9313341A JP31334197A JP3042473B2 JP 3042473 B2 JP3042473 B2 JP 3042473B2 JP 9313341 A JP9313341 A JP 9313341A JP 31334197 A JP31334197 A JP 31334197A JP 3042473 B2 JP3042473 B2 JP 3042473B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- buffer circuit
- clock signal
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路へ
供給されるクロック信号を増幅するクロックバッファ回
路に関する。
供給されるクロック信号を増幅するクロックバッファ回
路に関する。
【０００２】
【従来の技術】従来より、半導体集積回路に供給される
クロック信号においては、クロック信号の供給源によっ
て、その振幅がそれぞれ異なっており、半導体集積回路
が動作するために十分大きな振幅を有するものや、半導
体集積回路の動作にとって大きさが十分でない振幅を有
するもの等がある。
クロック信号においては、クロック信号の供給源によっ
て、その振幅がそれぞれ異なっており、半導体集積回路
が動作するために十分大きな振幅を有するものや、半導
体集積回路の動作にとって大きさが十分でない振幅を有
するもの等がある。
【０００３】そこで、半導体集積回路の動作にとって大
きさが十分でないクロック信号を増幅するためにクロッ
クバッファ回路が用いられており、半導体集積回路の動
作にとって大きさが十分でないクロック信号が入力され
た場合においても、クロックバッファ回路において、そ
のクロック信号が、半導体集積回路が動作するために十
分大きなレベルに増幅され、増幅されたクロック信号が
半導体集積回路に入力されている。
きさが十分でないクロック信号を増幅するためにクロッ
クバッファ回路が用いられており、半導体集積回路の動
作にとって大きさが十分でないクロック信号が入力され
た場合においても、クロックバッファ回路において、そ
のクロック信号が、半導体集積回路が動作するために十
分大きなレベルに増幅され、増幅されたクロック信号が
半導体集積回路に入力されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のクロックバッファ回路は、帰還ループを
有しているため、増幅する必要のないクロック信号が入
力された場合においても、帰還ループ内を電流が流れる
こととなり、無駄な電流を消費してしまうことになる。
たような従来のクロックバッファ回路は、帰還ループを
有しているため、増幅する必要のないクロック信号が入
力された場合においても、帰還ループ内を電流が流れる
こととなり、無駄な電流を消費してしまうことになる。
【０００５】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、半導体集積
回路が動作するために十分大きな振幅を有するクロック
信号が入力された場合において無駄な電流を消費するこ
とのないクロックバッファ回路を提供することを目的と
する。
する問題点に鑑みてなされたものであって、半導体集積
回路が動作するために十分大きな振幅を有するクロック
信号が入力された場合において無駄な電流を消費するこ
とのないクロックバッファ回路を提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、入力されたクロック信号を増幅して出力す
るクロックバッファ回路において、入力されたクロック
信号の振幅に応じた電圧を発生し、出力する振幅検出手
段と、該振幅検出手段から出力された電圧と予め設定さ
れた比較電圧とを比較し、比較結果を出力する比較手段
と、該比較結果に基づいて、入力されたクロック信号を
増幅し、外部に出力する増幅手段とを有することを特徴
とする。
に本発明は、入力されたクロック信号を増幅して出力す
るクロックバッファ回路において、入力されたクロック
信号の振幅に応じた電圧を発生し、出力する振幅検出手
段と、該振幅検出手段から出力された電圧と予め設定さ
れた比較電圧とを比較し、比較結果を出力する比較手段
と、該比較結果に基づいて、入力されたクロック信号を
増幅し、外部に出力する増幅手段とを有することを特徴
とする。
【０００７】また、前記比較手段から出力された比較結
果をクロック入力とし、電源電圧をデータ入力とし、入
力されるリセット信号をリセット入力とし、該クロック
入力、データ入力及びリセット入力に基づいて反転出力
を制御信号として出力するフリップフロップを有し、前
記増幅手段は、前記フリップフロップから出力された制
御信号に基づいて、入力されたクロック信号を増幅し、
外部に出力する増幅手段とを有することを特徴とする。
果をクロック入力とし、電源電圧をデータ入力とし、入
力されるリセット信号をリセット入力とし、該クロック
入力、データ入力及びリセット入力に基づいて反転出力
を制御信号として出力するフリップフロップを有し、前
記増幅手段は、前記フリップフロップから出力された制
御信号に基づいて、入力されたクロック信号を増幅し、
外部に出力する増幅手段とを有することを特徴とする。
【０００８】また、前記増幅手段は、入力されたクロッ
ク信号を反転させるとともに増幅して出力する反転アン
プと、前記フリップフロップから出力された制御信号を
反転して出力するインバータと、前記フリップフロップ
から出力された制御信号と前記インバータから出力され
た信号とに基づいて前記反転アンプの帰還ループを形成
する切替手段とを有することを特徴する。
ク信号を反転させるとともに増幅して出力する反転アン
プと、前記フリップフロップから出力された制御信号を
反転して出力するインバータと、前記フリップフロップ
から出力された制御信号と前記インバータから出力され
た信号とに基づいて前記反転アンプの帰還ループを形成
する切替手段とを有することを特徴する。
【０００９】また、前記切替手段は、ゲートに前記イン
バータから出力された信号が入力されるＰｃｈＭＯＳト
ランジスタと、ゲートに前記制御信号が入力されるＮｃ
ｈＭＯＳトランジスタとを有し、前記ＰｃｈＭＯＳトラ
ンジスタ及びＮｃｈＭＯＳトランジスタは、ソース及び
ドレインが互いに接続されていることを特徴とする。
バータから出力された信号が入力されるＰｃｈＭＯＳト
ランジスタと、ゲートに前記制御信号が入力されるＮｃ
ｈＭＯＳトランジスタとを有し、前記ＰｃｈＭＯＳトラ
ンジスタ及びＮｃｈＭＯＳトランジスタは、ソース及び
ドレインが互いに接続されていることを特徴とする。
【００１０】また、前記振幅検出手段は、入力されたク
ロック信号のＨレベル側のピーク電圧を検出し、それを
保持して出力するＨレベル検出回路と、入力されたクロ
ック信号のＬレベル側のボトム電圧を検出し、それを保
持して出力するＬレベル検出回路と、前記Ｈレベル検出
回路及びＬレベル検出回路において保持された２つの電
圧差を検出し、保持して出力する差電圧検出回路とを有
することを特徴とする。
ロック信号のＨレベル側のピーク電圧を検出し、それを
保持して出力するＨレベル検出回路と、入力されたクロ
ック信号のＬレベル側のボトム電圧を検出し、それを保
持して出力するＬレベル検出回路と、前記Ｈレベル検出
回路及びＬレベル検出回路において保持された２つの電
圧差を検出し、保持して出力する差電圧検出回路とを有
することを特徴とする。
【００１１】また、前記振幅検出手段は、入力されたク
ロック信号を平滑化し、該クロック信号の振幅に応じた
直流電圧に変換して出力する平滑回路を有することを特
徴とする。
ロック信号を平滑化し、該クロック信号の振幅に応じた
直流電圧に変換して出力する平滑回路を有することを特
徴とする。
【００１２】また、前記切替手段は、前記振幅検出手段
から出力された電圧が前記比較電圧よりも小さな場合の
み、前記反転アンプの帰還ループを形成することを特徴
とする。
から出力された電圧が前記比較電圧よりも小さな場合の
み、前記反転アンプの帰還ループを形成することを特徴
とする。
【００１３】（作用）上記のように構成された本発明に
おいては、外部からクロック信号が入力されると、ま
ず、振幅検出手段において、入力されたクロック信号の
振幅に応じた電圧が発生し、出力され、比較手段におい
て、振幅検出手段から出力された電圧と予め設定された
比較電圧とが比較され、増幅手段において、該比較結果
に基づいて、入力されたクロック信号が増幅され、半導
体集積回路のクロック信号として出力されるが、増幅手
段においては、振幅検出手段から出力された電圧が予め
設定された比較電圧よりも小さな場合、例えば、クロッ
ク信号がＴＣＸＯ等の小振幅発信器よりコンデンサ結合
接続により与えらたものである場合には、増幅手段内に
設けられた反転アンプの帰還ループが形成されて、通常
のクロックバッファ回路として動作し、振幅検出手段か
ら出力された電圧が予め設定された比較電圧よりも大き
な場合、例えば、クロック信号がＣＭＯＳレベルのデバ
イスから直結して与えられたものである場合には、反転
アンプの帰還ループが開放されるので、半導体集積回路
が動作するために十分大きな振幅を有するクロック信号
が入力された場合において無駄な電流を消費することが
ない。
おいては、外部からクロック信号が入力されると、ま
ず、振幅検出手段において、入力されたクロック信号の
振幅に応じた電圧が発生し、出力され、比較手段におい
て、振幅検出手段から出力された電圧と予め設定された
比較電圧とが比較され、増幅手段において、該比較結果
に基づいて、入力されたクロック信号が増幅され、半導
体集積回路のクロック信号として出力されるが、増幅手
段においては、振幅検出手段から出力された電圧が予め
設定された比較電圧よりも小さな場合、例えば、クロッ
ク信号がＴＣＸＯ等の小振幅発信器よりコンデンサ結合
接続により与えらたものである場合には、増幅手段内に
設けられた反転アンプの帰還ループが形成されて、通常
のクロックバッファ回路として動作し、振幅検出手段か
ら出力された電圧が予め設定された比較電圧よりも大き
な場合、例えば、クロック信号がＣＭＯＳレベルのデバ
イスから直結して与えられたものである場合には、反転
アンプの帰還ループが開放されるので、半導体集積回路
が動作するために十分大きな振幅を有するクロック信号
が入力された場合において無駄な電流を消費することが
ない。
【００１４】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１５】図１は、本発明のクロックバッファ回路の
実施の一形態を示す回路ブロック図である。
実施の一形態を示す回路ブロック図である。
【００１６】本形態は図１に示すように、外部から入力
クロックＣＬＫが入力され、入力された入力クロックＣ
ＬＫの振幅に応じた電圧を発生し、出力する振幅検出部
２と、振幅検出部２から出力された電圧と予め設定され
た比較電圧ＶＲＥＦとを比較し、比較結果を出力する比
較手段であるコンパレータ３と、コンパレータ３から出
力された比較結果をクロック入力とし、電源電圧ＶＤＤ
すなわちＨレベル信号をデータ入力とし、外部から入力
されるリセット信号ＲＳＴをリセット入力とし、該クロ
ック入力、データ入力及びリセット入力に基づいて反転
出力を制御信号ＣＯＮＴとして出力するフリップフロッ
プ４と、外部から入力クロックＣＬＫが入力され、フリ
ップフロップ４から出力された制御信号ＣＯＮＴに基づ
いて、入力クロックＣＬＫを増幅し、外部に出力する増
幅部１とから構成されている。
クロックＣＬＫが入力され、入力された入力クロックＣ
ＬＫの振幅に応じた電圧を発生し、出力する振幅検出部
２と、振幅検出部２から出力された電圧と予め設定され
た比較電圧ＶＲＥＦとを比較し、比較結果を出力する比
較手段であるコンパレータ３と、コンパレータ３から出
力された比較結果をクロック入力とし、電源電圧ＶＤＤ
すなわちＨレベル信号をデータ入力とし、外部から入力
されるリセット信号ＲＳＴをリセット入力とし、該クロ
ック入力、データ入力及びリセット入力に基づいて反転
出力を制御信号ＣＯＮＴとして出力するフリップフロッ
プ４と、外部から入力クロックＣＬＫが入力され、フリ
ップフロップ４から出力された制御信号ＣＯＮＴに基づ
いて、入力クロックＣＬＫを増幅し、外部に出力する増
幅部１とから構成されている。
【００１７】図２は、図１に示した増幅部１の一構成例
を示す回路図である。
を示す回路図である。
【００１８】本形態における増幅部１は図２に示すよう
に、外部から入力された入力クロックＣＬＫを反転させ
るとともに増幅して出力する反転アンプ１１と、フリッ
プフロップ４から出力された制御信号ＣＯＮＴを反転し
て出力するインバータ１２と、フリップフロップ４から
出力された制御信号ＣＯＮＴとインバータ１２から出力
された信号とに基づいて反転アンプ１１の帰還ループを
形成する切替手段であるアナログスイッチ１５とから構
成されている。なお、アナログスイッチ１５は、ゲート
にインバータ１２から出力された信号が入力されるＰｃ
ｈＭＯＳトランジスタ１３と、ゲートに制御信号ＣＯＮ
Ｔが入力されるＮｃｈＭＯＳトランジスタ１４とが、ソ
ース及びドレインが互いに接続されて構成されており、
その入力端子が反転アンプ１１の出力側に接続され、出
力端子が反転アンプ１１の入力側に接続されている。
に、外部から入力された入力クロックＣＬＫを反転させ
るとともに増幅して出力する反転アンプ１１と、フリッ
プフロップ４から出力された制御信号ＣＯＮＴを反転し
て出力するインバータ１２と、フリップフロップ４から
出力された制御信号ＣＯＮＴとインバータ１２から出力
された信号とに基づいて反転アンプ１１の帰還ループを
形成する切替手段であるアナログスイッチ１５とから構
成されている。なお、アナログスイッチ１５は、ゲート
にインバータ１２から出力された信号が入力されるＰｃ
ｈＭＯＳトランジスタ１３と、ゲートに制御信号ＣＯＮ
Ｔが入力されるＮｃｈＭＯＳトランジスタ１４とが、ソ
ース及びドレインが互いに接続されて構成されており、
その入力端子が反転アンプ１１の出力側に接続され、出
力端子が反転アンプ１１の入力側に接続されている。
【００１９】図３は、図１に示した振幅検出部２の一構
成例を示すブロック図である。
成例を示すブロック図である。
【００２０】本形態における振幅検出部は図３に示すよ
うに、外部から入力された入力クロックＣＬＫのＨレベ
ル側のピーク電圧を検出し、それを保持して出力するＨ
レベル検出回路２１と、入力クロックＣＬＫのＬレベル
側のボトム電圧を検出し、それを保持して出力するＬレ
ベル検出回路２２と、Ｈレベル検出回路２１及びＬレベ
ル検出回路２２において保持された２つの電圧差を検出
し、保持して出力する差電圧検出回路２３とから構成さ
れている。
うに、外部から入力された入力クロックＣＬＫのＨレベ
ル側のピーク電圧を検出し、それを保持して出力するＨ
レベル検出回路２１と、入力クロックＣＬＫのＬレベル
側のボトム電圧を検出し、それを保持して出力するＬレ
ベル検出回路２２と、Ｈレベル検出回路２１及びＬレベ
ル検出回路２２において保持された２つの電圧差を検出
し、保持して出力する差電圧検出回路２３とから構成さ
れている。
【００２１】以下に、上記のように構成されたクロック
バッファ回路の動作について説明する。
バッファ回路の動作について説明する。
【００２２】図４は、図１〜図３において示したクロッ
クバッファ回路の動作を説明するためのタイミングチャ
ートである。
クバッファ回路の動作を説明するためのタイミングチャ
ートである。
【００２３】まず、フリップフロップ４におけるリセッ
ト入力においては、Ｈレベル信号が入力されるとリセッ
トがかかり反転出力からＨレベルが出力され、Ｌレベル
信号が入力されるとリセットが解除される。
ト入力においては、Ｈレベル信号が入力されるとリセッ
トがかかり反転出力からＨレベルが出力され、Ｌレベル
信号が入力されるとリセットが解除される。
【００２４】半導体集積回路のリセット信号ＲＳＴが解
除されると、その直後は、フリップフロップ４がリセッ
ト状態となっているため、フリップフロップ４からＨレ
ベルの制御信号ＣＯＮＴが増幅部１に対して出力され
る。
除されると、その直後は、フリップフロップ４がリセッ
ト状態となっているため、フリップフロップ４からＨレ
ベルの制御信号ＣＯＮＴが増幅部１に対して出力され
る。
【００２５】増幅部１にＨレベルの制御信号ＣＯＮＴが
入力されると、増幅部１内のアナログスイッチ１５がＯ
Ｎ状態となり、反転アンプ１１の帰還ループが形成され
る。
入力されると、増幅部１内のアナログスイッチ１５がＯ
Ｎ状態となり、反転アンプ１１の帰還ループが形成され
る。
【００２６】反転アンプ１１の帰還ループが形成される
と、増幅部１において入力クロックＣＬＫの増幅動作が
行われた場合、反転アンプ１１の帰還ループとなるアナ
ログスイッチ１５には、それ自身のＯＮ抵抗で決まる電
流が流れることになる。なお、このとき、入力クロック
ＣＬＫはまだ入力されていないため、振幅検出部２の出
力はＬレベルに固定され、その結果、コンパレータ３の
出力もＬレベルとなっている。
と、増幅部１において入力クロックＣＬＫの増幅動作が
行われた場合、反転アンプ１１の帰還ループとなるアナ
ログスイッチ１５には、それ自身のＯＮ抵抗で決まる電
流が流れることになる。なお、このとき、入力クロック
ＣＬＫはまだ入力されていないため、振幅検出部２の出
力はＬレベルに固定され、その結果、コンパレータ３の
出力もＬレベルとなっている。
【００２７】次に、外部から入力クロックＣＬＫが入力
されると、まず、振幅検出部２において、入力された入
力クロックＣＬＫのＨレベルのピーク電圧及びＬレベル
のボトム電圧がそれぞれ検出され、両者の差電圧が保持
されて、振幅検出電圧として出力される。
されると、まず、振幅検出部２において、入力された入
力クロックＣＬＫのＨレベルのピーク電圧及びＬレベル
のボトム電圧がそれぞれ検出され、両者の差電圧が保持
されて、振幅検出電圧として出力される。
【００２８】次に、コンパレータ３において、振幅検出
部２から出力された振幅検出電圧と、予め設定されてい
る比較電圧ＶＲＥＦとが比較され、比較結果が出力され
る。
部２から出力された振幅検出電圧と、予め設定されてい
る比較電圧ＶＲＥＦとが比較され、比較結果が出力され
る。
【００２９】ここで、振幅検出部２から出力された振幅
検出電圧が比較電圧ＶＲＥＦよりも大きな場合、すなわ
ち、外部から入力された入力クロックＣＬＫが半導体集
積回路が動作するために十分大きな振幅を有するもので
ある場合は、コンパレータ３の出力がＬレベルからＨレ
ベルに立ち上がり、また、それにより、制御信号ＣＯＮ
Ｔとなるフリップフロップ４の出力がＨレベルからＬレ
ベルに立ち下がる。
検出電圧が比較電圧ＶＲＥＦよりも大きな場合、すなわ
ち、外部から入力された入力クロックＣＬＫが半導体集
積回路が動作するために十分大きな振幅を有するもので
ある場合は、コンパレータ３の出力がＬレベルからＨレ
ベルに立ち上がり、また、それにより、制御信号ＣＯＮ
Ｔとなるフリップフロップ４の出力がＨレベルからＬレ
ベルに立ち下がる。
【００３０】制御信号ＣＯＮＴがＬレベルとなると、増
幅部１内のアナログスイッチ１５がＯＦＦ状態となり、
反転アンプ１１の帰還ループが形成されない状態とな
る。
幅部１内のアナログスイッチ１５がＯＦＦ状態となり、
反転アンプ１１の帰還ループが形成されない状態とな
る。
【００３１】なお、この状態は、フリップフロップ４に
より次にリセットがかかるまで保持される。
より次にリセットがかかるまで保持される。
【００３２】一方、振幅検出部２から出力された振幅検
出電圧が比較電圧ＶＲＥＦよりも小さな場合、すなわ
ち、外部から入力された入力クロックＣＬＫが半導体集
積回路の動作にとって大きさが十分でない振幅を有する
ものである場合は、コンパレータ３の出力がＬレベルの
ままであり、また、それにより、制御信号ＣＯＮＴとな
るフリップフロップ４の出力もＨレベルのままである。
出電圧が比較電圧ＶＲＥＦよりも小さな場合、すなわ
ち、外部から入力された入力クロックＣＬＫが半導体集
積回路の動作にとって大きさが十分でない振幅を有する
ものである場合は、コンパレータ３の出力がＬレベルの
ままであり、また、それにより、制御信号ＣＯＮＴとな
るフリップフロップ４の出力もＨレベルのままである。
【００３３】制御信号ＣＯＮＴがＨレベルである場合
は、増幅部１内のアナログスイッチ１５がＯＮ状態であ
るため、反転アンプ１１の帰還ループが形成される。
は、増幅部１内のアナログスイッチ１５がＯＮ状態であ
るため、反転アンプ１１の帰還ループが形成される。
【００３４】（他の実施の形態）図５は、図１に示した
振幅検出部２の他の構成例を示すブロック図である。
振幅検出部２の他の構成例を示すブロック図である。
【００３５】本形態における振幅検出部図５に示すよう
に、外部から入力された入力クロックＣＬＫを平滑化
し、入力クロックＣＬＫの振幅に応じた直流電圧に変換
して出力する平滑回路３１から構成されており、平滑回
路３１から出力された直流電圧がコンパレータ４にて比
較電圧ＶＲＥＦと比較され、その比較結果に基づいて、
上述した実施の形態において示したものと同様の動作が
行われる。
に、外部から入力された入力クロックＣＬＫを平滑化
し、入力クロックＣＬＫの振幅に応じた直流電圧に変換
して出力する平滑回路３１から構成されており、平滑回
路３１から出力された直流電圧がコンパレータ４にて比
較電圧ＶＲＥＦと比較され、その比較結果に基づいて、
上述した実施の形態において示したものと同様の動作が
行われる。
【００３６】
【発明の効果】以上説明したように本発明においては、
振幅検出手段から出力された電圧が予め設定された比較
電圧よりも小さな場合には、増幅手段内に設けられた反
転アンプの帰還ループが形成され、振幅検出手段から出
力された電圧が予め設定された比較電圧よりも大きな場
合には、反転アンプの帰還ループが開放されるため、半
導体集積回路が動作するために十分大きな振幅を有する
クロック信号が入力された場合においてクロックバッフ
ァ回路内に流れる消費電流を低減することができる。
振幅検出手段から出力された電圧が予め設定された比較
電圧よりも小さな場合には、増幅手段内に設けられた反
転アンプの帰還ループが形成され、振幅検出手段から出
力された電圧が予め設定された比較電圧よりも大きな場
合には、反転アンプの帰還ループが開放されるため、半
導体集積回路が動作するために十分大きな振幅を有する
クロック信号が入力された場合においてクロックバッフ
ァ回路内に流れる消費電流を低減することができる。
【図１】本発明のクロックバッファ回路の実施の一形態
を示す回路ブロック図である。
を示す回路ブロック図である。
【図２】図１に示した増幅部の一構成例を示す回路図で
ある。
ある。
【図３】図１に示した振幅検出部の一構成例を示すブロ
ック図である。
ック図である。
【図４】図１〜図３において示したクロックバッファ回
路の動作を説明するためのタイミングチャートである。
路の動作を説明するためのタイミングチャートである。
【図５】図１に示した振幅検出部の他の構成例を示すブ
ロック図である。
ロック図である。
１ 増幅部 ２ 振幅検出部 ３ コンパレータ ４ フリップフロッップ １１ 反転アンプ １２ インバータ １３ ＰｃｈＭＯＳトランジスタ １４ ＮｃｈＭＯＳトランジスタ １５ アナログスイッチ ２１ Ｈレベル検出回路 ２２ Ｌレベル検出回路 ２３ 差電圧検出回路 ３１ 平滑回路
Claims (9)
- 【請求項１】 入力されたクロック信号を増幅して出力
するクロックバッファ回路において、 入力されたクロック信号の振幅に応じた電圧を発生し、
出力する振幅検出手段と、 該振幅検出手段から出力された電圧と予め設定された比
較電圧とを比較し、比較結果を出力する比較手段と、 該比較結果に基づいて、入力されたクロック信号を増幅
し、外部に出力する増幅手段とを有することを特徴とす
るクロックバッファ回路。 - 【請求項２】 請求項１に記載のクロックバッファ回路
において、 前記比較手段から出力された比較結果をクロック入力と
し、電源電圧をデータ入力とし、入力されるリセット信
号をリセット入力とし、該クロック入力、データ入力及
びリセット入力に基づいて反転出力を制御信号として出
力するフリップフロップを有し、 前記増幅手段は、前記フリップフロップから出力された
制御信号に基づいて、入力されたクロック信号を増幅
し、外部に出力する増幅手段とを有することを特徴とす
るクロックバッファ回路。 - 【請求項３】 請求項１または請求項２に記載のクロッ
クバッファ回路において、 前記振幅検出手段は、 入力されたクロック信号のＨレベル側のピーク電圧を検
出し、それを保持して出力するＨレベル検出回路と、 入力されたクロック信号のＬレベル側のボトム電圧を検
出し、それを保持して出力するＬレベル検出回路と、 前記Ｈレベル検出回路及びＬレベル検出回路において保
持された２つの電圧差を検出し、保持して出力する差電
圧検出回路とを有することを特徴とするクロックバッフ
ァ回路。 - 【請求項４】 請求項１または請求項２に記載のクロッ
クバッファ回路において、 前記振幅検出手段は、 入力されたクロック信号を平滑化し、該クロック信号の
振幅に応じた直流電圧に変換して出力する平滑回路を有
することを特徴とするクロックバッファ回路。 - 【請求項５】 請求項２に記載のクロックバッファ回路
において、 前記増幅手段は、 入力されたクロック信号を反転させるとともに増幅して
出力する反転アンプと、 前記フリップフロップから出力された制御信号を反転し
て出力するインバータと、 前記フリップフロップから出力された制御信号と前記イ
ンバータから出力された信号とに基づいて前記反転アン
プの帰還ループを形成する切替手段とを有することを特
徴するクロックバッファ回路。 - 【請求項６】 請求項５に記載のクロックバッファ回路
において、 前記切替手段は、 ゲートに前記インバータから出力された信号が入力され
るＰｃｈＭＯＳトランジスタと、 ゲートに前記制御信号が入力されるＮｃｈＭＯＳトラン
ジスタとを有し、 前記ＰｃｈＭＯＳトランジスタ及びＮｃｈＭＯＳトラン
ジスタは、ソース及びドレインが互いに接続されている
ことを特徴とするクロックバッファ回路。 - 【請求項７】 請求項５または請求項６に記載のクロッ
クバッファ回路において、 前記振幅検出手段は、 入力されたクロック信号のＨレベル側のピーク電圧を検
出し、それを保持して出力するＨレベル検出回路と、 入力されたクロック信号のＬレベル側のボトム電圧を検
出し、それを保持して出力するＬレベル検出回路と、 前記Ｈレベル検出回路及びＬレベル検出回路において保
持された２つの電圧差を検出し、保持して出力する差電
圧検出回路とを有することを特徴とするクロックバッフ
ァ回路。 - 【請求項８】 請求項５または請求項６に記載のクロッ
クバッファ回路において、 前記振幅検出手段は、 入力されたクロック信号を平滑化し、該クロック信号の
振幅に応じた直流電圧に変換して出力する平滑回路を有
することを特徴とするクロックバッファ回路。 - 【請求項９】 請求項５乃至８のいずれか１項に記載の
クロックバッファ回路において、 前記切替手段は、 前記振幅検出手段から出力された電圧が前記比較電圧よ
りも小さな場合のみ、前記反転アンプの帰還ループを形
成することを特徴とするクロックバッファ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9313341A JP3042473B2 (ja) | 1997-11-14 | 1997-11-14 | クロックバッファ回路 |
| US09/183,408 US6118333A (en) | 1997-11-14 | 1998-10-30 | Clock buffer circuit and clock signal buffering method which can suppress current consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9313341A JP3042473B2 (ja) | 1997-11-14 | 1997-11-14 | クロックバッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150466A JPH11150466A (ja) | 1999-06-02 |
| JP3042473B2 true JP3042473B2 (ja) | 2000-05-15 |
Family
ID=18040089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9313341A Expired - Fee Related JP3042473B2 (ja) | 1997-11-14 | 1997-11-14 | クロックバッファ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6118333A (ja) |
| JP (1) | JP3042473B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001101872A (ja) * | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | 増幅回路 |
| US6633191B2 (en) | 2001-02-05 | 2003-10-14 | Vitesse Semiconductor Corporation | Clock buffer with DC offset suppression |
| US6614269B1 (en) * | 2002-08-13 | 2003-09-02 | Lsi Logic Corporation | Integrated polyphase amplitude detector |
| US7653930B2 (en) * | 2003-02-14 | 2010-01-26 | Bea Systems, Inc. | Method for role and resource policy management optimization |
| US8242854B2 (en) * | 2009-06-30 | 2012-08-14 | Qualcomm, Incorporated | Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions |
| US8149023B2 (en) * | 2009-10-21 | 2012-04-03 | Qualcomm Incorporated | RF buffer circuit with dynamic biasing |
| US9490775B2 (en) * | 2014-12-19 | 2016-11-08 | International Business Machines Corporation | Implementing adaptive control for optimization of pulsed resonant drivers |
| KR102487502B1 (ko) * | 2018-02-14 | 2023-01-12 | 에스케이하이닉스 주식회사 | 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4978872A (en) * | 1984-12-17 | 1990-12-18 | Hughes Aircraft Company | Integrating capactively coupled transimpedance amplifier |
| US5694386A (en) * | 1993-10-29 | 1997-12-02 | Sharp Kabushiki Kaisha | Interpolating gain amplifier for information reproducing apparatus |
| JPH098563A (ja) * | 1995-06-20 | 1997-01-10 | Nec Miyagi Ltd | 光受信前置増幅器 |
| US5914634A (en) * | 1997-09-17 | 1999-06-22 | Northern Telecom Limited | Multiple switchable input LNA with input impedance control |
-
1997
- 1997-11-14 JP JP9313341A patent/JP3042473B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-30 US US09/183,408 patent/US6118333A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150466A (ja) | 1999-06-02 |
| US6118333A (en) | 2000-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407571B1 (en) | Voltage detecting circuit for a power system | |
| US6181178B1 (en) | Systems and methods for correcting duty cycle deviations in clock and data signals | |
| US7683730B2 (en) | Differential crystal oscillator circuit with peak regulation | |
| JP3795685B2 (ja) | トライステート感知回路とこれを備える信号発生回路 | |
| JP3042473B2 (ja) | クロックバッファ回路 | |
| US20050035796A1 (en) | Power-on reset circuit, semiconductor integrated circuit device including the same and method for generating a power-on reset signal | |
| US7656206B2 (en) | Phase-locked loop circuit | |
| KR20100083729A (ko) | 검출 회로 및 센서 장치 | |
| JP4883094B2 (ja) | レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 | |
| JP4772480B2 (ja) | 半導体集積装置 | |
| JP5144292B2 (ja) | スイッチング電源回路及びそれを備えた車両 | |
| WO1998020609A1 (en) | Low power wake-up system and method | |
| JP2001057074A5 (ja) | ||
| US20020140485A1 (en) | Low current clock sensor | |
| KR20000022620A (ko) | 증폭 회로 및 이 증폭 회로에 있어서의 신호의 증폭 방법 | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| JP2962034B2 (ja) | 半導体メモリ | |
| JP2006112889A (ja) | 電源電圧検出回路 | |
| JP3425876B2 (ja) | パルス発生回路 | |
| JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 | |
| JP3359613B2 (ja) | 電圧検出回路および電圧検出方法 | |
| JP2672235B2 (ja) | 半導体装置 | |
| JPH10154285A (ja) | 光電式煙感知器 | |
| JP2000115259A (ja) | Ｃｍｏｓ回路用の入力補正回路 | |
| US7629837B2 (en) | Noise reduction for switched capacitor assemblies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |