JPH098563A - 光受信前置増幅器 - Google Patents
光受信前置増幅器Info
- Publication number
- JPH098563A JPH098563A JP15315095A JP15315095A JPH098563A JP H098563 A JPH098563 A JP H098563A JP 15315095 A JP15315095 A JP 15315095A JP 15315095 A JP15315095 A JP 15315095A JP H098563 A JPH098563 A JP H098563A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 230000003287 optical effect Effects 0.000 claims description 28
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6931—Automatic gain control of the preamplifier
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【構成】フォトダイオード15は光を受光電流信号13
に変換する。浮遊容量16は接地点との間の線間容量を
示す。増幅器1は受光電流信号13を増幅する。バッフ
ァ回路2は増幅器1の出力をバッファリングし増幅出力
14を出力する。FETスイッチ5は増幅器1の利得を
決定する帰還用の抵抗3に対し抵抗4を切替える。FE
Tスイッチ6は増幅器1の位相補償を行なう位相補償コ
ンデンサ7の接続を切替える。制御回路8は基準電圧1
2と増幅出力14とを比較しセット信号42を出力す
る。フリップフロップ11はセット信号42とリセット
信号41とによりセットリセットされスイッチ制御信号
43を出力する。 【効果】大信号入力時に増幅器のオフセットの変化を最
小に押さえることができ、トランスインピーダンス利得
の変動がなく安定動作が期待でき、またバースト状デー
タの入力時にデータの振幅差を押さえることができる。
に変換する。浮遊容量16は接地点との間の線間容量を
示す。増幅器1は受光電流信号13を増幅する。バッフ
ァ回路2は増幅器1の出力をバッファリングし増幅出力
14を出力する。FETスイッチ5は増幅器1の利得を
決定する帰還用の抵抗3に対し抵抗4を切替える。FE
Tスイッチ6は増幅器1の位相補償を行なう位相補償コ
ンデンサ7の接続を切替える。制御回路8は基準電圧1
2と増幅出力14とを比較しセット信号42を出力す
る。フリップフロップ11はセット信号42とリセット
信号41とによりセットリセットされスイッチ制御信号
43を出力する。 【効果】大信号入力時に増幅器のオフセットの変化を最
小に押さえることができ、トランスインピーダンス利得
の変動がなく安定動作が期待でき、またバースト状デー
タの入力時にデータの振幅差を押さえることができる。
Description
【0001】
【産業上の利用分野】本発明は光受信前置増幅器に関
し、特にトランスインピーダンス型前置増幅器を使用し
て大入力制御を行なう光受信前置増幅器に関する。
し、特にトランスインピーダンス型前置増幅器を使用し
て大入力制御を行なう光受信前置増幅器に関する。
【0002】
【従来の技術】一般に、受光した光信号を電気信号に変
換し増幅する前置増幅器では、微弱な電流を電圧に増幅
変換するトランスインピーダンス型の増幅器が使用され
る。
換し増幅する前置増幅器では、微弱な電流を電圧に増幅
変換するトランスインピーダンス型の増幅器が使用され
る。
【0003】このような増幅器の一例として特開昭63
−151205号公報記載の「光受信回路」が知られて
いる。この回路では、アバランシュフォトダイオードの
光入力信号を増幅器で増幅し、その出力と基準電圧とを
比較器で比較し、比較器の出力でトランジスタスイッチ
をオンし、アバランシュフォトダイオードの光入力信号
を分流しかつAGC回路でアバランシュフォトダイオー
ド出力電圧を制御する技術が記載されている。
−151205号公報記載の「光受信回路」が知られて
いる。この回路では、アバランシュフォトダイオードの
光入力信号を増幅器で増幅し、その出力と基準電圧とを
比較器で比較し、比較器の出力でトランジスタスイッチ
をオンし、アバランシュフォトダイオードの光入力信号
を分流しかつAGC回路でアバランシュフォトダイオー
ド出力電圧を制御する技術が記載されている。
【0004】図8は従来の光受信前置増幅器を示すブロ
ック図である。
ック図である。
【0005】図8を参照すると、従来の光受信前置増幅
器は光を電気信号に変換する受光素子であるフォトダイ
オード15と、フォトダイオード15に接続される電源
端子17と、フォダイオード15と接地点との間の浮遊
容量16と、フォトダイオード15の受光電流信号13
を増幅する増幅器9と、増幅器9の帰還用の抵抗32
と、増幅器9の出力電圧20と外部からの基準電圧12
との電圧とを比較する比較器18と、比較器18の出力
によりオンオフ制御されるFET(電界効果トランジス
タ)スイッチ10と、FETスイッチ10のソース
(S)と接地点との間に接続される抵抗19とから構成
されている。
器は光を電気信号に変換する受光素子であるフォトダイ
オード15と、フォトダイオード15に接続される電源
端子17と、フォダイオード15と接地点との間の浮遊
容量16と、フォトダイオード15の受光電流信号13
を増幅する増幅器9と、増幅器9の帰還用の抵抗32
と、増幅器9の出力電圧20と外部からの基準電圧12
との電圧とを比較する比較器18と、比較器18の出力
によりオンオフ制御されるFET(電界効果トランジス
タ)スイッチ10と、FETスイッチ10のソース
(S)と接地点との間に接続される抵抗19とから構成
されている。
【0006】次に動作を説明する。
【0007】この回路の基本動作は受光素子にて入力さ
れた受光電流信号13を増幅器9に入力し、増幅器9の
反転出力35を抵抗32を介して増幅器9の入力に帰還
することにより、トランスインピーダンス増幅を行なう
ことである。ここで、トランスインピーダンス増幅とは
入力電流を出力電圧に変換する増幅器の増幅動作を示
す。
れた受光電流信号13を増幅器9に入力し、増幅器9の
反転出力35を抵抗32を介して増幅器9の入力に帰還
することにより、トランスインピーダンス増幅を行なう
ことである。ここで、トランスインピーダンス増幅とは
入力電流を出力電圧に変換する増幅器の増幅動作を示
す。
【0008】増幅器9の利得をAとし、抵抗32の抵抗
値をR32とすると、トランスインピーダンス利得は式
(1)で示される。
値をR32とすると、トランスインピーダンス利得は式
(1)で示される。
【0009】
【0010】フォトダイオード15の受光量が大きく大
きな受光電流信号13が入力されると増幅器9の非反転
出力20が変化し、非反転出力20が基準電圧12を超
えると比較器18の出力によりFETスイッチ10がオ
ンとなるため、受光電流信号13は抵抗19を介して接
地点にバイパスされる。
きな受光電流信号13が入力されると増幅器9の非反転
出力20が変化し、非反転出力20が基準電圧12を超
えると比較器18の出力によりFETスイッチ10がオ
ンとなるため、受光電流信号13は抵抗19を介して接
地点にバイパスされる。
【0011】つまり、大きな受光電流信号13で回路が
飽和しないように制御が行なわれる。以下、本動作を
「大入力制御」と呼称する。
飽和しないように制御が行なわれる。以下、本動作を
「大入力制御」と呼称する。
【0012】抵抗19の抵抗値をR19とすると、トラ
ンスインピーダンス利得は式(2)で示される。
ンスインピーダンス利得は式(2)で示される。
【0013】
【0014】さて、増幅器9の入力に△Vのオフセット
がある場合、反転出力35は大入力制御がないときは式
(3)で示されるオフセット電圧を出力し、大入力制御
があるときは式(4)で示されるオフセット電圧を出力
する。
がある場合、反転出力35は大入力制御がないときは式
(3)で示されるオフセット電圧を出力し、大入力制御
があるときは式(4)で示されるオフセット電圧を出力
する。
【0015】
【0016】
【0017】例えば、A=30,R32=40kΩ,R
19=100Ω,ΔV=10mVの場合、大入力制御が
動作しないときのオフセット電圧は9.7mVであるの
に対して、大入力制御が動作するときは279mVのオ
フセット電圧が出力される。
19=100Ω,ΔV=10mVの場合、大入力制御が
動作しないときのオフセット電圧は9.7mVであるの
に対して、大入力制御が動作するときは279mVのオ
フセット電圧が出力される。
【0018】つまり、大入力制御動作状態の有無により
出力される増幅器9のオフセット電圧が変化することに
なる。
出力される増幅器9のオフセット電圧が変化することに
なる。
【0019】つねに、増幅器9の非反転出力20が基準
電圧12と電圧を比較され大入力制御が行なわれるの
で、例えば、増幅器9の非反転出力20が比較器18の
切替え判定レベルに近い信号で基準電圧12の電圧を超
えると、大入力制御が動作してトランスインピーダンス
利得が下がり、トランスインピーダンス利得が下がると
大入力制御が解除され、大入力制御が解除されるとトラ
ンスインピーダンス利得が上がるという一連の動作を繰
り返し振動することになり、動作が不安定になる。
電圧12と電圧を比較され大入力制御が行なわれるの
で、例えば、増幅器9の非反転出力20が比較器18の
切替え判定レベルに近い信号で基準電圧12の電圧を超
えると、大入力制御が動作してトランスインピーダンス
利得が下がり、トランスインピーダンス利得が下がると
大入力制御が解除され、大入力制御が解除されるとトラ
ンスインピーダンス利得が上がるという一連の動作を繰
り返し振動することになり、動作が不安定になる。
【0020】また、バースト状データの受光電流信号1
3が入力され反転出力35の電圧のピーク値が基準電圧
12に接近した場合、オーバシュートにより基準電圧1
2を越えるデータと越えないデータが発生するため、1
つのバースト内でデータの振幅差が大きく変化すること
になる。
3が入力され反転出力35の電圧のピーク値が基準電圧
12に接近した場合、オーバシュートにより基準電圧1
2を越えるデータと越えないデータが発生するため、1
つのバースト内でデータの振幅差が大きく変化すること
になる。
【0021】
【発明が解決しようとする課題】上述した従来の光受信
前置増幅器は、大入力制御の動作状態により出力側オフ
セット電圧が変化するという欠点を有している。
前置増幅器は、大入力制御の動作状態により出力側オフ
セット電圧が変化するという欠点を有している。
【0022】また、増幅器の出力電圧が比較器の切替え
判定レベルに近い場合、トランスインピーダンスの利得
変動が生じ不安定な動作になるという欠点を有してい
る。
判定レベルに近い場合、トランスインピーダンスの利得
変動が生じ不安定な動作になるという欠点を有してい
る。
【0023】さらに、バースト状データの受光電流信号
の場合、出力側でのデータの振幅差が大きく変化すると
いう欠点を有している。
の場合、出力側でのデータの振幅差が大きく変化すると
いう欠点を有している。
【0024】本発明の目的は、大入力制御の動作状態に
関係なく出力側オフセット電圧が変化せず、利得変動が
なく安定に動作し、バースト状データ入力に対して出力
側データに振幅差が生じない光受信前置増幅器を提供す
ることにある。
関係なく出力側オフセット電圧が変化せず、利得変動が
なく安定に動作し、バースト状データ入力に対して出力
側データに振幅差が生じない光受信前置増幅器を提供す
ることにある。
【0025】
【課題を解決するための手段】本発明の光受信前置増幅
器は、受光素子からの電流信号を増幅する光受信前置増
幅器において、前記電流信号の大きさに応じて第1の制
御信号により利得位相特性を可変する帰還増幅回路と、
前記帰還増幅回路の出力を基準電圧と比較し前記第1の
制御信号を前記帰還増幅回路に出力する大入力制御回路
とを備えたことを特徴としている。
器は、受光素子からの電流信号を増幅する光受信前置増
幅器において、前記電流信号の大きさに応じて第1の制
御信号により利得位相特性を可変する帰還増幅回路と、
前記帰還増幅回路の出力を基準電圧と比較し前記第1の
制御信号を前記帰還増幅回路に出力する大入力制御回路
とを備えたことを特徴としている。
【0026】また、前記帰還増幅器が、前記電流信号を
増幅する増幅器と、前記増幅器の出力をバッファリング
するバッファ回路と、前記増幅器の利得を切替える帰還
用の第1の抵抗および第2の抵抗と、前記増幅器の位相
補償を行なう位相補償コンデンサと、利得および位相補
償の切替え動作を行なう第1のスイッチ素子および第2
のスイッチ素子とから構成されたことを特徴とする光受
信前置増幅器が得られる。
増幅する増幅器と、前記増幅器の出力をバッファリング
するバッファ回路と、前記増幅器の利得を切替える帰還
用の第1の抵抗および第2の抵抗と、前記増幅器の位相
補償を行なう位相補償コンデンサと、利得および位相補
償の切替え動作を行なう第1のスイッチ素子および第2
のスイッチ素子とから構成されたことを特徴とする光受
信前置増幅器が得られる。
【0027】また、前記大入力制御回路が、前記基準電
圧と前記帰還増幅回路の出力とを比較し第2の制御信号
を出力する制御回路と、前記第2の制御信号およびリセ
ット信号によりセットリセットされ前記第1の制御信号
を出力するフリップフロップとから構成されたことを特
徴とする光受信前置増幅器が得られる。
圧と前記帰還増幅回路の出力とを比較し第2の制御信号
を出力する制御回路と、前記第2の制御信号およびリセ
ット信号によりセットリセットされ前記第1の制御信号
を出力するフリップフロップとから構成されたことを特
徴とする光受信前置増幅器が得られる。
【0028】さらに、前記制御回路が、前記基準電圧よ
り電圧値が低い第2の基準電圧を出力する基準電圧発生
回路と、前記帰還増幅回路の出力と前記基準電圧および
前記第2の基準電圧とをそれぞれ比較する第1の比較器
および第2の比較器と、前記第2の比較器の出力である
比較出力信号とリセット信号とによりセットリセットさ
れるフリップフロップと、前記フリップフロップの出力
を保持するDフリップフロップと、前記第2の比較器の
出力を反転する反転器と、前記フリップフロップの出力
信号と前記Dフリップフロップの出力信号との排他的論
理和をとる排他的論理和回路と、前記排他的論理話回路
の出力信号と前記第1の比較器の出力である比較出力信
号との論理積をとる論理積回路とから構成されたことを
特徴とする光受信前置増幅器が得られる。
り電圧値が低い第2の基準電圧を出力する基準電圧発生
回路と、前記帰還増幅回路の出力と前記基準電圧および
前記第2の基準電圧とをそれぞれ比較する第1の比較器
および第2の比較器と、前記第2の比較器の出力である
比較出力信号とリセット信号とによりセットリセットさ
れるフリップフロップと、前記フリップフロップの出力
を保持するDフリップフロップと、前記第2の比較器の
出力を反転する反転器と、前記フリップフロップの出力
信号と前記Dフリップフロップの出力信号との排他的論
理和をとる排他的論理和回路と、前記排他的論理話回路
の出力信号と前記第1の比較器の出力である比較出力信
号との論理積をとる論理積回路とから構成されたことを
特徴とする光受信前置増幅器が得られる。
【0029】また、前記制御回路が、前記帰還増幅回路
の出力のピーク電圧を保持するピークホールド回路と、
前記基準電圧発生回路と、前記ピークホールド回路の出
力と前記基準電圧とを比較する前記第1の比較器と、前
記帰還増幅回路の出力と前記第2の基準電圧とを比較す
る前記第2の比較器と、前記第2の比較器の出力である
比較出力信号と前記リセット信号とによりセットリセッ
トされるフリップフロップと、前記フリップフロップの
出力を保持する第1のDフリップフロップと、前記第2
の比較器の出力を反転する前記反転器と、前記第1のD
フリップフロップの出力信号と前記第1の比較器の出力
である比較出力信号とを入力する第2のDフリップフロ
ップとから構成されたことを特徴とする光受信前置増幅
器が得られる。
の出力のピーク電圧を保持するピークホールド回路と、
前記基準電圧発生回路と、前記ピークホールド回路の出
力と前記基準電圧とを比較する前記第1の比較器と、前
記帰還増幅回路の出力と前記第2の基準電圧とを比較す
る前記第2の比較器と、前記第2の比較器の出力である
比較出力信号と前記リセット信号とによりセットリセッ
トされるフリップフロップと、前記フリップフロップの
出力を保持する第1のDフリップフロップと、前記第2
の比較器の出力を反転する前記反転器と、前記第1のD
フリップフロップの出力信号と前記第1の比較器の出力
である比較出力信号とを入力する第2のDフリップフロ
ップとから構成されたことを特徴とする光受信前置増幅
器が得られる。
【0030】また、前記制御回路が、前記基準電圧発生
回路と、前記帰還増幅回路の出力と前記基準電圧および
前記第2の基準電圧とをそれぞれ比較する第1の比較器
および第2の比較器と、前記第2の比較器の出力である
比較出力信号と前記リセット信号とによりセットリセッ
トされるフリップフロップと、前記フリップフロップの
出力信号を遅延させる遅延回路と、前記遅延回路の出力
と前記フリップフロップの出力信号との排他的論理和を
とる排他的論理和回路と、前記排他的論理話回路の出力
信号と前記第1の比較器の出力である比較出力信号との
論理積をとる論理積回路とから構成されたことを特徴と
する光受信前置増幅器が得られる。
回路と、前記帰還増幅回路の出力と前記基準電圧および
前記第2の基準電圧とをそれぞれ比較する第1の比較器
および第2の比較器と、前記第2の比較器の出力である
比較出力信号と前記リセット信号とによりセットリセッ
トされるフリップフロップと、前記フリップフロップの
出力信号を遅延させる遅延回路と、前記遅延回路の出力
と前記フリップフロップの出力信号との排他的論理和を
とる排他的論理和回路と、前記排他的論理話回路の出力
信号と前記第1の比較器の出力である比較出力信号との
論理積をとる論理積回路とから構成されたことを特徴と
する光受信前置増幅器が得られる。
【0031】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0032】図1は本発明の光受信前置増幅器の一実施
例を示すブロック図である。
例を示すブロック図である。
【0033】図1に示す本実施例の光受信前置増幅器
は、帰還増幅回路50と、大入力制御回路51と、光を
電気信号に変換する受光素子であるフォトダイオード1
5と、フォトダイオード15に接続される電源端子17
と、フォトダイオード15と接地点との間の浮遊容量1
6とから構成されている。
は、帰還増幅回路50と、大入力制御回路51と、光を
電気信号に変換する受光素子であるフォトダイオード1
5と、フォトダイオード15に接続される電源端子17
と、フォトダイオード15と接地点との間の浮遊容量1
6とから構成されている。
【0034】帰還増幅回路50はフォトダイオード15
の受光電流信号13を増幅する増幅器1と、増幅器1の
出力をバッファリングするバッファ回路2と、増幅器1
の利得を切替える帰還用の抵抗3および4と、増幅器1
の位相補償を行なう位相補償コンデンサ7と、スイッチ
動作を行なうFETスイッチ5および6とから構成され
ている。
の受光電流信号13を増幅する増幅器1と、増幅器1の
出力をバッファリングするバッファ回路2と、増幅器1
の利得を切替える帰還用の抵抗3および4と、増幅器1
の位相補償を行なう位相補償コンデンサ7と、スイッチ
動作を行なうFETスイッチ5および6とから構成され
ている。
【0035】大入力制御回路51は基準電圧12とバッ
ファ回路2の増幅出力14とを比較し制御信号42を出
力する制御回路8と、制御信号42およびリセット信号
41によりセットリセットされFETスイッチ5および
6にスイッチ制御信号43を出力するフリップフロップ
11とから構成されている。
ファ回路2の増幅出力14とを比較し制御信号42を出
力する制御回路8と、制御信号42およびリセット信号
41によりセットリセットされFETスイッチ5および
6にスイッチ制御信号43を出力するフリップフロップ
11とから構成されている。
【0036】なお、図1において図8に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
【0037】次に、図1を参照して動作を詳細に説明す
る。
る。
【0038】フォトダイオード15からの受光電流信号
13は増幅器1に入力され増幅器1とバッファ回路2に
より増幅出力14として出力される。
13は増幅器1に入力され増幅器1とバッファ回路2に
より増幅出力14として出力される。
【0039】増幅器1の出力は位相補償コンデンサ7を
介してFETスイッチ6のドレイン(D)に接続され、
FETスイッチ6のソース(S)は増幅器1の入力に接
続される。バッファ回路2の出力はFETスイッチ5の
ドレイン(D)と抵抗3を介して増幅器1の入力とに接
続される。FETスイッチ5のソース(S)は抵抗4を
介して増幅器1の入力に接続される。
介してFETスイッチ6のドレイン(D)に接続され、
FETスイッチ6のソース(S)は増幅器1の入力に接
続される。バッファ回路2の出力はFETスイッチ5の
ドレイン(D)と抵抗3を介して増幅器1の入力とに接
続される。FETスイッチ5のソース(S)は抵抗4を
介して増幅器1の入力に接続される。
【0040】増幅出力14と基準電圧12とは制御回路
8に入力される。制御回路8の出力である制御信号42
はフリップフロップ11をセットし、フリップフロップ
11の出力であるスイッチ制御信号43はFETスイッ
チ5のゲート(G)とFETスイッチ6のゲート(G)
に出力される。
8に入力される。制御回路8の出力である制御信号42
はフリップフロップ11をセットし、フリップフロップ
11の出力であるスイッチ制御信号43はFETスイッ
チ5のゲート(G)とFETスイッチ6のゲート(G)
に出力される。
【0041】FETスイッチ5は増幅器1とバッファ回
路2との間の帰還抵抗である抵抗3に並列接続される抵
抗4を切替える。また、FETスイッチ6は位相補償コ
ンデンサ7の接続の有無を切替える。すなわち、FET
スイッチ5がオフのとき帰還抵抗は抵抗3であるが、F
ETスイッチ5がオンのときには抵抗3に抵抗4が並列
に接続される。
路2との間の帰還抵抗である抵抗3に並列接続される抵
抗4を切替える。また、FETスイッチ6は位相補償コ
ンデンサ7の接続の有無を切替える。すなわち、FET
スイッチ5がオフのとき帰還抵抗は抵抗3であるが、F
ETスイッチ5がオンのときには抵抗3に抵抗4が並列
に接続される。
【0042】リセット信号41によりフリップフロップ
回路11をリセットする。このリセットによりスイッチ
制御信号43はLowレベルとなり、FETスイッチ5
および6はオフされるので、位相補償コンデンサ7と抵
抗4は開放の状態となる。
回路11をリセットする。このリセットによりスイッチ
制御信号43はLowレベルとなり、FETスイッチ5
および6はオフされるので、位相補償コンデンサ7と抵
抗4は開放の状態となる。
【0043】増幅器1とバッファ回路2は受光電流信号
13の電流に対応した電圧を増幅出力14として出力す
る。
13の電流に対応した電圧を増幅出力14として出力す
る。
【0044】制御回路8は増幅出力14の最初のデータ
1ビットの時間だけ増幅出力14の電圧と基準電圧12
とを比較しセット信号42を出力する。セット信号42
によりフリップフロップ11がセットされると、フリッ
プフロップ11はスイッチ制御信号43をHighレベ
ルにし、この状態は増幅出力14の最初のデータ1ビッ
トの時間内で保持される。
1ビットの時間だけ増幅出力14の電圧と基準電圧12
とを比較しセット信号42を出力する。セット信号42
によりフリップフロップ11がセットされると、フリッ
プフロップ11はスイッチ制御信号43をHighレベ
ルにし、この状態は増幅出力14の最初のデータ1ビッ
トの時間内で保持される。
【0045】フリップフロップ11でセットされたスイ
ッチ制御信号43はFETスイッチ5のゲートとFET
スイッチ6のゲートとをオンして、大入力制御の動作切
替えを行なう。すなわち、位相補償コンデンサ7が増幅
器1に接続され、抵抗4が抵抗3に接続される。大入力
制御回路51は大入力制御の判定を行なう時間すなわち
最初のデータ1ビットの時間以外では制御状態は変わら
ないので安定な動作を維持する。
ッチ制御信号43はFETスイッチ5のゲートとFET
スイッチ6のゲートとをオンして、大入力制御の動作切
替えを行なう。すなわち、位相補償コンデンサ7が増幅
器1に接続され、抵抗4が抵抗3に接続される。大入力
制御回路51は大入力制御の判定を行なう時間すなわち
最初のデータ1ビットの時間以外では制御状態は変わら
ないので安定な動作を維持する。
【0046】受光電流信号13がバースト状データの場
合には、大入力制御回路51は受光電流信号13が大入
力であるか否かの判定を最初のデータ1ビットの時間内
で行ないその結果を保持するために、1バーストデータ
内ではデータの振幅差は生じない。
合には、大入力制御回路51は受光電流信号13が大入
力であるか否かの判定を最初のデータ1ビットの時間内
で行ないその結果を保持するために、1バーストデータ
内ではデータの振幅差は生じない。
【0047】受光電流信号13が大入力の場合には、帰
還増幅器50の帰還抵抗が抵抗3と抵抗4との合成抵抗
値となり大入力制御として増幅利得を下げる動作を行な
う。大入力制御しないときのトランスインピーダンス利
得を式(5)に、大入力制御時のトランスインピーダン
ス利得を式(6)に示す。
還増幅器50の帰還抵抗が抵抗3と抵抗4との合成抵抗
値となり大入力制御として増幅利得を下げる動作を行な
う。大入力制御しないときのトランスインピーダンス利
得を式(5)に、大入力制御時のトランスインピーダン
ス利得を式(6)に示す。
【0048】
【0049】
【0050】ただし、A:増幅器1の利得、R3:抵抗
3の抵抗値、R4:抵抗4の抵抗値である。
3の抵抗値、R4:抵抗4の抵抗値である。
【0051】式(5)と式(6)で示すように、大入力
制御の動作時にはトランスインピーダンス利得が小さく
なるので増幅出力14の電圧を圧縮する。
制御の動作時にはトランスインピーダンス利得が小さく
なるので増幅出力14の電圧を圧縮する。
【0052】また、増幅器1の入力にオフセット電圧Δ
Vがある場合に、増幅器1の出力でのオフセット電圧は
大入力制御の動作状態によらず、式(7)で示される。
Vがある場合に、増幅器1の出力でのオフセット電圧は
大入力制御の動作状態によらず、式(7)で示される。
【0053】
【0054】また、大入力制御が動作しないときのμβ
特性の遮断周波数は式(8)で示される。ここで、μβ
特性とはフィードバック制御における利得位相特性のこ
とを示す。
特性の遮断周波数は式(8)で示される。ここで、μβ
特性とはフィードバック制御における利得位相特性のこ
とを示す。
【0055】
【0056】ただし、C16:フォトダイオード15の
浮遊容量値、π:円周率 である。
浮遊容量値、π:円周率 である。
【0057】大入力制御が動作して帰還抵抗が小さくな
ると、μβ特性の遮断周波数が高くなり、μβ位相余裕
が小さくなる。それを避けるために、フリップフロップ
11のスイッチ制御信号43をFETスイッチ6のゲー
トに出力している。大入力制御が動作するとFETスイ
ッチ6がオン状態となり、位相補償コンデンサ7が付加
されてμβ位相余裕を確保する。
ると、μβ特性の遮断周波数が高くなり、μβ位相余裕
が小さくなる。それを避けるために、フリップフロップ
11のスイッチ制御信号43をFETスイッチ6のゲー
トに出力している。大入力制御が動作するとFETスイ
ッチ6がオン状態となり、位相補償コンデンサ7が付加
されてμβ位相余裕を確保する。
【0058】図2は図1の実施例に用いた制御回路の第
1の例を示す詳細ブロック図であり、図3は図2の制御
回路の動作を示すタイムチャートである。
1の例を示す詳細ブロック図であり、図3は図2の制御
回路の動作を示すタイムチャートである。
【0059】図2を参照すると、制御回路8は基準電圧
12より電圧値が低い基準電圧27を出力する基準電圧
発生回路30と、増幅出力14と基準電圧12および基
準電圧27とをそれぞれ比較する比較器28および21
と、比較器21の出力である比較出力信号31とリセッ
ト信号41とによりセットリセットされるフリップフロ
ップ22と、フリップフロップ22が出力するF/F信
号44を保持するDフリップフロップ24と、比較器2
1が出力する比較出力信号31を反転する反転器23
と、F/F信号44とDフリップフロップ24が出力す
るQ出力信号47との排他的論理和をとる排他的論理和
回路25と、排他的論理話回路25のEX出力信号49
と比較器28が出力する比較出力信号48との論理積を
とる論理積回路29とから構成されている。
12より電圧値が低い基準電圧27を出力する基準電圧
発生回路30と、増幅出力14と基準電圧12および基
準電圧27とをそれぞれ比較する比較器28および21
と、比較器21の出力である比較出力信号31とリセッ
ト信号41とによりセットリセットされるフリップフロ
ップ22と、フリップフロップ22が出力するF/F信
号44を保持するDフリップフロップ24と、比較器2
1が出力する比較出力信号31を反転する反転器23
と、F/F信号44とDフリップフロップ24が出力す
るQ出力信号47との排他的論理和をとる排他的論理和
回路25と、排他的論理話回路25のEX出力信号49
と比較器28が出力する比較出力信号48との論理積を
とる論理積回路29とから構成されている。
【0060】帰還増幅回路50からの増幅出力14は比
較器28と比較器21の一方の入力端に入力され、基準
電圧12は比較器28の他の入力端に、また基準電圧2
7は比較器21の他の入力端に入力される。フリップフ
ロップ22はF/F信号44を排他的論理和回路25の
一方の入力端とDフリップフロップ24のデータ入力端
45に出力する。反転器23は比較出力信号31を反転
しDフリップフロップ24のクロック入力端46へ出力
する。Dフリップフロップ24はQ出力信号47を排他
的論理和回路25の他の入力端へ出力する。排他的論理
和回路25のEX出力信号49と比較器28の比較出力
信号48とは論理積回路29で論理積がとられセット信
号42として図1のフリップフロップ11に出力する。
較器28と比較器21の一方の入力端に入力され、基準
電圧12は比較器28の他の入力端に、また基準電圧2
7は比較器21の他の入力端に入力される。フリップフ
ロップ22はF/F信号44を排他的論理和回路25の
一方の入力端とDフリップフロップ24のデータ入力端
45に出力する。反転器23は比較出力信号31を反転
しDフリップフロップ24のクロック入力端46へ出力
する。Dフリップフロップ24はQ出力信号47を排他
的論理和回路25の他の入力端へ出力する。排他的論理
和回路25のEX出力信号49と比較器28の比較出力
信号48とは論理積回路29で論理積がとられセット信
号42として図1のフリップフロップ11に出力する。
【0061】図3の最初の部分は増幅出力14が基準電
圧より高い場合を示し、図3の後半の部分は増幅出力1
4が基準電圧に接近した場合を示す。
圧より高い場合を示し、図3の後半の部分は増幅出力1
4が基準電圧に接近した場合を示す。
【0062】フリップフロップ22はリセット信号41
によりリセットされF/F信号44はLowレベルに保
持される。比較器21は増幅出力14と基準電圧27の
電圧とを比較し、増幅出力14が基準電圧27に較べて
高いためパルス状の比較出力信号31を出力する。
によりリセットされF/F信号44はLowレベルに保
持される。比較器21は増幅出力14と基準電圧27の
電圧とを比較し、増幅出力14が基準電圧27に較べて
高いためパルス状の比較出力信号31を出力する。
【0063】比較出力信号31はフリップフロップ22
をセットし続けるので、F/F信号44はHighレベ
ルに保持される。一方、反転器23は比較出力信号31
を反転したパルス状の信号をDフリップフロップ24の
クロック端46に出力する。
をセットし続けるので、F/F信号44はHighレベ
ルに保持される。一方、反転器23は比較出力信号31
を反転したパルス状の信号をDフリップフロップ24の
クロック端46に出力する。
【0064】このため、Dフリップフロップ24のデー
タ入力端45に入力されるF/F信号44は、1/2パ
ルス遅延したQ出力信号47として出力される。排他的
論理和回路25はQ出力信号47とF/F信号44との
排他的論理和をとりEX出力信号49を出力する。
タ入力端45に入力されるF/F信号44は、1/2パ
ルス遅延したQ出力信号47として出力される。排他的
論理和回路25はQ出力信号47とF/F信号44との
排他的論理和をとりEX出力信号49を出力する。
【0065】比較器28は増幅出力14と基準電圧12
との電圧とを比較し比較出力信号48を出力する。論理
積回路29は比較出力信号48とEX出力信号49との
論理積をとりセット信号42を出力する。
との電圧とを比較し比較出力信号48を出力する。論理
積回路29は比較出力信号48とEX出力信号49との
論理積をとりセット信号42を出力する。
【0066】上述のように、図3の最初の部分ではセッ
ト信号42が出力されるが、図3の後半の部分の場合の
ように、増幅出力14がゆらぎを生じ、基準電圧27よ
りは高いが基準電圧12より一部低くなるような信号で
あると、セット信号42は出力されない。
ト信号42が出力されるが、図3の後半の部分の場合の
ように、増幅出力14がゆらぎを生じ、基準電圧27よ
りは高いが基準電圧12より一部低くなるような信号で
あると、セット信号42は出力されない。
【0067】なお、基準電圧発生回路30が出力する基
準電圧27は、基準電圧12を抵抗分割して出力され
る。さらに、抵抗とツェナーダイオードとを使用して出
力される場合もある。
準電圧27は、基準電圧12を抵抗分割して出力され
る。さらに、抵抗とツェナーダイオードとを使用して出
力される場合もある。
【0068】図4は図1の実施例に用いた制御回路の第
2の例を示す詳細ブロック図であり、図5は図4の制御
回路の動作を示すタイムチャートである。
2の例を示す詳細ブロック図であり、図5は図4の制御
回路の動作を示すタイムチャートである。
【0069】図4を参照すると、制御回路8は増幅出力
14のピーク電圧を保持するピークホールド回路33
と、基準電圧12より電圧値が低い基準電圧27を出力
する基準電圧発生回路30と、ピークホールド回路33
の出力と基準電圧12とを比較する比較器28と、増幅
出力14と基準電圧27とを比較する比較器21と、比
較器21の出力である比較出力信号31とリセット信号
41とによりセットリセットされるフリップフロップ2
2と、フリップフロップ22が出力するF/F信号44
を保持するDフリップフロップ24と、比較器21が出
力する比較出力信号31を反転する反転器23と、Dフ
リップフロップ24のQ出力信号47と比較器28の比
較出力信号48とを入力するDフリップフロップ34と
から構成されている。
14のピーク電圧を保持するピークホールド回路33
と、基準電圧12より電圧値が低い基準電圧27を出力
する基準電圧発生回路30と、ピークホールド回路33
の出力と基準電圧12とを比較する比較器28と、増幅
出力14と基準電圧27とを比較する比較器21と、比
較器21の出力である比較出力信号31とリセット信号
41とによりセットリセットされるフリップフロップ2
2と、フリップフロップ22が出力するF/F信号44
を保持するDフリップフロップ24と、比較器21が出
力する比較出力信号31を反転する反転器23と、Dフ
リップフロップ24のQ出力信号47と比較器28の比
較出力信号48とを入力するDフリップフロップ34と
から構成されている。
【0070】図4において図2に示す構成要素に対応す
るものは同一の参照数字または符号を付し、その説明を
省略する。
るものは同一の参照数字または符号を付し、その説明を
省略する。
【0071】動作上の差異は、増幅出力14をピークホ
ールド回路33で保持した出力と基準電圧12とを比較
器28で比較し、比較出力信号48をQ出力信号47で
Dフリップフロップ34で保持しセット信号42として
出力することである。
ールド回路33で保持した出力と基準電圧12とを比較
器28で比較し、比較出力信号48をQ出力信号47で
Dフリップフロップ34で保持しセット信号42として
出力することである。
【0072】図5の最初の部分ではセット信号42は出
力されるが、後半の部分では増幅出力14の変動に応じ
てピークホールド回路33の出力が変動するため、電圧
レベルのゆらぎ状態により比較出力信号48がQ出力信
号47と位相がずれるので、セット信号42が出力され
ない。
力されるが、後半の部分では増幅出力14の変動に応じ
てピークホールド回路33の出力が変動するため、電圧
レベルのゆらぎ状態により比較出力信号48がQ出力信
号47と位相がずれるので、セット信号42が出力され
ない。
【0073】図6は図1の実施例に用いた制御回路の第
3の例を示す詳細ブロック図であり、図7は図6の制御
回路の動作を示すタイムチャートである。
3の例を示す詳細ブロック図であり、図7は図6の制御
回路の動作を示すタイムチャートである。
【0074】図6を参照すると、制御回路8は基準電圧
12より電圧値が低い基準電圧27を出力する基準電圧
発生回路30と、増幅出力14と基準電圧12および基
準電圧27とをそれぞれ比較する比較器28および21
と、比較器21の比較出力信号31とリセット信号41
とによりセットリセットされるフリップフロップ22
と、フリップフロップ22が出力するF/F信号44を
遅延させる遅延回路40と、遅延回路40の出力とF/
F信号44との排他的論理和をとる排他的論理和回路2
5と、排他的論理話回路25が出力するEX出力信号4
9と比較器28の比較出力信号48との論理積をとる論
理積回路29とから構成されている。
12より電圧値が低い基準電圧27を出力する基準電圧
発生回路30と、増幅出力14と基準電圧12および基
準電圧27とをそれぞれ比較する比較器28および21
と、比較器21の比較出力信号31とリセット信号41
とによりセットリセットされるフリップフロップ22
と、フリップフロップ22が出力するF/F信号44を
遅延させる遅延回路40と、遅延回路40の出力とF/
F信号44との排他的論理和をとる排他的論理和回路2
5と、排他的論理話回路25が出力するEX出力信号4
9と比較器28の比較出力信号48との論理積をとる論
理積回路29とから構成されている。
【0075】図6において図2に示す構成要素に対応す
るものは同一の参照数字または符号を付し、その説明を
省略する。
るものは同一の参照数字または符号を付し、その説明を
省略する。
【0076】動作上の差異は、図2のDフリップフロッ
プ24と反転器23による1/2パルス分相当の遅延機
能を遅延回路40で実現していることである。その他の
動作は図2の回路と同様なので説明を省略する。
プ24と反転器23による1/2パルス分相当の遅延機
能を遅延回路40で実現していることである。その他の
動作は図2の回路と同様なので説明を省略する。
【0077】
【発明の効果】以上説明したように、本発明の光受信前
置増幅器は、FETスイッチで増幅器とバッファ回路の
間の帰還抵抗を切替え、また位相補償コンデンサを切替
える制御回路を有するので、大信号入力時に増幅器のオ
フセットの変化を最小に押さえることができ、トランス
インピーダンス利得の変動がなく安定動作が期待でき、
またバースト状データの入力時にデータの振幅差を押さ
えることができるという効果を有している。
置増幅器は、FETスイッチで増幅器とバッファ回路の
間の帰還抵抗を切替え、また位相補償コンデンサを切替
える制御回路を有するので、大信号入力時に増幅器のオ
フセットの変化を最小に押さえることができ、トランス
インピーダンス利得の変動がなく安定動作が期待でき、
またバースト状データの入力時にデータの振幅差を押さ
えることができるという効果を有している。
【図1】本発明の光受信前置増幅器の一実施例を示すブ
ロック図である。
ロック図である。
【図2】図1の実施例に用いた制御回路の第1の例を示
す詳細ブロック図である。
す詳細ブロック図である。
【図3】図2の制御回路の動作を示すタイムチャートで
ある。
ある。
【図4】図1の実施例に用いた制御回路の第2の例を示
す詳細ブロック図である。
す詳細ブロック図である。
【図5】図4の制御回路の動作を示すタイムチャートで
ある。
ある。
【図6】図1の実施例に用いた制御回路の第3の例を示
す詳細ブロック図である。
す詳細ブロック図である。
【図7】図6の制御回路の動作を示すタイムチャートで
ある。
ある。
【図8】従来の光受信前置増幅器を示すブロック図であ
る。
る。
1,9 増幅器 2 バッファ回路 3,4,19,32 抵抗 5,6,10 FETスイッチ 7 位相補償コンデンサ 8 制御回路 11,22 フリップフロップ 12 基準電圧 13 受光電流信号 14 増幅出力 15 フォトダイオード 16 フォトダイオードの浮遊容量 17 電源端子 20 非反転出力 21,28 比較器 23 反転器 24,34 Dフリップフロップ 25 排他的論理和回路 26 比較出力信号 27 基準電圧 29 論理積回路 30 基準電圧発生回路 31 比較出力信号 33 ピークホールド回路 35 反転出力 40 遅延回路 41 リセット信号 42 セット信号 43 スイッチ制御信号 44 F/F信号 45 データ入力端 46 クロック入力端 47 Q出力信号 48 比較出力信号 49 EX出力信号 50 帰還増幅回路 51 大入力制御回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04B 10/28 H04B 9/00 Y 10/26 10/14 10/04 10/06
Claims (6)
- 【請求項1】 受光素子からの電流信号を増幅する光受
信前置増幅器において、前記電流信号の大きさに応じて
第1の制御信号により利得位相特性を可変する帰還増幅
回路と、前記帰還増幅回路の出力を基準電圧と比較し前
記第1の制御信号を前記帰還増幅回路に出力する大入力
制御回路とを備えたことを特徴とする光受信前置増幅
器。 - 【請求項2】 前記帰還増幅器が、前記電流信号を増幅
する増幅器と、前記増幅器の出力をバッファリングする
バッファ回路と、前記増幅器の利得を切替える帰還用の
第1の抵抗および第2の抵抗と、前記増幅器の位相補償
を行なう位相補償コンデンサと、利得および位相補償の
切替え動作を行なう第1のスイッチ素子および第2のス
イッチ素子とから構成されたことを特徴とする請求項1
記載の光受信前置増幅器。 - 【請求項3】 前記大入力制御回路が、前記基準電圧と
前記帰還増幅回路の出力とを比較し第2の制御信号を出
力する制御回路と、前記第2の制御信号およびリセット
信号によりセットリセットされ前記第1の制御信号を出
力するフリップフロップとから構成されたことを特徴と
する請求項1記載の光受信前置増幅器。 - 【請求項4】 前記制御回路が、前記基準電圧より電圧
値が低い第2の基準電圧を出力する基準電圧発生回路
と、前記帰還増幅回路の出力と前記基準電圧および前記
第2の基準電圧とをそれぞれ比較する第1の比較器およ
び第2の比較器と、前記第2の比較器の出力である比較
出力信号とリセット信号とによりセットリセットされる
フリップフロップと、前記フリップフロップの出力を保
持するDフリップフロップと、前記第2の比較器の出力
を反転する反転器と、前記フリップフロップの出力信号
と前記Dフリップフロップの出力信号との排他的論理和
をとる排他的論理和回路と、前記排他的論理話回路の出
力信号と前記第1の比較器の出力である比較出力信号と
の論理積をとる論理積回路とから構成されたことを特徴
とする請求項3記載の光受信前置増幅器。 - 【請求項5】 前記制御回路が、前記帰還増幅回路の出
力のピーク電圧を保持するピークホールド回路と、前記
基準電圧発生回路と、前記ピークホールド回路の出力と
前記基準電圧とを比較する前記第1の比較器と、前記帰
還増幅回路の出力と前記第2の基準電圧とを比較する前
記第2の比較器と、前記第2の比較器の出力である比較
出力信号と前記リセット信号とによりセットリセットさ
れるフリップフロップと、前記フリップフロップの出力
を保持する第1のDフリップフロップと、前記第2の比
較器の出力を反転する前記反転器と、前記第1のDフリ
ップフロップの出力信号と前記第1の比較器の出力であ
る比較出力信号とを入力する第2のDフリップフロップ
とから構成されたことを特徴とする請求項3記載の光受
信前置増幅器。 - 【請求項6】 前記制御回路が、前記基準電圧発生回路
と、前記帰還増幅回路の出力と前記基準電圧および前記
第2の基準電圧とをそれぞれ比較する第1の比較器およ
び第2の比較器と、前記第2の比較器の出力である比較
出力信号と前記リセット信号とによりセットリセットさ
れるフリップフロップと、前記フリップフロップの出力
信号を遅延させる遅延回路と、前記遅延回路の出力と前
記フリップフロップの出力信号との排他的論理和をとる
排他的論理和回路と、前記排他的論理話回路の出力信号
と前記第1の比較器の出力である比較出力信号との論理
積をとる論理積回路とから構成されたことを特徴とする
請求項3記載の光受信前置増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15315095A JPH098563A (ja) | 1995-06-20 | 1995-06-20 | 光受信前置増幅器 |
US08/666,199 US5812030A (en) | 1995-06-20 | 1996-06-20 | Amplifier device capable of carrying out a stable amplifying operation without a gain variation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15315095A JPH098563A (ja) | 1995-06-20 | 1995-06-20 | 光受信前置増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH098563A true JPH098563A (ja) | 1997-01-10 |
Family
ID=15556119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15315095A Pending JPH098563A (ja) | 1995-06-20 | 1995-06-20 | 光受信前置増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5812030A (ja) |
JP (1) | JPH098563A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952883A (en) * | 1996-10-25 | 1999-09-14 | Nec Corporation | Circuit arrangement for amplifying an electrical signal converted from an optical signal |
US6140878A (en) * | 1998-05-28 | 2000-10-31 | Nec Corporation | Transimpedance-type amplifier circuit with interchangeable resistance |
US6404282B2 (en) | 2000-05-12 | 2002-06-11 | Nec Corporation | Preamplification circuit |
JP2009088584A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
JP2009088581A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
WO2009066690A1 (ja) * | 2007-11-19 | 2009-05-28 | Fujikura Ltd. | 光バースト信号受信装置 |
JP2009232135A (ja) * | 2008-03-24 | 2009-10-08 | Hitachi Ltd | 光信号受信回路 |
WO2009153892A1 (ja) | 2008-06-17 | 2009-12-23 | 住友電気工業株式会社 | ゲイン制御を行なう増幅器および光モジュール |
JP2010232838A (ja) * | 2009-03-26 | 2010-10-14 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
JP2022538053A (ja) * | 2019-06-25 | 2022-08-31 | オックスフォード インストゥルメンツ テクノロジーズ オサケユイチア | プリアンプ回路 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19630406C1 (de) * | 1996-07-26 | 1998-01-29 | Sgs Thomson Microelectronics | Filterschaltung und damit ausgerüsteter Audiosignalprozessor |
JPH10290127A (ja) * | 1997-04-17 | 1998-10-27 | Rohm Co Ltd | 電流/電圧変換ic及び光電気変換ic |
JP3042473B2 (ja) * | 1997-11-14 | 2000-05-15 | 日本電気株式会社 | クロックバッファ回路 |
US6218905B1 (en) * | 1998-11-30 | 2001-04-17 | Vitesse Semiconductor | Common-gate transimpedance amplifier with dynamically controlled input impedance |
DE19930513A1 (de) * | 1999-07-05 | 2001-01-11 | Thomson Brandt Gmbh | Gerät zum Abtasten optischer Aufzeichnungsträger |
KR100326318B1 (ko) * | 2000-02-09 | 2002-03-08 | 윤종용 | 파장분할다중화 시스템용 광섬유 증폭기의 일시 과도 현상억제 장치 |
IT1316794B1 (it) * | 2000-03-09 | 2003-05-12 | Milano Politecnico | Circuito per rilevare con elevata precisione il tempo di arrivo deifotoni incidenti su fotodiodi a valanga a singolo fotone |
FR2815806B1 (fr) * | 2000-10-23 | 2002-11-29 | Commissariat Energie Atomique | Lecteur pour element de detection de rayonnements electromagnetiques, capteur, et procede de lecture correspondant |
JP3775574B2 (ja) * | 2001-05-22 | 2006-05-17 | シャープ株式会社 | 光結合装置 |
EP1322036A1 (fr) * | 2001-12-20 | 2003-06-25 | Koninklijke Philips Electronics N.V. | Dispositif comportant un amplificateur symétrique |
US6933786B1 (en) * | 2002-05-15 | 2005-08-23 | Cypress Semiconductor Corporation | Amplifier circuit and method |
US7305190B2 (en) * | 2003-05-06 | 2007-12-04 | Vitesse Semiconductor Corporation | Optical dispersion correction in transimpedance amplifiers |
CN1326399C (zh) * | 2004-04-29 | 2007-07-11 | 华亚微电子(上海)有限公司 | 隔行视频流到逐行视频流的转换方法与系统 |
US7205845B2 (en) * | 2004-07-02 | 2007-04-17 | Infineon Technologies Fiber Optics Gmbh | Amplifier circuit for converting the current signal from an optical receiving element into a voltage signal |
US20060087378A1 (en) * | 2004-10-26 | 2006-04-27 | Hiroshi Hayakawa | Preamplifier circuit having a variable feedback resistance |
KR100619361B1 (ko) * | 2005-01-29 | 2006-09-11 | 삼성전기주식회사 | 멀티 게인을 갖는 pdic |
US7659776B2 (en) * | 2006-10-17 | 2010-02-09 | Cypress Semiconductor Corporation | Offset voltage correction for high gain amplifier |
US7531783B2 (en) * | 2007-06-15 | 2009-05-12 | Honeywell International Inc. | Variable gain constant bandwidth trans-impedance amplifier for fiber optic rate sensor |
US8471639B2 (en) * | 2010-07-06 | 2013-06-25 | Luxtera Inc. | Method and system for a feedback transimpedance amplifier with sub-40khz low-frequency cutoff |
US8970300B2 (en) | 2013-04-16 | 2015-03-03 | Texas Instruments Deutschland Gmbh | Apparatus and method for transimpedance amplifiers with wide input current ranges |
US20220216841A1 (en) * | 2019-05-08 | 2022-07-07 | Nippon Telegraph And Telephone Corporation | Transimpedance Amplifier |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151205A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | 光受信回路 |
JPH04259105A (ja) * | 1991-02-14 | 1992-09-14 | Sharp Corp | 増幅回路 |
JPH06177663A (ja) * | 1992-12-04 | 1994-06-24 | Hitachi Ltd | 光電気変換トランジスタ回路 |
JPH06506805A (ja) * | 1991-04-11 | 1994-07-28 | ベル コミュニケーションズ リサーチ インコーポレーテッド | トランスインピーダンス差動増幅器 |
JPH06291574A (ja) * | 1993-04-05 | 1994-10-18 | Fuji Xerox Co Ltd | 利得制御回路 |
JPH08242127A (ja) * | 1994-12-30 | 1996-09-17 | At & T Corp | 補償回路付光トランスインピーダンス受信機 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3408579A (en) * | 1965-02-12 | 1968-10-29 | Bendix Corp | Variable phase shift generator |
JPS54143670A (en) * | 1978-04-28 | 1979-11-09 | Canon Inc | Distance measuring system |
US4574249A (en) * | 1981-09-08 | 1986-03-04 | At&T Bell Laboratories | Nonintegrating lightwave receiver |
US4459475A (en) * | 1982-03-29 | 1984-07-10 | Bell & Howell Company | Automatic calibration for D.C. transducers |
US4718119A (en) * | 1984-08-27 | 1988-01-05 | Motorola Inc. | AGC circuit including a precision voltage clamp and method |
JPS61239124A (ja) * | 1985-04-16 | 1986-10-24 | Matsushita Electric Ind Co Ltd | 光検出装置 |
-
1995
- 1995-06-20 JP JP15315095A patent/JPH098563A/ja active Pending
-
1996
- 1996-06-20 US US08/666,199 patent/US5812030A/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151205A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | 光受信回路 |
JPH04259105A (ja) * | 1991-02-14 | 1992-09-14 | Sharp Corp | 増幅回路 |
JPH06506805A (ja) * | 1991-04-11 | 1994-07-28 | ベル コミュニケーションズ リサーチ インコーポレーテッド | トランスインピーダンス差動増幅器 |
JPH06177663A (ja) * | 1992-12-04 | 1994-06-24 | Hitachi Ltd | 光電気変換トランジスタ回路 |
JPH06291574A (ja) * | 1993-04-05 | 1994-10-18 | Fuji Xerox Co Ltd | 利得制御回路 |
JPH08242127A (ja) * | 1994-12-30 | 1996-09-17 | At & T Corp | 補償回路付光トランスインピーダンス受信機 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952883A (en) * | 1996-10-25 | 1999-09-14 | Nec Corporation | Circuit arrangement for amplifying an electrical signal converted from an optical signal |
US6140878A (en) * | 1998-05-28 | 2000-10-31 | Nec Corporation | Transimpedance-type amplifier circuit with interchangeable resistance |
US6404282B2 (en) | 2000-05-12 | 2002-06-11 | Nec Corporation | Preamplification circuit |
JP4687699B2 (ja) * | 2007-09-27 | 2011-05-25 | Tdk株式会社 | 増幅回路及びこれを備える光ピックアップ |
JP2009088581A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
JP2009088584A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
WO2009066690A1 (ja) * | 2007-11-19 | 2009-05-28 | Fujikura Ltd. | 光バースト信号受信装置 |
JP2009232135A (ja) * | 2008-03-24 | 2009-10-08 | Hitachi Ltd | 光信号受信回路 |
US8170425B2 (en) | 2008-03-24 | 2012-05-01 | Hitachi, Ltd. | Optical signal receiving circuit |
WO2009153892A1 (ja) | 2008-06-17 | 2009-12-23 | 住友電気工業株式会社 | ゲイン制御を行なう増幅器および光モジュール |
US8248165B2 (en) | 2008-06-17 | 2012-08-21 | Sumitomo Electric Industries, Ltd. | Amplifier and optical module performing gain control |
JP2010232838A (ja) * | 2009-03-26 | 2010-10-14 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
JP2022538053A (ja) * | 2019-06-25 | 2022-08-31 | オックスフォード インストゥルメンツ テクノロジーズ オサケユイチア | プリアンプ回路 |
US11811376B2 (en) | 2019-06-25 | 2023-11-07 | Oxford Instruments Technologies Oy | Preamplifier circuit |
Also Published As
Publication number | Publication date |
---|---|
US5812030A (en) | 1998-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH098563A (ja) | 光受信前置増幅器 | |
JP3039439B2 (ja) | 識別レベル制御回路 | |
JPH06232917A (ja) | デジタルデータ受信機 | |
KR900013742A (ko) | 버스트 모드 디지탈 데이타 수신기 | |
US7548700B2 (en) | Receiving apparatus and method thereof | |
KR100268141B1 (ko) | 신호 입력 판정 장치 및 비교 장치 | |
US7602237B2 (en) | Amplifying circuit | |
JP3042608B2 (ja) | バースト光受信回路 | |
US20030098724A1 (en) | Receiving circuit | |
JP2007174440A (ja) | 光受信回路 | |
US4817208A (en) | Fiber optic receiver | |
US6100764A (en) | Remote control preamp circuit | |
ATE316713T1 (de) | Lvds empfänger unter verwendung von differentiellen verstärkern | |
US4692687A (en) | Optical pulse receiving device | |
JP3795626B2 (ja) | 受信回路 | |
JPH1013361A (ja) | 光受信器 | |
JPS62154928A (ja) | 光受信回路 | |
JP4088385B2 (ja) | 光送信器及び光通信システム | |
JPH0479525A (ja) | 信号受信回路及びこれを使用した光パルス受信回路 | |
JP2809549B2 (ja) | 増幅装置 | |
JPH0810808B2 (ja) | 単極性符号・双極性符号変換回路 | |
JPH05259777A (ja) | 光受信回路 | |
KR0120534B1 (ko) | 펄스폭 신장회로 | |
JP3399477B2 (ja) | 増幅回路 | |
JP2002217833A (ja) | 光受信器 |