KR100619361B1 - 멀티 게인을 갖는 ｐｄｉｃ - Google Patents

멀티 게인을 갖는 ｐｄｉｃ Download PDF

Info

Publication number
KR100619361B1
KR100619361B1 KR1020050008331A KR20050008331A KR100619361B1 KR 100619361 B1 KR100619361 B1 KR 100619361B1 KR 1020050008331 A KR1020050008331 A KR 1020050008331A KR 20050008331 A KR20050008331 A KR 20050008331A KR 100619361 B1 KR100619361 B1 KR 100619361B1
Authority
KR
South Korea
Prior art keywords
input
gain
signal
output
current
Prior art date
Application number
KR1020050008331A
Other languages
English (en)
Other versions
KR20060087630A (ko
Inventor
김상석
권경수
공정철
황현석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050008331A priority Critical patent/KR100619361B1/ko
Priority to JP2005103427A priority patent/JP2006211629A/ja
Priority to US11/107,205 priority patent/US7180374B2/en
Publication of KR20060087630A publication Critical patent/KR20060087630A/ko
Application granted granted Critical
Publication of KR100619361B1 publication Critical patent/KR100619361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13—Optical detectors therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 멀티 게인 스테이지를 갖는 PDIC 회로에 관한 것이다. 보다 구체적으로, 본 발명은 멀티플렉서를 사용하여 하나의 출력 스테이지로 멀티 게인을 구현할 수 있는 멀티 게인 스테이지를 갖는 PDIC 회로에 관한 것이다. 또한, 본 발명은 멀티 게인 스테이트를 갖는 전류-전압 변환 회로를 사용함으로써 증폭부의 입력 오프셋 전압을 안정화할 수 있는 멀티 게인 PDIC 회로에 관한 것이다.
멀티 게인, PDIC, 오프셋 전압, 멀티플렉서

Description

멀티 게인을 갖는 ＰＤＩＣ{Photo diode integrated circuit having multiple gains}
도1은 종래의 2개의 게인 스테이트를 갖는 PDIC회로를 나타낸다.
도2는 본 발명의 일 실시예에 따른 멀티 게인 PDIC 회로를 나타낸다.
도3은 본 발명의 일 실시예에 따른 멀티 게인 PDIC를 구성하는 멀티플렉서의 내부 구성도를 나타낸다.
도4는 본 발명의 또다른 실시예에 따른 PDIC의 구성을 나타낸다.
도5는 본 발명의 또다른 실시예에 따른 PDIC의 구성을 나타낸다.
※ 도면의 주요 부분의 부호 설명 ※
21 : 전류-전압 변환부 22 : 증폭부
23 : 증폭기 24 : 입력 증폭단
25,28,29 : 출력 증폭단 26,27 : 멀티플렉서
본 발명은 멀티 게인 스테이지를 갖는 PDIC 회로에 관한 것이다.
보다 구체적으로, 본 발명은 멀티플렉서를 사용하여 하나의 출력 스테이지로 멀티 게인을 구현할 수 있는 멀티 게인 스테이지를 갖는 PDIC 회로에 관한 것이다. 또한, 본 발명은 멀티 게인 스테이트를 갖는 전류-전압 변환 회로를 사용함으로써 증폭부의 입력 오프셋 전압을 안정화할 수 있는 멀티 게인 PDIC 회로에 관한 것이다.
광 저장장치(optical storage) 시장의 주류는 최근 CD-ROM에서 DVD기록계 시장으로 급격하게 변화하고 있다.
이런 추세와 함께 광 저장장치 드라이버 업체들은 고배속의 DVD 디스크에 기록하기 위해 많은 기술 개발을 하고 있다. 드라이버 업체들은 고배속으로 개발을 하기 위해 여러 가지 다양한 서보 방식을 연구하여 실제 제품에 적용하고 있다.
대부분의 드라이버 업체들은 4배속 이전까지는 샘플 앤 홀드(Sample and Hold) 방식을 채용하였으나, 8배속 이후로는 또다른 서보 방식인 에버리지(Average) 서보 방식으로 전환되는 추세에 있다.
에버리지 서보 방식이란, Disk에 반사된 출력 펄스의 레벨을 평균하여 기준 전압과 비교한 후 0인지 1인지 판별을 하기 때문에 에버리지 서보 방식의 경우, 다양한 레벨의 출력이 필요하다. 따라서, PDIC에서는 다양한 게인 스테이트가 필요하고, 10 스테이트 이상의 게인이 필요한 경우도 발생하게 된다.
드라이버 업체에서 에버리지 서보 방식을 채용할 경우, PDIC에서는 멀티 게인 스테이트가 필요하다. 즉, 8배속 광 저장장치에 대응하기 위해서는 8개의 게인 스테이트가 필요하며, 16배속 광 저장장치에 대응하기 16개의 게인 스테이트가 필요하게 된다.
도1은 종래의 통상적인 방식에 따른 2개의 게인 스테이트, 즉 하이 게인과 로우 게인 스테이트를 갖는 PDIC회로를 나타낸다. 일반적으로 기록계용 PDIC의 경우 2개의 게인 스테이트는 쓰기 동작을 위한 로우 게인 스테이트와 읽기 동작을 위한 하이 게인 스테이트를 갖는다. 쓰기 동작시와 읽기 동작시 일때 게인을 다르게 가져감으로써 PDIC의 발광소자인 레이저 다이오드의 파워에 따른 출력 레벨을 일정하게 유지하게 된다.
PDIC는 입력되는 광 신호에 의해 발생하는 전류를 전압으로 변환시켜주는 전류-전압 변환부(11)와 전압 신호를 동작 상태에 따라 서로 다른 게인에 의해 증폭하여 출력하는 증폭부(12)로 구성된다.
전류-전압 변환부(11)는 광전변환소자인 포토 다이오드(PD), 증폭기(13), 피드백 저항(RIV) 및 기준 저항(RREF1)로 구성된다.
증폭부(12)는 입력 스테이지를 구성하는 입력 증폭단(14), 하이 게인용 출력 증폭단(15), 하이 게인용 피드백 저항(RHG), 제1 스위치(SW1), 로우 게인용 출력 증폭단(16), 로우 게인용 피드백 저항(RLG), 제2 스위치(SW2) 및 기준 저항(RREF2)으로 구성된다. 입력 증폭단(14)는 기준 저항(RREF) 및 피드백 저항(RHG, RLG)의 비에 따라 소정의 게인을 가지며, 출력 증폭단(15,16)의 게인은 1이다.
하이 게인 동작시에는 제1 스위치(SW1)는 온이고, 제2 스위치(SW2)는 오프가 되어, 출력 전압은 다음 식과 같다.
Figure 112005005526333-pat00001
여기서, VIN은 전류-전압 변환부(11)에 증폭부(12)의 입력 스테이지(14)의 비반전 입력단으로 전달되는 전압값이다.
마찬가지로, 로우 게인 동작시에는 제1 스위치(SW1)는 오프, 제2 스위치(SW2)는 온이 되어, 출력 전압은 다음 식과 같다.
Figure 112005005526333-pat00002
쓰기 동작시에는 강한 광신호에 의해 강한 입력 전압이 전달되므로, 로우 게인 상태에서 입력 전압 VIN을 증폭시켜 출력하고, 읽기 동작시에는 상대적으로 약한 광신호에 의해 약한 입력 전압이 전달되므로, 하이 게인 상태에서 입력 전압 VIN을 증폭시켜 출력한다.
지금까지 많은 광 저장장치 생산업체들은 도1과 같이 필요한 요구되는 동작 스테이트 각각에 대해 별도의 출력 스테이지 즉 별도의 버퍼(15,16) 및 피드백 저항(RHG, RLG)를 마련하고, 이를 게인 스위칭(gain switching)하는 방식을 취하고 있다.
그러나, 도1에 도시된 방식의 경우, 하이 게인 동작 스테이트와 로우 게인 동작 스테이트 각각을 동시에 만족할 수 있는 오프셋을 맞추기가 어렵다는 단점이 있다.
즉, 하이 게인 스테이트와 로우 게인 스테이트 시의 피드백 저항은 서로 다른 값을 갖고, 서로 다른 피드백 저항값 때문에 하이 게인 스테이트에서의 피드백 저항(RHG)을 흐르는 피드백 전류와 로우 게인 스테이트에서 피드백 저항(RLG)을 흐르는 피드백 전류도 서로 다른 값을 갖게 된다. 따라서, 증폭부(12)의 기준저항(RREF2)에 걸리는 전압도 달라지며, 결과적으로 입력 증폭단(14)의 입력단에 걸리는 오프셋 전압도 하이 게인 스테이트 및 로우 게인 스테이트에 따라 달라지게 된다. 이와 같이 게인 스테이트에 따라 달라지는 오프셋 전압을 정확하게 맞추지 못하면 출력 레벨에 변화를 가져오게 되어, 오차 발생의 원인이 된다.
또한 두 개의 동작 스테이트에 대해 두 개의 출력 스테이지를 사용함으로써 회로 상의 크로스토크(crosstalk)가 발생한다는 문제점이 있다. PDIC 회로에서의 크로스토크 현상이란 다음과 같은 경우를 말한다.
예를 들어 로인 게인 동작 상태일 때는 하이 게인용 출력 스테이지(15)가 동작을 하지 않도록 해야 하지만, 도1에 도시된 종래 회로에서는 로우 게인 동작 상태에서 하이 게인용 출력스테이지(15)가 완전하게 동작 오프 상태가 되지 않고 일정한 신호가 나오며, 하이 게인 동작 상태에서도 마찬가지의 현상이 나타난다. 이와 같은 크로스토크 현상은 출력 전압 레벨 (Vout)에 영향을 주어 출력 전압 레벨 에 오차를 발생시키게 된다.
도1을 참조하여 PDIC가 2개의 게인 스테이트, 즉 읽기 동작 스테이트 및 쓰기 동작 스테이트를 갖는 경우를 예로 들어 설명하였으나, 이와 같은 문제점은 두 개 이상의 동작 스테이트 즉, 8개 또는 16개의 게인 스테이트를 갖는 경우에는 보다 심각해질 수 있다.
이와 관련하여, 일본 특개2000-138548호에는 피드백 캐패시터에 멀티플렉서를 장착한 이득 가변 반전증폭회로를 개시하고 있으나, 이는 단순히 피드백 캐패시터의 이득값만을 가변시킬 수 있는 구성으로서, PDIC 회로에서 보다 적절하게 적용될 수 있는 회로 구성이 될 수 없다. PDIC용 회로에서는 하나의 증폭단을 사용하여 가변 이득을 제공하며, 동시에 입력단측에서의 오프셋 전압도 적용예에 따라 가변시킬 수 있는 회로가 요구된다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위해 하나의 출력 스테이지 회로를 사용하여, 다수의 게인 스테이트를 구현할 수 있는 멀티 게인 PDIC 회로를 제공하는 것을 목적으로 한다.
또한, 본 발명은 구동 입력단에 멀티플렉서를 사용하여 종래 멀티 게인 PDIC 회로의 크로스토크(crosstalk) 현상을 제거하는 것을 목적으로 한다.
또한, 본 발명은 하이 게인과 로우 게인일 때 모두 최적의 오프셋 값을 갖는 PDIC 회로를 구현하는 것을 목적으로 한다.
또한, 최근 픽업 장치(pickup device)의 슬림화로 인해 PDIC 회로의 사이즈도 상당히 중요한 요소됨에 따라 더 많은 기능을 구현 할 수 있도록 하면서 동시에 IC 칩 사이즈는 줄여야 한다. 본 발명은 이러한 과제를 해결하기 위해 하나의 출력 스테이지로 멀티 게인 스테이트를 구현함으로써 PDIC의 칩 사이즈를 줄이는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 멀티 이득을 갖는 PDIC는, 입력되는 광신호에 따라 발생하는 전류 신호를 전압 신호로 변환하여 출력하는 전류-전압 변환부; 제1 입력단에 의해 상기 전류-전압 변환부에 연결되며, 상기 전압 신호를 수신하여 증폭하는 입력 증폭단; 상기 입력 증폭단의 제2 입력단에 연결된 기준 저항부; 상기 입력 증폭단의 출력단에 연결된 한 개의 출력 증폭단; 상기 입력 증폭단의 제2 입력단과 상기 출력 증폭단의 출력 사이에 병렬로 연결되며, 서로 다른 저항값을 갖는 복수의 저항소자를 포함하는 피드백 저항부; 및 상기 피드백 저항부의 복수의 저항 중 하나를 선택적으로 연결하는 스위칭부를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
본 발명의 또다른 실시예에 따른 멀티 게인을 갖는 PDIC는, 입력되는 광신호에 따라 발생하는 전류 신호를 전압 신호로 변환하여 출력하며, 가변 오프셋 전압 을 갖는 전류-전압 변환부; 제1 입력단에 의해 상기 전류-전압 변환부에 연결되며, 상기 전압 신호를 수신하여 증폭하는 입력 증폭단; 상기 입력 증폭단의 제2 입력단에 연결된 기준 저항; 상기 입력 증폭단의 출력단에 연결된 한 개의 출력 증폭단; 상기 입력 증폭단의 다른 입력단과 상기 출력 증폭단의 출력 사이에 병렬로 연결되어, 서로 다른 저항값을 갖는 복수의 저항소자를 포함하는 피드백 저항부; 및 상기 피드백 저항의 복수의 저항 중 하나를 선택적으로 연결하는 제1 스위칭부를 포함하는 것을 특징으로 한다.
본 발명의 또다른 실시예에 따른 멀티 게인을 갖는 PDIC는, 광신호를 수신하고, 그에 따라 발생하는 전류 신호를 전압 신호로 변환하여 출력하며, 가변 오프셋 전압을 갖는 전류-전압 변환부; 제1 입력단에 의해 상기 전류-전압 변환부에 연결되며, 상기 전압 신호를 수신하여 증폭하는 입력 증폭단; 상기 입력 증폭단의 제2 입력단에 연결된 기준 저항; 상기 입력 증폭단의 출력단에 연결된 복수의 출력 증폭단; 상기 입력 증폭단의 다른 입력단과 상기 복수의 출력 증폭단 각각의 출력 사이에 연결된 피드백 저항; 및 상기 피드백 저항 각각에 연결된 스위칭 소자를 포함하는 것을 특징으로 한다.
이하 도면을 참조하여 본 발명의 실시예들을 보다 상세히 설명한다.
도2는 본 발명의 일 실시예에 따른 멀티 게인 PDIC 회로를 나타낸다. 도2에 도시된 바와 같이 본 발명에 따른 멀티 게인을 갖는 PDIC는 멀티플렉서(MUX)를 사 용하여, 하나의 출력 스테이지 회로에 의해 구현된다.
도2에 도시된 바와 같이, 본 발명에 따른 멀티 게인 PDIC 회로는 PDIC는 광 신호에서 발생하는 전류를 전압으로 변환시켜주는 전류-전압 변환부(21)와 전압 신호를 동작 상태에 따라 서로 다른 게인에 의해 증폭하여 출력하는 증폭부(22)로 구성된다.
전류-전압 변환부(21)는 광전변환소자인 포토 다이오드(PD), 증폭기(23), 피드백 저항(RIV) 및 기준 저항(RREF1)으로 구성된다.
증폭부(22)는 입력 스테이지를 구성하는 입력 증폭단(24), 출력 스테이지를 구성하는 출력 증폭단(25), 병렬로 연결된 하이 게인용 피드백 저항(RHG) 및 로우 게인용 피드백 저항(RLG), 단자(SW3)에 입력되는 신호에 따라 하이 게인용 피드백 저항(RHG)과 로우 게인용 피드백 저항(RLG) 중 하나를 선택적으로 연결하는 2 ×1 멀티플렉서(26) 및 기준 저항(RREF2)으로 구성된다. 입력 증폭단(24)는 기준 저항(RREF) 및 피드백 저항(RHG 또는 RLG)의 비에 따라 소정의 게인을 가지며, 출력 증폭단(25)의 게인은 1이다.
게인 스테이지 하이 게인과 로우 게인, 2개의 게인 스테이트를 갖는 멀티 게인 PDIC를 예로 들어 설명하지만, 게인 스테이트가 2개 이상인 경우 즉 게인 스테이트가 3개, 4개, 5개 또는 그 이상인 경우에도 마찬가지로, 도2의 2 ×1 멀티플렉서 대신에 3 ×1 멀티플렉서, 4 ×1 멀티플렉서, 5 ×1 멀티플레서 등을 사용하고, 피드백 저항(RHG, RLG) 대신 필요한 게인에 따라 서로 다른 저항값을 갖는 복수의 피드백 저항들을 병렬로 연결함으로써 다수의 본 발명에 따른 멀티 게인 PDIC 회로 를 구현할 수 있다.
도2의 멀티플렉서(26)의 단자(SW3)에 인가되는 신호에 따라 게인 스테이트가 하이 게인 스테이트에서 로우 게인 스테이트로 또는 그 반대로 스위칭된다.
다시 도2를 참조하면, 하이 게인 동작시에는 단자(SW3)에 게인 선택 신호로서 ON 신호, 예컨대 1V가 입력되며, 하이 게인 피드백 저항(RHG)이 연결되고, 로우 게인 피드백 저항(RLG)은 연결되지 않는다. 이 때, 출력 전압(Vout)은 다음과 같다.
Figure 112005005526333-pat00003
여기서, VIN은 전류-전압 변환부(21)에서 증폭부(22)의 입력 스테이지(24)의 비반전 입력단으로 전달되는 전압값이다.
마찬가지로, 로우 게인 동작시, 하이 게인 동작시에는 멀티플렉서(26)의 단자(SW3)에 게인 선택 신호로서 OFF 신호, 예컨대 0V가 입력되며, 하이 게인 피드백 저항(RHG)이 연결되고, 로우 게인 피드백 저항(RLG)은 연결되지 않는다. 이 때, 출력 전압(Vout)은 다음과 같다.
Figure 112005005526333-pat00004
도3은 도2에 도시된 본 발명의 일 실시예에 따른 멀티 게인 PDIC의 멀티플렉서(26)의 내부구성도를 나타낸다.
Vcc에는 구동 전압이 인가되고, GND에는 접지가 연결된다. 단자(SW3)에 인가되는 전압에 따라 하이 게인 또는 로우 게인 스테이트가 결정된다.
도3을 참조하면, 단자(SW3)에 예컨대 1V가 인가되는 경우는 G2가 온이 되고, G5가 온이 되어, 출력단(Y)에는 A가 출력값으로 나타난다.
단자(SW3)에 0V가 인가되는 경우는 G1은 온이 되고, G7이 온이 되어, 출력단(Y)에 B가 출력값으로 나타난다.
따라서, A에 하이 게인 피드백 저항(RHG)을 연결하고, B에 로우 게인 피드백 저항(RLG)을 연결하면, 도2의 멀티플렉서(26)로서 동작하게 단자(SW3)에 온 신호가 입력될 때 하이 게인 스테이트가 되고, 오프 신호가 입력될 때 로우 게인 스테이트가 된다. 그와 반대로 연결하면, 단자(SW3)에 오프 신호가 입력될 때 하이 게인 스테이트가 되고, 온 신호가 입력될 때 로우 게인 스테이트가 된다.
도3의 멀티플렉스는 PDIC가 2개의 게인 스테이트를 갖는 경우에만 적용되는 것으로서, 2개의 이상의 게인 스테이트를 갖는 경우에는 게인 스테이트 수에 맞는 출력값을 갖는 멀티플렉서를 사용하여야 한다.
게인 스테이트가 2개 이상인 경우에는 멀티플렉서(26)의 단자(SW3)에 게인 선택 신호로서 온, 오프 신호가 아닌 다양한 전압값의 입력 신호를 인가하여 적절한 게인을 얻기 위한 피드백 저항값을 선택할 수 있다.
도4는 본 발명의 또다른 실시예에 따른 PDIC의 구성을 나타낸다.
본 발명에 따른 멀티 게인 PDIC 회로는 PDIC는 광 신호에서 발생하는 전류를 전압으로 변환시켜주는 전류-전압 변환부(21)와 전압 신호를 동작 상태에 따라 서로 다른 게인에 의해 증폭하여 출력하는 증폭부(22)로 구성된다.
증폭부(22)는 도2에 도시된 실시예에서의 증폭부(22)와 그 구성 및 동작이 동일하다.
전류-전압 변환부(21)는 광전변환소자인 포토 다이오드(PD), 증폭기(23), 피드백 저항(RIV), 하이 게인 기준 저항(RREF(HG))과 로우 게인 기준 저항(RREF(LG)), 및 기준 저항(RREF(HG) 또는 RREF(LG))을 선택적으로 연결해주는 2×1 멀티플렉서(27)로 구성된다.
멀티플렉서(27)는 도2의 멀티플렉서(26)와 동일한 구성을 가질 수 있다.
증폭부(22)의 입력 스테이지를 구성하는 증폭기(22)는 구동 전압이 5V인 경우 오프셋 전압으로 약 2.1V를 갖게 된다. 증폭기(22)에 구동전압으로 +5V와 -5V를 사용하는 경우에는 증폭기(22)의 오프셋 전압은 이상적으로 0V이다.
그러나, 종래의 PDIC 회로의 경우 하이 게인 스테이트와 로우 게인 스테이트 시의 피드백 저항(RHG, RLG)은 서로 다른 값을 갖고, 서로 다른 피드백 저항값 때문에 하이 게인 스테이트에서의 피드백 저항(RHG)을 통해 흐르는 피드백 전류와 로우 게인 스테이트에서 피드백 저항(RLG)을 통해 흐르는 피드백 전류도 서로 다른 값을 갖게 된다. 따라서, 기준저항(RREF2)에 걸리는 전압도 달라지며, 결과적으로 입력 증폭단(24)의 입력단에 걸리는 오프셋 전압도 하이 게인 스테이트 및 로우 게인 스테이트에 따라 달라지게 된다.
동작 스테이트에 따라 입력 증폭단(24)의 입력단에 걸리는 오프셋 전압이 달라지게 되면, 그에 따라 출력 전압 레벨도 달라지게 되며, 이는 PDIC 회로의 오차 발생 원인이 된다.
도4에서와 같이, 전류-전압 변환회로(21)의 기준 저항(RREF(HG), RREF(LG))을 동작 스테이트에 따라 변경하여 전류-전압 변환회로(21)의 게인을 조정하여 줌으로써 입력 증폭단(24)의 입력단에 걸리는 오프셋 전압을 스테이트의 변화에도 일정하도록 조정할 수 있다.
하이 게인 스테이트와 로우 게인 스테이트 각각에서의 입력 전압(VIN)을 측정한 뒤에, 하이 게인 스테이트과 로우 게인 스테이트에서의 입력 전압(VIN)이 전류-전압 변환회로(21)의 게인 값이 같아지도록 전류-전압 변환회로(21)의 기준 저항(RREF(HG), RREF(LG))을 설정한다.
그리고 나서, 도4에 도시된 바와 같이, 하이 게인 기준저항(RREF(HG))과 로우 게인 기준저항(RREF(LG))을 멀티플렉서(27)와 기준 전압 단자(VREF) 사이에 병렬로 연결한다. 멀티플렉서(27)는 도3에 도시된 바와 같은 구성을 가질 수 있으며, A단자에는 하이 게인 기준저항(RREF(HG))을 연결하고, B단자에는 로우 게인 기준저항(RREF(LG))을 연결하거나, 그와 반대로 연결한다.
도2의 실시예를 참조하여 설명한 바와 마찬가지로, 멀티플렉서(27)의 단자(SW3)에 입력되는 신호에 따라 하이 게인 기준저항(RREF(HG)) 또는 로우 게인 기준저항(RREF(LG))이 선택적으로 연결된다.
이와 같이, 동작 스테이트에 따라 적절한 오프셋 전압을 갖도록 전류-전압 변환회로(21)의 게인을 변경하여 줌으로써 입력 증폭단(24)에 입력되는 전압을 일정하게 유지하여 출력 전압의 오차를 줄일 수 있다.
2개 이상의 게인 스테이트를 갖는 경우에는 각 게인 스테이트마다 적절한 게인을 갖도록 별도의 기준 저항을 마련하고, 게인 스테이트 수에 대응하는 멀티플렉서(27)를 사용함으로써 입력 증폭단(24)의 오프셋 전압을 일정하게 조정할 수 있다.
도5는 본 발명의 또다른 실시예에 따른 멀티 게인 PDIC 회로의 구성을 나타낸다.
도5에 도시된 바와 같이, 전류-전압 변환부(21)는 도4에 도시된 실시예와 마찬가지로 광전변환소자인 포토 다이오드(PD), 증폭기(23), 피드백 저항(RIV), 하이 게인 기준 저항(RREF(HG))과 로우 게인 기준 저항(RREF(LG)), 및 기준 저항(RREF(HG) 또는 RREF(LG))을 선택적으로 연결해주는 2×1 멀티플렉서(27)로 구성된다.
증폭부(22)는 입력 스테이지를 구성하는 입력 증폭단(24), 하이 게인용 출력 증폭단(28), 하이 게인용 피드백 저항(RHG), 제1 스위치(SW1), 로우 게인용 출력 증폭단(29), 로우 게인용 피드백 저항(RLG), 제2 스위치(SW2) 및 기준 저항(RREF2)으로 구성된다. 입력 증폭단(14)는 기준 저항(RREF) 및 피드백 저항의 비에 따라 소정의 게인을 가지며, 출력 증폭단(28,29)의 게인은 1이다.
즉, 도5에 도시된 실시예에서, 증폭부(22)는 게인 스테이트에 대해 2개의 출력 증폭단(28,29)를 사용하여 구성되며, 하이 게인 스테이트인 경우에는 SW1을 온, SW2를 오프시키고, 로우 게인 스테이트인 경우에는 SW1을 오프, SW2를 온 시킴으로써 멀티 게인 PDIC를 구현하게 된다.
전류-전압 변환부(21)는 도4에 도시된 실시예와 마찬가지로 동작 스테이트에 따라 증폭기(23)의 게인을 조정함으로써 입력 증폭단(24)의 오프셋 전압을 동작 스테이트의 변경에도 일정하게 유지하여 출력 전압 레벨의 오차를 줄여준다.
마찬가지로, 2개 이상의 게인 스테이트를 갖는 경우에는 각 게인 스테이트마다 별도의 기준 저항을 마련하여, 게인 스테이트 수에 대응하는 멀티플렉서(27)를 사용함으로써 입력 증폭단(24)의 오프셋 전압을 조정할 수 있다.
본 발명에 따르면, 구동 입력단에 MUX를 사용함으로써 crosstalk 현상을 제거 할 수 있는 멀티 게인 PDIC 회로를 제공할 수 있다.
본 발명의 PDIC 회로에 따르면, 하나의 출력 스테이지 회로를 사용하여, 다수의 게인 스테이트를 갖는 멀티 게인 스테이트를 구현할 수 있다. 즉, 8 X 1 멀티플렉서, 16 X 1 멀티플렉서를 사용함으로써 하나의 출력 스테이지 회로를 사용하여 8개의 게인 스테이트를 가진 PDIC 또는, 16개의 게인 스테이트를 가진 PDIC 구현할 수 있다. 이와 같은 멀티 게인 스테이트는 에버리지 서보(Average Servo) 방식을 채택할 경우에 요구된다.
본 발명에 따르면, 하이 게인과 로우 게인일 때 모두 최적의 오프셋 값을 갖는 PDIC 회로를 구현할 수 있다.
본 발명의 PDIC 회로는 하나의 출력 스테이지로 멀티 게인 스테이트를 구현하기 때문에, PDIC의 칩 사이즈를 줄일 수 있다.
이상 본 발명을 실시예를 통해 설명하였으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.

Claims (9)

  1. 입력되는 광신호에 따라 발생하는 전류 신호를 전압 신호로 변환하여 출력하는 전류-전압 변환부;
    제1 입력단에 의해 상기 전류-전압 변환부에 연결되며, 상기 전압 신호를 수신하여 증폭하는 입력 증폭단;
    상기 입력 증폭단의 제2 입력단에 연결된 기준 저항부;
    상기 입력 증폭단의 출력단에 연결된 한 개의 출력 증폭단;
    상기 입력 증폭단의 제2 입력단과 상기 출력 증폭단의 출력 사이에 병렬로 연결되며, 서로 다른 저항값을 갖는 복수의 저항소자를 포함하는 피드백 저항부; 및
    상기 피드백 저항부의 복수의 저항 중 하나를 선택적으로 연결하는 스위칭부;
    를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
  2. 제1항에 있어서,
    상기 스위칭부는 입력되는 신호에 따라 상기 피드백 저항부의 상기 복수의 저항소자 중 하나를 선택적으로 연결하는 멀티플렉서를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
  3. 입력되는 광신호에 따라 발생하는 전류 신호를 전압 신호로 변환하여 출력하며, 가변 오프셋 전압을 갖는 전류-전압 변환부;
    제1 입력단에 의해 상기 전류-전압 변환부에 연결되며, 상기 전압 신호를 수신하여 증폭하는 입력 증폭단;
    상기 입력 증폭단의 제2 입력단에 연결된 기준 저항;
    상기 입력 증폭단의 출력단에 연결된 한 개의 출력 증폭단;
    상기 입력 증폭단의 다른 입력단과 상기 출력 증폭단의 출력 사이에 병렬로 연결되어, 서로 다른 저항값을 갖는 복수의 저항소자를 포함하는 피드백 저항부; 및
    상기 피드백 저항의 복수의 저항 중 하나를 선택적으로 연결하는 제1 스위칭부;
    를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
  4. 제3항에 있어서,
    상기 제1 스위칭부는 입력되는 신호에 따라 상기 피드백 저항부의 상기 복수의 저항소자 중 하나를 선택적으로 연결하는 멀티플렉서를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
  5. 제3항에 있어서,
    상기 전류-전압 변환부는,
    광신호를 수신하여 전류 신호를 생성하는 광전 변환소자;
    제1 입력단에 의해 상기 광전 변환소자에 연결되며, 상기 전류 신호를 수신하여 전압 신호로 변환하고 증폭하는 증폭소자;
    상기 증폭소자의 제2 입력단에 병렬로 연결된 복수의 기준 저항을 포함하는 기준 저항부;
    상기 기준 저항부의 복수의 기준 저항 중
    하나를 선택적으로 연결하는 제2 스위칭부; 및
    상기 증폭소자의 출력단 및 상기 제1 입력단 사이에 연결된 피드백 저항 소자;
    를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
  6. 제5항에 있어서,
    상기 제2 스위칭부는 입력되는 신호에 따라 상기 기준 저항부의 상기 복수의 저항소자 중 하나를 선택적으로 연결하는 멀티플렉서를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
  7. 광신호를 수신하고, 그에 따라 발생하는 전류 신호를 전압 신호로 변환하여 출력하며, 가변 오프셋 전압을 갖는 전류-전압 변환부;
    제1 입력단에 의해 상기 전류-전압 변환부에 연결되며, 상기 전압 신호를 수신하여 증폭하는 입력 증폭단;
    상기 입력 증폭단의 제2 입력단에 연결된 기준 저항;
    상기 입력 증폭단의 출력단에 연결된 복수의 출력 증폭단;
    상기 입력 증폭단의 다른 입력단과 상기 복수의 출력 증폭단 각각의 출력 사이에 연결된 피드백 저항; 및
    상기 피드백 저항 각각에 연결된 스위칭 소자;
    를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
  8. 제7항에 있어서,
    상기 전류-전압 변환부는,
    광신호를 수신하여 전류 신호를 생성하는 광전 변환소자;
    제1 입력단에 의해 상기 광전 변환소자에 연결되며, 상기 전류 신호를 수신하여 전압 신호로 변환하고 증폭하는 한 개의 증폭소자;
    상기 증폭소자의 제2 입력단에 병렬로 연결된 복수의 기준 저항을 포함하는 기준 저항부;
    상기 기준 저항부의 복수의 기준 저항 중 하나를 선택적으로 연결하는 제2 스위칭부; 및
    상기 증폭소자의 출력단 및 상기 제1 입력단 사이에 연결된 피드백 저항 소자;
    를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
  9. 제8항에 있어서,
    상기 스위칭부는 입력되는 신호에 따라 상기 기준 저항부의 상기 복수의 저항소자 중 하나를 선택적으로 연결하는 멀티플렉서를 포함하는 것을 특징으로 하는 멀티 게인 PDIC.
KR1020050008331A 2005-01-29 2005-01-29 멀티 게인을 갖는 ｐｄｉｃ KR100619361B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050008331A KR100619361B1 (ko) 2005-01-29 2005-01-29 멀티 게인을 갖는 ｐｄｉｃ
JP2005103427A JP2006211629A (ja) 2005-01-29 2005-03-31 マルチゲインを有するｐｄｉｃ
US11/107,205 US7180374B2 (en) 2005-01-29 2005-04-15 Photodiode integrated circuit having multiple gain states

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008331A KR100619361B1 (ko) 2005-01-29 2005-01-29 멀티 게인을 갖는 ｐｄｉｃ

Publications (2)

Publication Number Publication Date
KR20060087630A KR20060087630A (ko) 2006-08-03
KR100619361B1 true KR100619361B1 (ko) 2006-09-11

Family

ID=36755909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008331A KR100619361B1 (ko) 2005-01-29 2005-01-29 멀티 게인을 갖는 ｐｄｉｃ

Country Status (3)

Country Link
US (1) US7180374B2 (ko)
JP (1) JP2006211629A (ko)
KR (1) KR100619361B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006323980A (ja) * 2005-04-19 2006-11-30 Sony Corp 受光素子、光ピックアップ装置および光ディスク装置
US7859342B2 (en) * 2005-10-25 2010-12-28 Panasonic Corporation Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
JP2010136030A (ja) * 2008-12-03 2010-06-17 Panasonic Corp 受光増幅回路および光ディスク装置
US9304203B1 (en) * 2013-03-13 2016-04-05 Google Inc. Methods, devices, and systems for improving dynamic range of signal receiver
CN110135549A (zh) * 2019-06-03 2019-08-16 深圳市灵明光子科技有限公司 光电传感芯片
US11402265B2 (en) 2019-11-05 2022-08-02 Texas Instruments Incorporated Apparatus for integrated offset voltage for photodiode current amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000251300A (ja) 1999-03-03 2000-09-14 Sony Corp 光ピックアップ及び光ディスク装置
JP2002064349A (ja) 2000-08-22 2002-02-28 Nissin Electric Co Ltd アナログ信号入力装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503837B2 (ja) * 1992-07-16 1996-06-05 日本電気株式会社 ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路
JPH098563A (ja) * 1995-06-20 1997-01-10 Nec Miyagi Ltd 光受信前置増幅器
JPH10209970A (ja) * 1997-01-21 1998-08-07 Fujitsu Ltd サージ出力を低減した光増幅器
JPH11145913A (ja) * 1997-11-10 1999-05-28 Nec Corp プリアンプ
JP2000151290A (ja) * 1998-11-05 2000-05-30 Nec Corp 初段増幅回路
JP3916431B2 (ja) * 2001-10-04 2007-05-16 シャープ株式会社 受光アンプ回路
JP3857123B2 (ja) * 2001-12-14 2006-12-13 シャープ株式会社 受光アンプ回路及びそれを用いた光ディスク記録再生装置
US7305190B2 (en) * 2003-05-06 2007-12-04 Vitesse Semiconductor Corporation Optical dispersion correction in transimpedance amplifiers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000251300A (ja) 1999-03-03 2000-09-14 Sony Corp 光ピックアップ及び光ディスク装置
JP2002064349A (ja) 2000-08-22 2002-02-28 Nissin Electric Co Ltd アナログ信号入力装置

Also Published As

Publication number Publication date
US20060170504A1 (en) 2006-08-03
JP2006211629A (ja) 2006-08-10
US7180374B2 (en) 2007-02-20
KR20060087630A (ko) 2006-08-03

Similar Documents

Publication Publication Date Title
US7616062B2 (en) Received-light amplifier
KR100619361B1 (ko) 멀티 게인을 갖는 ｐｄｉｃ
JP4884018B2 (ja) 増幅装置、および光ディスクドライブ装置
KR100421047B1 (ko) 광 구동기에 있어서 광량 검출장치 및 방법
JP2007104136A (ja) 光電流増幅回路、及び光ピックアップ装置
JP2007135106A (ja) 光電流増幅回路、及び光ピックアップ装置
JP4129464B2 (ja) 受光増幅回路及び光ピックアップ装置
US20040184387A1 (en) Photoreceptive amplifier circuit and optical pickup element including the same
JP4696631B2 (ja) 光電流増幅回路
KR101233797B1 (ko) 신호 구동장치 및 이것을 이용한 광픽업장치
JP2010136030A (ja) 受光増幅回路および光ディスク装置
JP4019280B2 (ja) 光ディスク装置
JP4680118B2 (ja) 受光増幅回路および光ピックアップ
JP2005244864A (ja) 差動アンプ回路およびそれを備えた光ピックアップ装置
JP3112516U (ja) フロントモニタ回路
JP2002374130A (ja) 光電流増幅回路
JP2004273680A (ja) 出力選択機能を有する受光増幅装置および光ディスク再生装置
JP2008061155A (ja) ゲイン調整回路
JP2008147869A (ja) 半導体増幅回路
JP2006310915A (ja) Ａｃ特性切り替え回路
JP5088043B2 (ja) 信号出力回路、光ピックアップ、および光装置
WO2006062172A1 (ja) 半導体集積回路、および半導体装置、および光ディスク記録装置
JP2004071084A (ja) 光量検出器および光ピックアップ装置
JP2003228870A (ja) 光出力制御装置およびオプティカル・データ・ストレージ装置
JP2011146785A (ja) 増幅器、信号処理システム、および光ディスク装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee