JP2003228870A - 光出力制御装置およびオプティカル・データ・ストレージ装置 - Google Patents

Abstract

(57)【要約】 【課題】 フロントモニタＩＣからの出力信号の劣化を
抑制しつつ、フロントモニタＩＣのダイナミックレンジ
を向上させる。 【解決手段】 リード時には、Ｉ／ＶアンプＩＶの帰還
抵抗をＲ１＋Ｒ２とするとともに、ライト時には、Ｉ／
ＶアンプＩＶの帰還抵抗をＲ１として、ライト時のＩ／
ＶアンプＩＶの利得をリード時に比べて下げるととも
に、Ｉ／ＶアンプＩＶからの出力をピークホールドおよ
びサンプルホールドして、メイン基板ＭＢに送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光出力制御装置お
よびオプティカル・データ・ストレージ装置に関し、特
に、半導体レーザの発光パワーを制御する場合に適用し
て好適なものである。

【０００２】

【従来の技術】従来のオプティカル・データ・ストレー
ジ装置（例えば、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、Ｄ
ＶＤ−Ｒ／ＲＷ、ＭＯ、ＭＤなど）では、例えば、特開
昭６３−２４１７３３号公報、特開平１−２０４２２４
号公報、特開平２０００−２１５４５１号公報に記載さ
れているように、リード／ライト時の半導体レーザの発
光パワーを最適に制御するために、フロントモニタを行
う方法がある。

【０００３】図６は、従来のオプティカル・データ・ス
トレージ装置の概略構成を示すブロック図である。図６
において、オプティカル・データ・ストレージ装置ＯＤ
Ｓ２には、光ピックアップＯＰＵ２およびメイン基板Ｍ
Ｂ２が設けられ、光ピックアップＯＰＵ２とメイン基板
ＭＢ２とは、フレキシブルケーブルＦＣ２を介して接続
されている。

【０００４】ここで、光ピックアップＯＰＵ２には、半
導体レーザダイオードＬＤ２、半導体レーザダイオード
ドライバＬＤＤ２、集光レンズＬＺ１１、コリメータレ
ンズＬＺ１２、対物レンズＬＺ１３、ハーフミラーＨＭ
２、フォトダイオード回路ＰＤＩ２およびフロントモニ
タ回路ＦＰ２が設けられている。また、フロントモニタ
回路ＦＰ２には、フロントモニタ用フォトダイオードＦ
ＰＤ２、Ｉ／ＶアンプＩＶ２、利得調整アンプＧＡ２お
よび抵抗Ｒ１１、Ｒ１２が設けられ、可変抵抗ＶＲ２が
外付けされている。

【０００５】そして、Ｉ／ＶアンプＩＶ２の反転入力端
子は、フロントモニタ用フォトダイオードＦＰＤ２のカ
ソードが接続され、Ｉ／ＶアンプＩＶ２の正転入力端子
は、利得調整アンプＧＡ２の正転入力端子に接続され、
Ｉ／ＶアンプＩＶ２の出力端子は、抵抗Ｒ１２を介して
利得調整アンプＧＡ２の反転入力端子に接続され、Ｉ／
ＶアンプＩＶ２の反転入力端子と出力端子との間には抵
抗Ｒ１１が接続され、利得調整アンプＧＡ２の反転入力
端子と出力端子との間には抵抗ＶＲ２が接続され、利得
調整アンプＧＡ２の出力端子は、フレキシブルケーブル
ＦＣ２を介してＲＦ回路ＲＦ２に接続されている。

【０００６】また、メイン基板ＭＢ２は、主に、サンプ
ルホールド／マトリクス演算、サーボ処理、ＲＦイコラ
イザ処理、ウォブル抽出、ＡＰＣ（Ａｕｔｏ Ｐｏｗｅ
ｒＣｏｎｔｒｏｌ）処理などを行なうもので、メイン基
板ＭＢ２には、ＲＦ回路ＲＦ２が設けられ、ＲＦ回路Ｒ
Ｆ２には、ＡＰＣ回路ＡＰ２が設けられ、ＡＰＣ回路Ａ
Ｐ２には、サンプルホールド回路ＳＣ１１、ＳＣ１２が
設けられている。

【０００７】そして、半導体レーザダイオードＬＤ２か
ら出射されたレーザ光の一部はハーフミラーＨＭ２で反
射され、コリメータレンズＬＺ１２および対物レンズＬ
Ｚ１３を介してオプティカルディスクＯＤ２上に集光さ
れる。そして、オプティカルディスクＯＤ２で反射され
たレーザ光はハーフミラーＨＭ２を透過し、集光レンズ
ＬＺ１１で集光されて、フォトダイオード回路ＰＤＩ２
に設けられたフォトダイオードＰＤ２に入射する。

【０００８】そして、フォトダイオードＰＤ２に入射し
たレーザ光は光電変換され、オプティカルディスクＯＤ
２から読み取られた信号が、フレキシブルケーブルＦＣ
２を介してＲＦ回路ＲＦ２に送出される。一方、半導体
レーザダイオードＬＤ２から出射されたレーザ光の一部
はハーフミラーＨＭ２を透過し、フロントモニタ用フォ
トダイオードＦＰＤ２に入射する。

【０００９】そして、フロントモニタ用フォトダイオー
ドＦＰＤ２に入射したレーザ光は光電変換され、このフ
ロントモニタ用フォトダイオードＦＰＤ２から出力され
る電流値が、Ｉ／ＶアンプＩＶ２により電圧値に変換さ
れる。そして、Ｉ／ＶアンプＩＶ２から出力された電圧
値は、利得調整アンプＧＡ２により利得調整され、ＦＰ
Ｄ出力ＦＰＯ２がフレキシブルケーブルＦＣ２を介して
メイン基板ＭＢに送出される。

【００１０】メイン基板ＭＢに送出されたＦＰＤ出力Ｆ
ＰＯ２は、ＡＰＣ回路ＡＰ２に設けられたサンプルホー
ルド回路ＳＣ１１、ＳＣ１２に入力され、サンプルホー
ルド信号Ｓ／Ｈ１１のタイミングで、リード時のＦＰＤ
出力ＦＰＯ２がサンプルホールド回路ＳＣ１１によりサ
ンプリングされるとともに、サンプルホールド信号Ｓ／
Ｈ１２のタイミングで、ライト時のＦＰＤ出力ＦＰＯ２
がサンプルホールド回路ＳＣ１２によりサンプリングさ
れる。

【００１１】そして、サンプルホールド回路ＳＣ１１、
ＳＣ１２によりサンプリングされた信号は、ＡＰＣ回路
ＡＰ２内でオフセット調整および利得調整が行なわれた
後、リード制御電圧ＲＣ、ライト制御電圧ＷＣとして、
フレキシブルケーブルＦＣ２を介して、半導体レーザダ
イオードドライバＬＤＤ２に送出される。そして、半導
体レーザダイオードドライバＬＤＤ２は、リード制御電
圧ＲＣに基づいて、リード時の半導体レーザダイオード
ＬＤ２の駆動電流を制御するとともに、ライト制御電圧
ＷＣに基づいて、ライト時の半導体レーザダイオードＬ
Ｄ２の駆動電流を制御し、半導体レーザダイオードＬＤ
の発光パワーを最適に制御する。

【００１２】図７は、従来のオプティカル・データ・ス
トレージ装置の動作を示すタイミングチャートである。
図７において、ＥＦＭ信号がハイレベルになり、ＬＤ制
御信号ＬＤＣ２がハイレベルになると、半導体レーザダ
イオードドライバＬＤＤ２は、ライト制御電圧ＷＣに基
づいて、半導体レーザダイオードＬＤ２の駆動電流を制
御する。

【００１３】一方、ＥＦＭ信号がロウレベルになりし、
ＬＤ制御信号ＬＤＣ２がロウレベルになると、半導体レ
ーザダイオードドライバＬＤＤ２は、リード制御電圧Ｒ
Ｃに基づいて、半導体レーザダイオードＬＤ２の駆動電
流を制御する。このため、ＬＤ制御信号ＬＤＣ２がハイ
レベルになると、半導体レーザダイオードＬＤ２からの
発光パワーが上がり、フロントモニタ用フォトダイオー
ドＦＰＤ２から出力される電流値が増加する。

【００１４】この結果、Ｉ／ＶアンプＩＶ２から出力さ
れる電圧値も上昇し、このＩ／ＶアンプＩＶ２から出力
される電圧値が利得調整アンプＧＡ２により反転増幅さ
れて、ＦＰＤ出力ＦＰＯ２として出力される。一方、Ｌ
Ｄ制御信号ＬＤＣ２がロウレベルになると、半導体レー
ザダイオードＬＤ２からの発光パワーが下がり、フロン
トモニタ用フォトダイオードＦＰＤ２から出力される電
流値が減少する。

【００１５】この結果、Ｉ／ＶアンプＩＶ２から出力さ
れる電圧値も下降し、このＩ／ＶアンプＩＶ２から出力
される電圧値が利得調整アンプＧＡ２により反転増幅さ
れて、ＦＰＤ出力ＦＰＯ２として出力される。図８は、
従来のフロントモニタＩＣの他の回路構成を示す図であ
る。図８において、フロントモニタ回路ＦＰ３には、フ
ロントモニタ用フォトダイオードＦＰＤ３、Ｉ／Ｖアン
プＩＶ３および抵抗Ｒ２１が設けられている。

【００１６】ここで、Ｉ／ＶアンプＩＶ３の反転入力端
子は、フロントモニタ用フォトダイオードＦＰＤ３のア
ノードが接続され、Ｉ／ＶアンプＩＶ３の正転入力端子
は、基準電圧Ｖｒｅｆの入力端子に接続され、Ｉ／Ｖア
ンプＩＶ３の出力端子は、ＦＰＤ出力ＦＰＯ３の出力端
子に接続され、Ｉ／ＶアンプＩＶ３の反転入力端子と出
力端子との間には、抵抗Ｒ２１が接続されている。

【００１７】そして、フロントモニタ用フォトダイオー
ドＦＰＤ３に入射したレーザ光は光電変換され、このフ
ロントモニタ用フォトダイオードＦＰＤ３から出力され
る電流値が、基準電圧Ｖｒｅｆを基準としてＩ／Ｖアン
プＩＶ３により電圧値に変換された後、ＦＰＤ出力ＦＰ
Ｏ３として出力される。ここで、従来のフロントモニタ
回路ＦＰ２、ＦＰ３では、例えば、特開平１１−３９６
８８号公報に記載されているように、フロントモニタ用
フォトダイオードＦＰＤ２、ＦＰＤ３で受光された光量
に比例した電圧が、ＦＰＤ出力ＦＰＯ２、ＦＰＯ３とし
て出力される。

【００１８】図９は、従来のオプティカル・データ・ス
トレージ装置のＦＰＤ入出力特性を示す図である。図９
において、図６、８のフロントモニタ回路ＦＰ２、ＦＰ
３では、フロントモニタ用フォトダイオードＦＰＤ２、
ＦＰＤ３への入力光量（ＦＰＤ入力光量）に対して、フ
ロントモニタ回路ＦＰ２、ＦＰ３からの出力電圧（ＦＰ
Ｄ出力電圧）がリニアに増加している。

【００１９】特に、ライト時のＦＰＤ出力電圧は、リー
ド時のＦＰＤ出力電圧を基準とすると、ライト時の倍速
が上がるに従って、ＦＰＤ出力電圧もリニアに増加し、
書き込み速度が高速化すると、ライト時とリード時の半
導体レーザダイオードＬＤ２の発光パワー比が著しく増
加する。

【００２０】

【発明が解決しようとする課題】しかしながら、従来の
フロントモニタ回路ＦＰ２、ＦＰ３では、リード／ライ
トの高速化に伴って、ライト時とリード時の発光パワー
比が著しく増加し、ＦＰＤ入力光量に対して、ＦＰＤ出
力電圧がリニアに増加するため、フロントモニタ回路Ｆ
Ｐ２、ＦＰ３のダイナミックレンジを上げる必要があ
る。

【００２１】一方、フロントモニタ回路ＦＰ２、ＦＰ３
のダイナミックレンジは、フロントモニタ回路ＦＰ２、
ＦＰ３の温度ドリフトを含めた精度や電源電圧に制限さ
れる。このため、従来のフロントモニタ回路ＦＰ２、Ｆ
Ｐ３では、ＦＰＤ出力電圧のダイナミックレンジを上げ
るには限界があり、リード／ライトの高速化の障害にな
るという問題があった。

【００２２】また、従来のオプティカル・データ・スト
レージ装置ＯＤＳ２では、フロントモニタ回路ＦＰ２、
ＦＰ３から出力されたＦＰＤ出力ＦＰＯ２、ＦＰＯ３
が、フレキシブルケーブルＦＣ２を介してメイン基板Ｍ
Ｂに送出される。このため、図７に示すように、フロン
トモニタ回路ＦＰ２、ＦＰ３でのＦＰＤ出力の応答速度
の劣化に加え、フレキシブルケーブルＦＣ２の寄生容量
に起因するＦＰＤ出力の伝送時の劣化も発生する。

【００２３】この結果、従来のオプティカル・データ・
ストレージ装置ＯＤＳ２では、ＦＰＤ出力の波形が鈍
り、リード／ライトの高速化に伴って、正確なリード制
御電圧ＲＣおよびライト制御電圧ＷＣを半導体レーザダ
イオードドライバＬＤＤ２に伝えることが不可能になる
ことから、半導体レーザダイオードＬＤの発光パワーを
最適に制御することができなくなるという問題があっ
た。

【００２４】特に、ＤＶＤでは、図７に示すように、Ｆ
ＰＤ出力が櫛形になり、応答特性への要求はより一層厳
しいものになる。そこで、本発明の目的は、フロントモ
ニタＩＣからの出力信号の劣化を抑制しつつ、フロント
モニタＩＣのダイナミックレンジを向上させることが可
能な光出力制御装置およびオプティカル・データ・スト
レージ装置を提供することである。

【００２５】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の光出力制御装置によれば、半導
体レーザの出射光を光電変換するフォトダイオードと、
前記光電変換された電流を電圧に変換する電流／電圧変
換アンプと、前記電圧に変換された信号をピークホール
ドするピークホールド回路と、前記ピークホールドされ
た信号をサンプルホールドする第１サンプルホールド回
路と、前記第１サンプルホールド回路によりサンプルホ
ールドされた信号を伝送する伝送手段と、前記伝送され
た信号をサンプルホールドする第２サンプルホールド回
路と、前記第２サンプルホールド回路によりサンプルホ
ールドされた信号に基づいて、前記半導体レーザの駆動
電流を制御する電流制御手段とを備えることを特徴とす
る。

【００２６】これにより、フロントモニタされた信号を
伝送する前にサンプルホールドすることが可能となり、
フロントモニタされた信号レベルの劣化を抑制しつつ、
その信号レベルを効率よく伝送することができる。この
ため、伝送時の寄生容量に起因して応答特性の劣化が発
生する場合においても、伝送時の信号レベルの劣化を抑
制することができ、リード／ライトの高速化を図った場
合においても、フロントモニタされた信号の伝送先の構
成を変更することなく、半導体レーザの発光パワーを適
正に制御することが可能となる。

【００２７】また、請求項２記載の光出力制御装置によ
れば、ライト時の前記電流／電圧変換アンプの利得を、
リード時の利得よりも小さくする利得制御手段をさらに
備えることを特徴とする。これにより、ライト時とリー
ド時の発光パワーの比が増加した場合においても、ライ
ト時とリード時の出力電圧の比を抑制することができ、
電源電圧の値が制限されている場合においても、リード
時の利得をそのまま維持しつつ、フロントモニタ時のダ
イナミックレンジを向上させることが可能となることか
ら、リード時の温度ドリフトを含めた精度を確保しつ
つ、リード／ライトのより一層の高速化を容易に図るこ
とができる。

【００２８】また、請求項３記載の光出力制御装置によ
れば、前記電流／電圧変換アンプに接続された第１およ
び第２の帰還抵抗と、ライト時に、前記第２の帰還抵抗
を短絡させる第１スイッチをさらに備えることを特徴と
する。これにより、スイッチを切り替えるだけで、ライ
ト時の電流／電圧変換アンプの利得を、リード時の利得
よりも小さくすることができ、ライト時とリード時の出
力電圧の比を容易に抑制することが可能となることか
ら、フロントモニタ時のダイナミックレンジを容易に向
上させることができる。

【００２９】また、請求項４記載の光出力制御装置によ
れば、リード時に、前記ピークホールド回路および前記
第１サンプルホールド回路を介すことなく、前記電流／
電圧変換アンプから出力された信号を前記伝送手段に送
出させる第２スイッチをさらに備えることを特徴とす
る。これにより、ライト時にのみフロントモニタ側でサ
ンプルホールドすることが可能となるとともに、リード
時にはフロントモニタ側でサンプルホールドすることな
く、電流／電圧変換アンプからの出力信号を送出するこ
とができ、リード／ライトのより一層の高速化に容易に
対応することが可能となる。

【００３０】また、請求項５記載の光出力制御装置によ
れば、ライト時に、第１スイッチをオンさせるＳＷ１信
号、前記ピークホールド回路にピークホールドさせるＰ
／Ｈ信号、前記第１サンプルホールド回路にピークホー
ルドさせるＳ／Ｈ信号および前記第２スイッチを前記ピ
ークホールド回路側に切り替えるＳＷ２信号を順次発生
させるタイミング発生回路をさらに備えることを特徴と
する。

【００３１】これにより、フロントモニタ側にタイミン
グ発生回路を設けることで、フィードスルーノイズを抑
制しつつ、フロントモニタ側でモニタ信号をサンプルホ
ールドすることが可能となるとともに、ライト時とリー
ド時の出力電圧の比を抑制することが可能となり、フロ
ントモニタＩＣからの出力信号の劣化を抑制しつつ、フ
ロントモニタＩＣのダイナミックレンジを向上させるこ
とが可能となることから、リード／ライトのより一層の
高速化に容易に対応することができる。

【００３２】また、請求項６記載の光出力制御装置によ
れば、前記タイミング発生回路は、ＬＤ制御信号よりも
速い周期で発振する発振回路と、前記発振回路からの出
力がクロック端子に入力されるとともに、前記ＬＤ制御
信号の立ち上がりエッジに基づいて、ハイレベル状態に
変化する第１フリップフロップと、前記発振回路からの
出力がクロック端子に入力されるとともに、前記第１フ
リップフロップから出力されるハイレベル信号の立ち上
がりエッジに基づいて、ハイレベル状態に変化する第２
フリップフロップと、前記第１フリップフロップの出力
と前記第２フリップフロップの出力との論理積を出力す
るＡＮＤ回路と、入力がハイレベルに維持されるととも
に、前記ＡＮＤ回路からの出力がクロック端子に入力さ
れる第３フリップフロップと、前記発振回路からの出力
がクロック端子に入力されるとともに、前記第３フリッ
プフロップから出力されるハイレベル信号の立ち上がり
エッジに基づいて、ハイレベル状態に変化する第４フリ
ップフロップと、前記発振回路からの出力がクロック端
子に入力されるとともに、前記第４フリップフロップか
ら出力されるハイレベル信号の立ち上がりエッジに基づ
いて、ハイレベル状態に変化する第５フリップフロップ
と、前記発振回路からの出力がクロック端子に入力され
るとともに、前記第５フリップフロップから出力される
ハイレベル信号の立ち上がりエッジに基づいて、ハイレ
ベル状態に変化する第６フリップフロップと、前記ＬＤ
制御信号の幅を前記発振回路からの出力でカウントする
ことにより、メディアの種類を判定するメディア判定回
路と、前記メディアの種類の判定結果に基づいて、倍速
判定を行なう倍速判定回路と、前記倍速判定結果および
前記ＬＤ制御信号に基づいて、リード／ライトを判定
し、前記発振回路からの出力に同期して、前記第５フリ
ップフロップ、前記第４フリップフロップ、前記第３フ
リップフロップおよび前記第６フリップフロップに順次
リセット信号を出力する制御回路とを備えることを特徴
とする。

【００３３】これにより、簡単な回路構成を用いるだけ
で、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／Ｒ
Ｗなどのメディアの種類に対応しつつ、フィードスルー
ノイズを抑制して、フロントモニタ側でモニタ信号をサ
ンプルホールドすることが可能となるとともに、ライト
時とリード時の出力電圧の比を抑制することが可能とな
る。

【００３４】このため、フロントモニタＩＣからの出力
信号が矩形または櫛形のいずれにおいても、フロントモ
ニタＩＣからの出力信号の劣化を抑制しつつ、フロント
モニタＩＣのダイナミックレンジを容易に向上させるこ
とが可能となることから、様々のメディアのリード／ラ
イト時のより一層の高速化に容易に対応することができ
る。

【００３５】また、請求項７記載の光出力制御装置によ
れば、ライト時に、前記電流／電圧変換アンプの出力に
オフセット電圧を印加するオフセット電圧印加手段をさ
らに備えることを特徴とする。これにより、電源電圧の
値が制限されている場合においても、リード／ライト時
の利得をそのまま維持しつつ、フロントモニタ時のダイ
ナミックレンジを向上させることが可能となることか
ら、温度ドリフトを含めた精度を確保しつつ、リード／
ライトのより一層の高速化を容易に図ることができる。

【００３６】また、請求項８記載の光出力制御装置によ
れば、前記電流／電圧変換アンプの利得特性は対数特性
であることを特徴とする。これにより、電流／電圧変換
アンプの利得特性を変更するだけで、ライト時とリード
時の出力電圧の比を抑制することができ、フロントモニ
タ時のダイナミックレンジを向上させることが可能とな
ることから、リード／ライトのより一層の高速化を容易
に図ることができる。

【００３７】また、請求項９記載のオプティカル・デー
タ・ストレージ装置によれば、半導体レーザと、前記半
導体レーザを駆動するドライバと、前記半導体レーザか
らの出射光の一部を反射させるとともに、前記出射光の
一部を透過させるハーフミラーと、前記ハーフミラーで
反射された出射光をオプティカルディスク上で集光させ
るレンズと、前記オプティカルディスクで反射された反
射光を光電変換する信号検出用フォトダイオードと、前
記信号検出用フォトダイオードで検出された信号の処理
を行なう信号処理回路と、前記ハーフミラーを透過した
出射光を光電変換するフロントモニタ用フォトダイオー
ドと、前記フロントモニタ用フォトダイオードで光電変
換された電流を電圧に変換する電流／電圧変換アンプ
と、前記電圧に変換された信号をピークホールドするピ
ークホールド回路と、前記ピークホールドされた信号を
サンプルホールドする第１サンプルホールド回路と、前
記第１サンプルホールド回路によりサンプルホールドさ
れた信号を伝送するフレキシブルケーブルと、前記伝送
された信号をサンプルホールドし、前記フレキシブルケ
ーブルを介して前記ドライバにリード／ライト制御信号
を送出するＡＰＣ回路とを備えることを特徴とする。

【００３８】これにより、フロントモニタされた信号の
伝送前後でダブルサンプルホールドすることが可能とな
り、フロントモニタ時および伝送時の応答特性の劣化が
発生する場合においても、ＡＰＣ回路側の構成を変更す
ることなく、半導体レーザの発光パワーを適正に制御す
ることが可能となることから、リード／ライトのより一
層の高速化を容易に図ることができる。

【００３９】

【発明の実施の形態】以下、本発明の実施形態に係るオ
プティカル・データ・ストレージ装置について、図面を
参照しながら説明する。図１は、本発明の第１実施形態
に係るオプティカル・データ・ストレージ装置の概略構
成を示すブロック図である。

【００４０】図１において、オプティカル・データ・ス
トレージ装置ＯＤＳには、光ピックアップＯＰＵおよび
メイン基板ＭＢが設けられ、光ピックアップＯＰＵとメ
イン基板ＭＢとは、フレキシブルケーブルＦＣを介して
接続されている。ここで、光ピックアップＯＰＵには、
半導体レーザダイオードＬＤ、半導体レーザダイオード
ドライバＬＤＤ、集光レンズＬＺ１、コリメータレンズ
ＬＺ２、対物レンズＬＺ３、ハーフミラーＨＭ、フォト
ダイオード回路ＰＤＩおよびフロントモニタ回路ＦＰ１
が設けられている。

【００４１】また、メイン基板ＭＢは、主に、サンプル
ホールド／マトリクス演算、サーボ処理、ＲＦイコライ
ザ処理、ウォブル抽出、ＡＰＣ処理などを行なうもの
で、メイン基板ＭＢには、ＲＦ回路ＲＦ１が設けられ、
ＲＦ回路ＲＦ１には、ＡＰＣ回路ＡＰが設けられ、ＡＰ
Ｃ回路ＡＰには、サンプルホールド回路ＳＣ２、ＳＣ３
が設けられている。

【００４２】そして、半導体レーザダイオードＬＤから
出射されたレーザ光の一部はハーフミラーＨＭで反射さ
れ、コリメータレンズＬＺ２および対物レンズＬＺ３を
介してオプティカルディスクＯＤ上に集光される。そし
て、オプティカルディスクＯＤで反射されたレーザ光は
ハーフミラーＨＭを透過し、集光レンズＬＺ１で集光さ
れて、フォトダイオード回路ＰＤＩに設けられたフォト
ダイオードＰＤに入射する。

【００４３】そして、フォトダイオードＰＤに入射した
レーザ光は光電変換され、オプティカルディスクＯＤか
ら読み取られた信号が、フレキシブルケーブルＦＣを介
してＲＦ回路ＲＦ１に送出される。一方、半導体レーザ
ダイオードＬＤから出射されたレーザ光の一部はハーフ
ミラーＨＭを透過し、フロントモニタ回路ＦＰ１で検出
される。

【００４４】そして、フロントモニタ回路ＦＰ１で検出
された光はフロントモニタ回路ＦＰ１で電圧値に変換さ
れ、信号処理された後、ＦＰＤ出力ＦＰＯとして、フレ
キシブルケーブルＦＣを介してメイン基板ＭＢに送出さ
れる。ここで、フロントモニタ回路ＦＰ１で行われる信
号処理として、リード時には、利得調整が行なわれた
後、その信号がＦＰＤ出力ＦＰＯとして、そのまま出力
される。

【００４５】また、ライト時には、フロントモニタ回路
ＦＰ１で検出された信号がサンプルホールドされ、その
サンプルホールドされた信号の利得調整が行なわれた
後、ＦＰＤ出力ＦＰＯとして出力される。また、フロン
トモニタ回路ＦＰ１では、サンプルホールド処理に加
え、リード時の利得に対して、ライト時の利得が小さく
なるように、利得制御が行われる。

【００４６】メイン基板ＭＢに送出されたＦＰＤ出力Ｆ
ＰＯは、ＡＰＣ回路ＡＰに設けられたサンプルホールド
回路ＳＣ２、ＳＣ３に入力され、サンプルホールド信号
Ｓ／Ｈ２のタイミングで、リード時のＦＰＤ出力ＦＰＯ
がサンプルホールド回路ＳＣ２によりサンプリングされ
るとともに、サンプルホールド信号Ｓ／Ｈ３のタイミン
グで、ライト時のＦＰＤ出力ＦＰＯがサンプルホールド
回路ＳＣ３によりサンプリングされる。

【００４７】そして、サンプルホールド回路ＳＣ２、Ｓ
Ｃ３によりサンプリングされた信号は、ＡＰＣ回路ＡＰ
内でオフセット調整および利得調整が行なわれた後、リ
ード制御電圧ＲＣ、ライト制御電圧ＷＣとして、フレキ
シブルケーブルＦＣを介して、半導体レーザダイオード
ドライバＬＤＤに送出される。そして、半導体レーザダ
イオードドライバＬＤＤは、リード制御電圧ＲＣに基づ
いて、リード時の半導体レーザダイオードＬＤの駆動電
流を制御するとともに、ライト制御電圧ＷＣに基づい
て、ライト時の半導体レーザダイオードＬＤの駆動電流
を制御し、半導体レーザダイオードＬＤの発光パワーを
最適に制御する。

【００４８】図２は、図１のオプティカル・データ・ス
トレージ装置におけるフロントモニタＩＣの回路構成を
示す図である。図２において、フロントモニタ回路ＦＰ
１には、フロントモニタ用フォトダイオードＦＰＤ、Ｉ
／ＶアンプＩＶ、利得調整アンプＧＡ、抵抗Ｒ１、Ｒ
２、Ｒ３、短絡スイッチＳ１、切替スイッチＳ２、ピー
クホールド回路ＰＣ、サンプルホールド回路ＳＣおよび
タイミング発生回路ＴＧが設けられ、可変抵抗ＶＲが外
付けされている。

【００４９】ここで、Ｉ／ＶアンプＩＶの反転入力端子
には、フロントモニタ用フォトダイオードＦＰＤのカソ
ードが接続され、Ｉ／ＶアンプＩＶの正転入力端子は、
利得調整アンプＧＡの正転入力端子に接続されるととも
に、基準電圧ＲＶに接続され、Ｉ／ＶアンプＩＶの出力
端子は、切替スイッチＳ２の一方の切替端子に接続され
るとともに、ピークホールド回路ＰＣおよびサンプルホ
ールド回路ＳＣを介して切替スイッチＳ２の他方の切替
端子に接続され、スイッチＳ２の出力端子は抵抗Ｒ３を
介して利得調整アンプＧＡの反転入力端子に接続され、
Ｉ／ＶアンプＩＶの反転入力端子と出力端子との間に
は、直列接続された抵抗Ｒ１、Ｒ２が接続され、抵抗Ｒ
２と並列に短絡スイッチＳ１が接続され、利得調整アン
プＧＡの反転入力端子と出力端子との間には可変抵抗Ｖ
Ｒが接続され、利得調整アンプＧＡの出力端子は、フレ
キシブルケーブルＦＣを介してＲＦ回路ＲＦ１に接続さ
れている。

【００５０】また、短絡スイッチＳ１には、短絡スイッ
チＳ１を開閉させるためのＳＷ１信号がタイミング発生
回路ＴＧから入力され、切替スイッチＳ２には、切替ス
イッチＳ２を切り替えるためのＳＷ２信号がタイミング
発生回路ＴＧから入力され、ピークホールド回路ＰＣに
は、ピークホールド回路ＰＣにピークホールドさせるた
めのＰ／Ｈ信号がタイミング発生回路ＴＧから入力さ
れ、サンプルホールド回路ＳＣには、サンプルホールド
回路ＳＣにサンプルホールドさせるためのＳ／Ｈ信号が
タイミング発生回路ＴＧから入力され、タイミング発生
回路ＴＧには、ＬＤ制御信号ＬＤＣが入力される。

【００５１】そして、フロントモニタ用フォトダイオー
ドＦＰＤに入射したレーザ光は光電変換され、このフロ
ントモニタ用フォトダイオードＦＰＤから出力される電
流値が、Ｉ／ＶアンプＩＶにより電圧値に変換される。
ここで、タイミング発生回路ＴＧは、ＬＤ制御信号ＬＤ
Ｃに基づいて、リード／ライトの切り替えを判断する。
そして、リード時には、ＳＷ１信号をロウレベルにし
て、短絡スイッチＳ１をオフさせるとともに、ライト時
には、ＳＷ１信号をハイレベルにして、短絡スイッチＳ
１をオンさせる。

【００５２】これにより、リード時には、Ｉ／Ｖアンプ
ＩＶの帰還抵抗をＲ１＋Ｒ２として、Ｉ／ＶアンプＩＶ
の利得をライト時に比べて上げることが可能となるとと
もに、ライト時には、Ｉ／ＶアンプＩＶの帰還抵抗をＲ
１として、Ｉ／ＶアンプＩＶの利得をリード時に比べて
下げることが可能となる。このため、単に短絡スイッチ
Ｓ１を切り替えるだけで、ライト時とリード時の発光パ
ワーの比に比べて、ライト時とリード時の出力電圧の比
を抑制することができ、リード／ライトのより一層の高
速化に対応することが可能となるとともに、リード／ラ
イト時のダイナミックレンジを確保しつつ、リード時の
利得を上昇させて、リード時の温度ドリフトを含めた精
度を確保することができる。

【００５３】そして、Ｉ／ＶアンプＩＶから出力された
電圧値は、切替スイッチＳ２の一方の切替端子に入力さ
れるとともに、ピークホールド回路ＰＣおよびサンプル
ホールド回路ＳＣを介して切替スイッチＳ２の他方の切
替端子に入力される。ここで、タイミング発生回路ＴＧ
は、リード時には、ＳＷ２信号をロウレベルにして、切
替スイッチＳ２をＩ／ＶアンプＩＶ側に切り替える。

【００５４】一方、タイミング発生回路ＴＧは、ライト
時には、ＳＷ２信号をハイレベルにして、切替スイッチ
Ｓ２をサンプルホールド回路ＳＣ側に切り替え、Ｉ／Ｖ
アンプＩＶからの出力をピークホールドさせるためのＰ
／Ｈ信号をピークホールド回路ＰＣに入力するととも
に、ピークホールド回路ＰＣからの出力をサンプルホー
ルドさせるためのＳ／Ｈ信号をサンプルホールド回路Ｓ
Ｃに出力する。

【００５５】これにより、ライト時には、サンプルホー
ルドされた値をＦＰＤ出力ＦＰＯとして、フレキシブル
ケーブルＦＣを介してメイン基板ＭＢに送出することが
可能となり、フレキシブルケーブルＦＣの寄生容量に起
因して応答特性の劣化が発生する場合においても、伝送
時の信号レベルの劣化を抑制することができる。このた
め、リード／ライトの高速化を図った場合においても、
メイン基板ＭＢと光ピックアップＯＰＵとの間の送受信
に使われる信号のプロトコルを変更することなく、適正
なリード制御電圧ＲＣおよびライト制御電圧ＷＣを半導
体レーザダイオードドライバＬＤＤに供給することが可
能となり、半導体レーザＬＤの発光パワーを適正に制御
することが可能となる。

【００５６】そして、切替スイッチＳ２を介して出力さ
れた信号は、利得調整アンプＧＡにより利得調整され、
メイン基板ＭＢに送出される。なお、利得調整アンプＧ
Ａの利得は、可変抵抗ＶＲの値を調整することにより制
御することができる。図３は、図１のオプティカル・デ
ータ・ストレージ装置におけるタイミング発生回路ＴＧ
の回路構成を示す図である。

【００５７】図３において、タイミング発生回路ＴＧに
は、発振回路ＯＳＣ、ＤフリップフロップＤＦ１〜ＤＦ
６、ＡＮＤ回路ＡＮ、メディア判定回路ＭＰ、倍速判定
回路ＳＰおよび制御回路ＣＰが設けられている。ここ
で、発振回路ＯＳＣは、ＬＤ制御信号ＬＤＣよりも速い
周期で発振し、クロック信号をメディア判定回路ＭＰ、
倍速判定回路ＳＰおよび制御回路ＣＰに出力するととも
に、ＤフリップフロップＤＦ１、ＤＦ２、ＤＦ４、ＤＦ
５、ＤＦ６のクロック端子Ｃに出力する。

【００５８】また、ＤフリップフロップＤＦ１の入力端
子Ｄには、ＬＤ制御信号ＬＤＣが入力され、Ｄフリップ
フロップＤＦ１の出力端子Ｑは、ＤフリップフロップＤ
Ｆ２の入力端子Ｄに接続されるとともに、ＡＮＤ回路Ａ
Ｎの第１入力端子に接続され、ＤフリップフロップＤＦ
２の出力端子Ｑは、ＡＮＤ回路ＡＮの第２入力端子に接
続され、ＡＮＤ回路ＡＮの出力端子は、Ｄフリップフロ
ップＤＦ３のクロック端子Ｃに接続され、Ｄフリップフ
ロップＤＦ３の入力端子Ｄには、ハイレベル信号が入力
されるとともに、ＤフリップフロップＤＦ３の出力端子
Ｑは、ＤフリップフロップＤＦ４の入力端子Ｄに接続さ
れ、ＤフリップフロップＤＦ４の出力端子Ｑは、Ｄフリ
ップフロップＤＦ５の入力端子Ｄに接続され、Ｄフリッ
プフロップＤＦ５の出力端子Ｑは、Ｄフリップフロップ
ＤＦ６の入力端子Ｄに接続されている。

【００５９】ここで、ＤフリップフロップＤＦ３の出力
端子Ｑからは、ＳＷ１信号が図２のスイッチＳ１に出力
され、ＤフリップフロップＤＦ４の出力端子Ｑからは、
Ｐ／Ｈ信号が図２のピークホールド回路ＰＣに出力さ
れ、ＤフリップフロップＤＦ５の出力端子Ｑからは、Ｐ
／Ｈ信号が図２のサンプルホールド回路ＳＣに出力さ
れ、ＤフリップフロップＤＦ６の出力端子Ｑからは、Ｓ
Ｗ２信号が図２のスイッチＳ２に出力される。

【００６０】また、メディア判定回路ＭＰは、ＬＤ制御
信号ＬＤＣの幅を発振回路ＯＳＣからの出力でカウント
することにより、オプティカルディスクＯＤの種類（例
えば、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／
ＲＷ、ＭＯ、ＭＤなど）を判定する。倍速判定回路ＳＰ
は、メディア判定回路ＭＰによるオプティカルディスク
ＯＤの種類の判定結果に基づいて、何倍速かの倍速判定
を行なう。

【００６１】制御回路ＣＰは、倍速判定回路ＳＰによる
倍速判定結果およびＬＤ制御信号ＬＤＣに基づいて、リ
ード／ライトを判定する。そして、発振回路ＯＳＣから
出力されるクロック信号に同期して、フリップフロップ
ＤＦ５、フリップフロップＤＦ４、フリップフロップＤ
Ｆ３およびフリップフロップＤＦ６に順次リセット信号
を出力する。

【００６２】そして、ＬＤ制御信号ＬＤＣがフリップフ
ロップＤＦ１に入力すると、発振回路ＯＳＣから出力さ
れるクロック信号に同期して、ＬＤ制御信号ＬＤＣがフ
リップフロップＤＦ１でラッチされ、ＡＮＤ回路ＡＮお
よびフリップフロップＤＦ２に出力される。そして、発
振回路ＯＳＣから出力される次のクロック信号に同期し
て、フリップフロップＤＦ１でラッチされた信号がフリ
ップフロップＤＦ２でラッチされ、ＡＮＤ回路ＡＮに出
力される。

【００６３】このため、フリップフロップＤＦ１、ＤＦ
２およびＡＮＤ回路ＡＮにより、ＬＤ制御信号ＬＤＣの
立ち上がりエッジに同期したワンショットパルス信号が
生成され、そのワンショットパルス信号がフリップフロ
ップＤＦ３のクロック端子Ｃに入力される。そして、ワ
ンショットパルス信号がフリップフロップＤＦ３のクロ
ック端子Ｃに入力されると、フリップフロップＤＦ３の
出力端子ＱからＳＷ１信号が出力され、図２のスイッチ
Ｓ１をオンして、抵抗Ｒ２を短絡させ、Ｉ／ＶアンプＩ
Ｖの利得を下げることができる。

【００６４】また、フリップフロップＤＦ３の出力端子
ＱからＳＷ１信号が出力されると、そのＳＷ１信号がフ
リップフロップＤＦ４の入力端子Ｑに出力され、発振回
路ＯＳＣから出力される次のクロック信号に同期して、
ＳＷ１信号がフリップフロップＤＦ４でラッチされる。
このため、フリップフロップＤＦ４の出力端子Ｑから
は、Ｐ／Ｈ信号が出力され、そのＰ／Ｈ信号が図２のピ
ークホールド回路ＰＣに供給される。

【００６５】この結果、図２のＩ／ＶアンプＩＶからの
出力がピークホールド回路ＰＣでピークホールドされ、
サンプルホールド回路ＳＣに出力される。また、フリッ
プフロップＤＦ４の出力端子ＱからＰ／Ｈ信号が出力さ
れると、そのＰ／Ｈ信号がフリップフロップＤＦ５の入
力端子Ｑに出力され、発振回路ＯＳＣから出力される次
のクロック信号に同期して、Ｐ／Ｈ信号がフリップフロ
ップＤＦ５でラッチされる。

【００６６】このため、フリップフロップＤＦ５の出力
端子Ｑからは、Ｓ／Ｈ信号が出力され、そのＳ／Ｈ信号
が図２のサンプルホールド回路ＳＣに供給される。この
結果、図２のピークホールド回路からの出力がサンプル
ホールド回路ＳＣでサンプルホールドされ、スイッチＳ
２に出力される。また、フリップフロップＤＦ５の出力
端子ＱからＳ／Ｈ信号が出力されると、そのＳ／Ｈ信号
がフリップフロップＤＦ６の入力端子Ｑに出力され、発
振回路ＯＳＣから出力される次のクロック信号に同期し
て、Ｓ／Ｈ信号がフリップフロップＤＦ６でラッチされ
る。

【００６７】このため、フリップフロップＤＦ６の出力
端子Ｑからは、ＳＷ２信号が出力され、そのＳＷ２信号
が図２のスイッチＳ２に供給される。この結果、図２の
スイッチＳ２がサンプルホールド回路ＳＣ側に切り替わ
り、図２のＩ／ＶアンプＩＶからの出力をサンプルホー
ルドした値がＦＰＤ出力ＦＰＯとして、フレキシブルケ
ーブルＦＣを介してメイン基板ＭＢに送出され、フレキ
シブルケーブルＦＣ伝送時の信号レベルの劣化を抑制す
ることができる。

【００６８】一方、メディア判定回路ＭＰは、ＬＤ制御
信号ＬＤＣが入力されると、ＬＤ制御信号ＬＤＣの幅を
発振回路ＯＳＣから出力されるクロック信号でカウント
することにより、オプティカルディスクＯＤの種類を判
定する。そして、倍速判定回路ＳＰは、オプティカルデ
ィスクＯＤの種類がメディア判定回路ＭＰにより判定さ
れると、その判定結果に基づいて、オプティカルディス
クＯＤの書き込み速度が何倍速かを判定する。

【００６９】そして、制御回路ＣＰは、倍速判定回路Ｓ
Ｐにより判定された倍速値に対応した判定時間内に、次
のＬＤ制御信号ＬＤＣがあるかどうかを判断することに
より、リード／ライトを判定する。そして、その判定時
間内に、次のＬＤ制御信号ＬＤＣがない場合、リードが
行われる判断し、発振回路ＯＳＣから出力されるクロッ
ク信号に同期して、フリップフロップＤＦ５にリセット
信号を出力する。

【００７０】このため、フリップフロップＤＦ５の出力
端子Ｑがロウレベルになり、図２のサンプルホールド回
路ＳＣへのＳ／Ｈ信号の供給が停止され、サンプルホー
ルド回路ＳＣでのサンプルホールド動作が停止する。ま
た、制御回路ＣＰは、フリップフロップＤＦ５にリセッ
ト信号を出力すると、発振回路ＯＳＣから出力される次
のクロック信号に同期して、フリップフロップＤＦ４に
リセット信号を出力する。

【００７１】このため、フリップフロップＤＦ４の出力
端子Ｑがロウレベルになり、図２のピークホールド回路
ＰＣへのＰ／Ｈ信号の供給が停止され、ピークホールド
回路ＰＣでのピークホールド動作が停止する。また、制
御回路ＣＰは、フリップフロップＤＦ４にリセット信号
を出力すると、発振回路ＯＳＣから出力される次のクロ
ック信号に同期して、フリップフロップＤＦ３にリセッ
ト信号を出力する。

【００７２】このため、フリップフロップＤＦ３の出力
端子Ｑがロウレベルになり、図２のスイッチＳ１をオフ
して、Ｉ／ＶアンプＩＶの帰還抵抗に抵抗Ｒ２を追加し
て、Ｉ／ＶアンプＩＶの利得を上げることができる。ま
た、制御回路ＣＰは、フリップフロップＤＦ３にリセッ
ト信号を出力すると、発振回路ＯＳＣから出力される次
のクロック信号に同期して、フリップフロップＤＦ６に
リセット信号を出力する。

【００７３】このため、フリップフロップＤＦ６の出力
端子Ｑがロウレベルになり、図２のスイッチＳ２がＩ／
ＶアンプＩＶの出力側に切り替わる。これにより、リー
ド時には、フィードスルーノイズを抑制しつつ、Ｉ／Ｖ
アンプＩＶからの出力をサンプルホールドさせることな
く、Ｉ／ＶアンプＩＶからの出力を利得調整アンプＧＡ
に直接出力することができる。

【００７４】図４は、図１のオプティカル・データ・ス
トレージ装置の動作を示すタイミングチャートである。
図４において、ＥＦＭ信号がハイレベルになり、ＬＤ制
御信号ＬＤＣがハイレベルになると、図３の発振回路Ｏ
ＳＣから出力されるクロック信号に同期して、フリップ
フロップＤＦ１の出力Ｑがハイレベルになり、このフリ
ップフロップＤＦ１の出力ＱがフリップフロップＤＦ２
の入力端子Ｄに入力される。

【００７５】このため、発振回路ＯＳＣから出力される
次のクロック信号に同期して、フリップフロップＤＦ２
の出力Ｑがハイレベルになる。この結果、ＬＤ制御信号
ＬＤＣの立ち上がりエッジに同期したワンショットパル
ス信号が、ＡＮＤ回路ＡＮからフリップフロップＤＦ３
のクロック端子Ｃに入力され、フリップフロップＤＦ３
の出力Ｑがハイレベルになる。

【００７６】このため、スイッチＳ１に出力されるＳＷ
１信号がハイレベルになり、スイッチＳ１がオンして、
抵抗Ｒ２が短絡され、Ｉ／ＶアンプＩＶの利得が下がる
ため、ライト時とリード時の発光パワー比に対して、Ｉ
／Ｖアンプ出力が抑制される。次に、フリップフロップ
ＤＦ３の出力Ｑがハイレベルになると、発振回路ＯＳＣ
から出力される次のクロック信号に同期して、フリップ
フロップＤＦ４の出力Ｑがハイレベルになる。

【００７７】このため、ピークホールド回路ＰＣに出力
されるＰ／Ｈ信号がハイレベルになり（）、Ｉ／Ｖア
ンプＩＶからのＩ／Ｖアンプ出力がピークホールド回路
ＰＣでピークホールドされる。次に、フリップフロップ
ＤＦ４の出力Ｑがハイレベルになると、発振回路ＯＳＣ
から出力される次のクロック信号に同期して、フリップ
フロップＤＦ５の出力Ｑがハイレベルになる。

【００７８】このため、サンプルホールド回路ＳＣに出
力されるＳ／Ｈ信号がハイレベルになり（）、ピーク
ホールド回路ＰＣからのＰ／Ｈ出力がサンプルホールド
回路ＳＣでサンプルホールドされる。次に、フリップフ
ロップＤＦ５の出力Ｑがハイレベルになると、発振回路
ＯＳＣから出力される次のクロック信号に同期して、フ
リップフロップＤＦ６の出力Ｑがハイレベルになる。

【００７９】このため、スイッチＳ２に出力されるＳＷ
２信号がハイレベルになり（）、サンプルホールド回
路ＳＣからのＳ／Ｈ出力が、スイッチＳ２を介して利得
調整アンプＧＡに出力される。そして、スイッチＳ２か
らのＳＷ２出力が利得調整アンプＧＡで反転増幅された
後、ＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦ
Ｃを介し、メイン基板ＭＢに送出される。

【００８０】また、メディア判定回路ＭＰは、ＬＤ制御
信号ＬＤＣがハイレベルになると、そのＬＤ制御信号Ｌ
ＤＣの幅を発振回路ＯＳＣから出力されるクロック信号
でカウントすることにより、オプティカルディスクＯＤ
の種類を判定し、その判定結果を倍速判定回路ＳＰに出
力する。そして、倍速判定回路ＳＰは、オプティカルデ
ィスクＯＤの種類がメディア判定回路ＭＰにより判定さ
れると、その判定結果に基づいて、オプティカルディス
クＯＤの書き込み速度が何倍速かを判定する。

【００８１】そして、制御回路ＣＰは、倍速判定回路Ｓ
Ｐにより判定された倍速値に対応した判定時間内に、Ｌ
Ｄ制御信号ＬＤＣがハイレベルになったかを判断するこ
とにより、リード／ライトを判定する。そして、その判
定時間内に、ＬＤ制御信号ＬＤＣがハイレベルにならな
い場合、リードが行われる判断し、発振回路ＯＳＣから
出力されるクロック信号に同期して、フリップフロップ
ＤＦ５にリセット信号を出力する。

【００８２】このため、フリップフロップＤＦ５の出力
Ｑがロウレベルになり、サンプルホールド回路ＳＣに出
力されるＳ／Ｈ信号がロウレベルになり、サンプルホー
ルド回路ＳＣでのサンプルホールド動作が停止する。ま
た、制御回路ＣＰは、フリップフロップＤＦ５にリセッ
ト信号を出力すると、発振回路ＯＳＣから出力される次
のクロック信号に同期して、フリップフロップＤＦ４に
リセット信号を出力する。

【００８３】このため、フリップフロップＤＦ４の出力
端子Ｑがロウレベルになり、ピークホールド回路ＰＣに
出力されるＰ／Ｈ信号がロウレベルになり（）、ピー
クホールド回路ＰＣでのピークホールド動作が停止す
る。また、制御回路ＣＰは、フリップフロップＤＦ４に
リセット信号を出力すると、発振回路ＯＳＣから出力さ
れる次のクロック信号に同期して、フリップフロップＤ
Ｆ３にリセット信号を出力する。

【００８４】このため、フリップフロップＤＦ３の出力
端子Ｑがロウレベルになり、スイッチＳ１に出力される
ＳＷ１信号がロウレベルになる（）。この結果、スイ
ッチＳ１がオフし、Ｉ／ＶアンプＩＶに帰還抵抗に抵抗
Ｒ２が挿入され、Ｉ／ＶアンプＩＶの利得が上がって、
リード時の温度ドリフトを含めた精度を確保することが
できる。

【００８５】また、制御回路ＣＰは、フリップフロップ
ＤＦ３にリセット信号を出力すると、発振回路ＯＳＣか
ら出力される次のクロック信号に同期して、フリップフ
ロップＤＦ６にリセット信号を出力する。このため、フ
リップフロップＤＦ６の出力端子Ｑがロウレベルにな
り、ＳＷ２信号がロウレベルとなって（）、Ｉ／Ｖア
ンプＩＶからのＩ／Ｖアンプ出力がスイッチＳ２を介し
て利得調整アンプＧＡに出力される。

【００８６】そして、スイッチＳ２からのＳＷ２出力が
利得調整アンプＧＡで反転増幅された後、ＦＰＤ出力Ｆ
ＰＯとして、フレキシブルケーブルＦＣを介し、メイン
基板ＭＢに送出される。このように、制御回路ＣＰは、
リードと判定すると、フリップフロップＤＦ３〜ＤＦ６
を、フリップフロップＤＦ５→フリップフロップＤＦ４
→フリップフロップＤＦ３→フリップフロップＤＦ６の
順にリセットすることにより、フィードスルーノイズを
抑制しつつ、Ｉ／ＶアンプＩＶからのＩ／Ｖアンプ出力
を利得調整アンプＧＡに直接出力することができる。

【００８７】図５（ａ）は、図１のオプティカル・デー
タ・ストレージ装置のＦＰＤ入出力特性を示す図、図５
（ｂ）は、本発明の第２実施形態に係るＦＰＤ入出力特
性を示す図、図５（ｃ）は、本発明の第３実施形態に係
るＦＰＤ入出力特性を示す図である。図５（ａ）におい
て、図１のフロントモニタ回路ＦＰ１では、Ｉ／Ｖアン
プＩＶの帰還抵抗が、リード時には、Ｒ１＋Ｒ２とな
り、ライト時には、Ｒ１となる。

【００８８】この結果、ライト時には、リード時に比
べ、フロントモニタ用フォトダイオードＦＰＤへの入力
光量（ＦＰＤ入力光量）に対するフロントモニタ回路Ｆ
Ｐ１からの出力電圧（ＦＰＤ出力電圧）の傾きが緩くな
る。このため、書き込み速度が高速化して、ライト時と
リード時の半導体レーザダイオードＬＤの発光パワー比
が増加した場合においても、リード時のＦＰＤ出力電圧
を維持したまま、ライト時のＦＰＤ出力電圧を抑制する
ことができ、リード時の温度ドリフトを含めた精度を確
保しつつ、フロントモニタ回路ＦＰ１のダイナミックレ
ンジを向上させることが可能となることから、リード／
ライトの高速化に容易に対応することが可能となる。

【００８９】図５（ｂ）において、リード時には、フロ
ントモニタ時のＦＰＤ入力光量に対するＦＰＤ出力電圧
の利得を上げるとともに、ライト時には、ＦＰＤ出力電
圧にオフセット電圧を加算する。これにより、リード時
の温度ドリフトを含めた精度を確保しつつ、電源電圧に
よるダイナミックレンジの制限を緩和することが可能と
なり、リード／ライトの高速化に容易に対応することが
可能となる。

【００９０】図５（ｃ）において、フロントモニタ時の
初段アンプの増幅特性を、リニア特性から対数特性に変
更する。これにより、回路構成を変更することなく、リ
ード時の温度ドリフトを含めた精度を確保しつつ、電源
電圧によるダイナミックレンジの制限を緩和することが
可能となり、リード／ライトの高速化に容易に対応する
ことが可能となる。

【００９１】なお、図１のオプティカル・データ・スト
レージ装置では、半導体レーザダイオードＬＤから出射
されたレーザ光をフロントモニタするために、ハーフミ
ラーＨＭを用いる方法を例にとって説明したが、フロン
トモニタ回路ＦＰ１を半導体レーザダイオードＬＤの光
軸から少し離れた場所に配置してフロントモニタを行な
うようにしてもよい。

【００９２】

【発明の効果】以上説明したように、本発明によれば、
伝送時の信号レベルの劣化を抑制することが可能となる
とともに、ライト時とリード時の出力電圧の比を抑制す
ることが可能となり、フロントモニタＩＣからの出力信
号の劣化を抑制しつつ、フロントモニタＩＣのダイナミ
ックレンジを向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るオプティカル・デ
ータ・ストレージ装置の概略構成を示すブロック図であ
る。

【図２】図１のオプティカル・データ・ストレージ装置
におけるフロントモニタＩＣの回路構成を示す図であ
る。

【図３】図１のオプティカル・データ・ストレージ装置
におけるタイミング発生回路の回路構成を示す図であ
る。

【図４】図１のオプティカル・データ・ストレージ装置
の動作を示すタイミングチャートである。

【図５】図５（ａ）は、図１のオプティカル・データ・
ストレージ装置のＦＰＤ入出力特性を示す図、図５
（ｂ）は、本発明の第２実施形態に係るＦＰＤ入出力特
性を示す図、図５（ｃ）は、本発明の第３実施形態に係
るＦＰＤ入出力特性を示す図である。

【図６】従来のオプティカル・データ・ストレージ装置
の概略構成を示すブロック図である。

【図７】従来のオプティカル・データ・ストレージ装置
の動作を示すタイミングチャートである。

【図８】従来のフロントモニタＩＣの他の回路構成を示
す図である。

【図９】従来のオプティカル・データ・ストレージ装置
のＦＰＤ入出力特性を示す図である。

【符号の説明】

ＯＤＳ オプティカル・データ・ストレージ装置 ＯＰＵ 光ピックアップ ＭＢ メイン基板 ＦＣ フレキシブルケーブル ＯＤ オプティカルディスク ＬＤ 半導体レーザダイオード ＬＤＤ 半導体レーザダイオードドライバ ＬＺ１ 集光レンズ ＬＺ２ コリメータレンズ ＬＺ３ 対物レンズ ＨＭ ハーフミラー ＰＤ フォトダイオード ＰＤＩ フォトダイオード回路 ＦＰ１ フロントモニタ回路 ＴＧ タイミング発生回路 ＲＦ１ ＲＦ回路 ＡＰ ＡＰＣ回路 ＳＣ１、ＳＣ２、ＳＣ３ サンプルホールド回路 ＬＤＣ ＬＤ制御信号 ＦＰＯ ＦＰＤ出力 ＦＰＤ フロントモニタ用フォトダイオード ＩＶ Ｉ／Ｖアンプ Ｓ１、Ｓ２ スイッチ ＰＣ ピークホールド回路 ＧＡ 利得調整アンプ ＶＲ 可変抵抗 ＲＶ 基準電圧 ＳＷ１、ＳＷ２ 切り替え信号 Ｓ／Ｈ、Ｓ／Ｈ２ サンプルホールド信号 Ｐ／Ｈ ピークホールド信号 ＯＳＣ 発振回路 ＤＦ１〜ＤＦ６ Ｄフリップフロップ ＡＮ ＡＮＤ回路 ＭＰ メディア判定回路 ＳＰ 倍速判定回路 ＣＰ 制御回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D090 AA01 BB04 CC01 CC04 CC16 EE01 EE11 HH01 KK03 LL09 5D119 AA12 AA23 EC09 HA03 HA13 HA46 HA55 HA68 5D789 AA12 AA23 EC09 HA03 HA13 HA46 HA55 HA68 5F049 MA01 NB08 TA12 UA20 5F073 AB27 BA05 BA06 GA02 GA37 GA38

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体レーザの出射光を光電変換するフ
   ォトダイオードと、 前記光電変換された電流を電圧に変換する電流／電圧変
   換アンプと、 前記電圧に変換された信号をピークホールドするピーク
   ホールド回路と、 前記ピークホールドされた信号をサンプルホールドする
   第１サンプルホールド回路と、 前記第１サンプルホールド回路によりサンプルホールド
   された信号を伝送する伝送手段と、 前記伝送された信号をサンプルホールドする第２サンプ
   ルホールド回路と、 前記第２サンプルホールド回路によりサンプルホールド
   された信号に基づいて、前記半導体レーザの駆動電流を
   制御する電流制御手段とを備えることを特徴とする光出
   力制御装置。
2. 【請求項２】 ライト時の前記電流／電圧変換アンプの
   利得を、リード時の利得よりも小さくする利得制御手段
   をさらに備えることを特徴とする請求項１記載の光出力
   制御装置。
3. 【請求項３】 前記電流／電圧変換アンプに接続された
   第１および第２の帰還抵抗と、 ライト時に、前記第２の帰還抵抗を短絡させる第１スイ
   ッチをさらに備えることを特徴とする請求項２記載の光
   出力制御装置。
4. 【請求項４】 リード時に、前記ピークホールド回路お
   よび前記第１サンプルホールド回路を介すことなく、前
   記電流／電圧変換アンプから出力された信号を前記伝送
   手段に送出させる第２スイッチをさらに備えることを特
   徴とする請求項３記載の光出力制御装置。
5. 【請求項５】 ライト時に、前記第１スイッチをオンさ
   せるＳＷ１信号、前記ピークホールド回路にピークホー
   ルドさせるＰ／Ｈ信号、前記第１サンプルホールド回路
   にサンプルホールドさせるＳ／Ｈ信号および前記第２ス
   イッチを前記ピークホールド回路側に切り替えるＳＷ２
   信号を順次発生させるタイミング発生回路をさらに備え
   ることを特徴とする請求項４記載の光出力制御装置。
6. 【請求項６】 前記タイミング発生回路は、 ＬＤ制御信号よりも速い周期で発振する発振回路と、 前記発振回路からの出力がクロック端子に入力されると
   ともに、前記ＬＤ制御信号の立ち上がりエッジに基づい
   て、ハイレベル状態に変化する第１フリップフロップ
   と、 前記発振回路からの出力がクロック端子に入力されると
   ともに、前記第１フリップフロップから出力されるハイ
   レベル信号の立ち上がりエッジに基づいて、ハイレベル
   状態に変化する第２フリップフロップと、 前記第１フリップフロップの出力と前記第２フリップフ
   ロップの出力との論理積を出力するＡＮＤ回路と、 入力がハイレベルに維持されるとともに、前記ＡＮＤ回
   路からの出力がクロック端子に入力される第３フリップ
   フロップと、 前記発振回路からの出力がクロック端子に入力されると
   ともに、前記第３フリップフロップから出力されるハイ
   レベル信号の立ち上がりエッジに基づいて、ハイレベル
   状態に変化する第４フリップフロップと、 前記発振回路からの出力がクロック端子に入力されると
   ともに、前記第４フリップフロップから出力されるハイ
   レベル信号の立ち上がりエッジに基づいて、ハイレベル
   状態に変化する第５フリップフロップと、 前記発振回路からの出力がクロック端子に入力されると
   ともに、前記第５フリップフロップから出力されるハイ
   レベル信号の立ち上がりエッジに基づいて、ハイレベル
   状態に変化する第６フリップフロップと、 前記ＬＤ制御信号の幅を前記発振回路からの出力でカウ
   ントすることにより、メディアの種類を判定するメディ
   ア判定回路と、 前記メディアの種類の判定結果に基づいて、倍速判定を
   行なう倍速判定回路と、 前記倍速判定結果および前記ＬＤ制御信号に基づいて、
   リード／ライトを判定し、前記発振回路からの出力に同
   期して、前記第５フリップフロップ、前記第４フリップ
   フロップ、前記第３フリップフロップおよび前記第６フ
   リップフロップに順次リセット信号を出力する制御回路
   とを備えることを特徴とする請求項５記載の光出力制御
   装置。
7. 【請求項７】 ライト時に、前記電流／電圧変換アンプ
   の出力にオフセット電圧を印加するオフセット電圧印加
   手段をさらに備えることを特徴とする請求項１〜６のい
   ずれか１項記載の光出力制御装置。
8. 【請求項８】 前記電流／電圧変換アンプの利得特性は
   対数特性であることを特徴とする請求項１〜７のいずれ
   か１項記載の光出力制御装置。
9. 【請求項９】 半導体レーザと、 前記半導体レーザを駆動するドライバと、 前記半導体レーザからの出射光の一部を反射させるとと
   もに、前記出射光の一部を透過させるハーフミラーと、 前記ハーフミラーで反射された出射光をオプティカルデ
   ィスク上で集光させるレンズと、 前記オプティカルディスクで反射された反射光を光電変
   換する信号検出用フォトダイオードと、 前記信号検出用フォトダイオードで検出された信号の処
   理を行なう信号処理回路と、 前記ハーフミラーを透過した出射光を光電変換するフロ
   ントモニタ用フォトダイオードと、 前記フロントモニタ用フォトダイオードで光電変換され
   た電流を電圧に変換する電流／電圧変換アンプと、 前記電圧に変換された信号をピークホールドするピーク
   ホールド回路と、 前記ピークホールドされた信号をサンプルホールドする
   第１サンプルホールド回路と、 前記第１サンプルホールド回路によりサンプルホールド
   された信号を伝送するフレキシブルケーブルと、 前記伝送された信号をサンプルホールドし、前記フレキ
   シブルケーブルを介して前記ドライバにリード／ライト
   制御信号を送出するＡＰＣ回路とを備えることを特徴と
   するオプティカル・データ・ストレージ装置。