JP3878492B2 - 光出力制御装置およびオプティカル・データ・ストレージ装置 - Google Patents
光出力制御装置およびオプティカル・データ・ストレージ装置 Download PDFInfo
- Publication number
- JP3878492B2 JP3878492B2 JP2002028604A JP2002028604A JP3878492B2 JP 3878492 B2 JP3878492 B2 JP 3878492B2 JP 2002028604 A JP2002028604 A JP 2002028604A JP 2002028604 A JP2002028604 A JP 2002028604A JP 3878492 B2 JP3878492 B2 JP 3878492B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光出力制御装置およびオプティカル・データ・ストレージ装置に関し、特に、半導体レーザの発光パワーを制御する場合に適用して好適なものである。
【０００２】
【従来の技術】
従来のオプティカル・データ・ストレージ装置（例えば、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／ＲＷ、ＭＯ、ＭＤなど）では、例えば、特開昭６３−２４１７３３号公報、特開平１−２０４２２４号公報、特開平２０００−２１５４５１号公報に記載されているように、リード／ライト時の半導体レーザの発光パワーを最適に制御するために、フロントモニタを行う方法がある。
【０００３】
図６は、従来のオプティカル・データ・ストレージ装置の概略構成を示すブロック図である。
図６において、オプティカル・データ・ストレージ装置ＯＤＳ２には、光ピックアップＯＰＵ２およびメイン基板ＭＢ２が設けられ、光ピックアップＯＰＵ２とメイン基板ＭＢ２とは、フレキシブルケーブルＦＣ２を介して接続されている。
【０００４】
ここで、光ピックアップＯＰＵ２には、半導体レーザダイオードＬＤ２、半導体レーザダイオードドライバＬＤＤ２、集光レンズＬＺ１１、コリメータレンズＬＺ１２、対物レンズＬＺ１３、ハーフミラーＨＭ２、フォトダイオード回路ＰＤＩ２およびフロントモニタ回路ＦＰ２が設けられている。
また、フロントモニタ回路ＦＰ２には、フロントモニタ用フォトダイオードＦＰＤ２、Ｉ／ＶアンプＩＶ２、利得調整アンプＧＡ２および抵抗Ｒ１１、Ｒ１２が設けられ、可変抵抗ＶＲ２が外付けされている。
【０００５】
そして、Ｉ／ＶアンプＩＶ２の反転入力端子は、フロントモニタ用フォトダイオードＦＰＤ２のカソードが接続され、Ｉ／ＶアンプＩＶ２の正転入力端子は、利得調整アンプＧＡ２の正転入力端子に接続され、Ｉ／ＶアンプＩＶ２の出力端子は、抵抗Ｒ１２を介して利得調整アンプＧＡ２の反転入力端子に接続され、Ｉ／ＶアンプＩＶ２の反転入力端子と出力端子との間には抵抗Ｒ１１が接続され、利得調整アンプＧＡ２の反転入力端子と出力端子との間には抵抗ＶＲ２が接続され、利得調整アンプＧＡ２の出力端子は、フレキシブルケーブルＦＣ２を介してＲＦ回路ＲＦ２に接続されている。
【０００６】
また、メイン基板ＭＢ２は、主に、サンプルホールド／マトリクス演算、サーボ処理、ＲＦイコライザ処理、ウォブル抽出、ＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）処理などを行なうもので、メイン基板ＭＢ２には、ＲＦ回路ＲＦ２が設けられ、ＲＦ回路ＲＦ２には、ＡＰＣ回路ＡＰ２が設けられ、ＡＰＣ回路ＡＰ２には、サンプルホールド回路ＳＣ１１、ＳＣ１２が設けられている。
【０００７】
そして、半導体レーザダイオードＬＤ２から出射されたレーザ光の一部はハーフミラーＨＭ２で反射され、コリメータレンズＬＺ１２および対物レンズＬＺ１３を介してオプティカルディスクＯＤ２上に集光される。
そして、オプティカルディスクＯＤ２で反射されたレーザ光はハーフミラーＨＭ２を透過し、集光レンズＬＺ１１で集光されて、フォトダイオード回路ＰＤＩ２に設けられたフォトダイオードＰＤ２に入射する。
【０００８】
そして、フォトダイオードＰＤ２に入射したレーザ光は光電変換され、オプティカルディスクＯＤ２から読み取られた信号が、フレキシブルケーブルＦＣ２を介してＲＦ回路ＲＦ２に送出される。
一方、半導体レーザダイオードＬＤ２から出射されたレーザ光の一部はハーフミラーＨＭ２を透過し、フロントモニタ用フォトダイオードＦＰＤ２に入射する。
【０００９】
そして、フロントモニタ用フォトダイオードＦＰＤ２に入射したレーザ光は光電変換され、このフロントモニタ用フォトダイオードＦＰＤ２から出力される電流値が、Ｉ／ＶアンプＩＶ２により電圧値に変換される。
そして、Ｉ／ＶアンプＩＶ２から出力された電圧値は、利得調整アンプＧＡ２により利得調整され、ＦＰＤ出力ＦＰＯ２がフレキシブルケーブルＦＣ２を介してメイン基板ＭＢに送出される。
【００１０】
メイン基板ＭＢに送出されたＦＰＤ出力ＦＰＯ２は、ＡＰＣ回路ＡＰ２に設けられたサンプルホールド回路ＳＣ１１、ＳＣ１２に入力され、サンプルホールド信号Ｓ／Ｈ１１のタイミングで、リード時のＦＰＤ出力ＦＰＯ２がサンプルホールド回路ＳＣ１１によりサンプリングされるとともに、サンプルホールド信号Ｓ／Ｈ１２のタイミングで、ライト時のＦＰＤ出力ＦＰＯ２がサンプルホールド回路ＳＣ１２によりサンプリングされる。
【００１１】
そして、サンプルホールド回路ＳＣ１１、ＳＣ１２によりサンプリングされた信号は、ＡＰＣ回路ＡＰ２内でオフセット調整および利得調整が行なわれた後、リード制御電圧ＲＣ、ライト制御電圧ＷＣとして、フレキシブルケーブルＦＣ２を介して、半導体レーザダイオードドライバＬＤＤ２に送出される。
そして、半導体レーザダイオードドライバＬＤＤ２は、リード制御電圧ＲＣに基づいて、リード時の半導体レーザダイオードＬＤ２の駆動電流を制御するとともに、ライト制御電圧ＷＣに基づいて、ライト時の半導体レーザダイオードＬＤ２の駆動電流を制御し、半導体レーザダイオードＬＤの発光パワーを最適に制御する。
【００１２】
図７は、従来のオプティカル・データ・ストレージ装置の動作を示すタイミングチャートである。
図７において、ＥＦＭ信号がハイレベルになり、ＬＤ制御信号ＬＤＣ２がハイレベルになると、半導体レーザダイオードドライバＬＤＤ２は、ライト制御電圧ＷＣに基づいて、半導体レーザダイオードＬＤ２の駆動電流を制御する。
【００１３】
一方、ＥＦＭ信号がロウレベルになりし、ＬＤ制御信号ＬＤＣ２がロウレベルになると、半導体レーザダイオードドライバＬＤＤ２は、リード制御電圧ＲＣに基づいて、半導体レーザダイオードＬＤ２の駆動電流を制御する。
このため、ＬＤ制御信号ＬＤＣ２がハイレベルになると、半導体レーザダイオードＬＤ２からの発光パワーが上がり、フロントモニタ用フォトダイオードＦＰＤ２から出力される電流値が増加する。
【００１４】
この結果、Ｉ／ＶアンプＩＶ２から出力される電圧値も上昇し、このＩ／ＶアンプＩＶ２から出力される電圧値が利得調整アンプＧＡ２により反転増幅されて、ＦＰＤ出力ＦＰＯ２として出力される。
一方、ＬＤ制御信号ＬＤＣ２がロウレベルになると、半導体レーザダイオードＬＤ２からの発光パワーが下がり、フロントモニタ用フォトダイオードＦＰＤ２から出力される電流値が減少する。
【００１５】
この結果、Ｉ／ＶアンプＩＶ２から出力される電圧値も下降し、このＩ／ＶアンプＩＶ２から出力される電圧値が利得調整アンプＧＡ２により反転増幅されて、ＦＰＤ出力ＦＰＯ２として出力される。
図８は、従来のフロントモニタＩＣの他の回路構成を示す図である。
図８において、フロントモニタ回路ＦＰ３には、フロントモニタ用フォトダイオードＦＰＤ３、Ｉ／ＶアンプＩＶ３および抵抗Ｒ２１が設けられている。
【００１６】
ここで、Ｉ／ＶアンプＩＶ３の反転入力端子は、フロントモニタ用フォトダイオードＦＰＤ３のアノードが接続され、Ｉ／ＶアンプＩＶ３の正転入力端子は、基準電圧Ｖｒｅｆの入力端子に接続され、Ｉ／ＶアンプＩＶ３の出力端子は、ＦＰＤ出力ＦＰＯ３の出力端子に接続され、Ｉ／ＶアンプＩＶ３の反転入力端子と出力端子との間には、抵抗Ｒ２１が接続されている。
【００１７】
そして、フロントモニタ用フォトダイオードＦＰＤ３に入射したレーザ光は光電変換され、このフロントモニタ用フォトダイオードＦＰＤ３から出力される電流値が、基準電圧Ｖｒｅｆを基準としてＩ／ＶアンプＩＶ３により電圧値に変換された後、ＦＰＤ出力ＦＰＯ３として出力される。
ここで、従来のフロントモニタ回路ＦＰ２、ＦＰ３では、例えば、特開平１１−３９６８８号公報に記載されているように、フロントモニタ用フォトダイオードＦＰＤ２、ＦＰＤ３で受光された光量に比例した電圧が、ＦＰＤ出力ＦＰＯ２、ＦＰＯ３として出力される。
【００１８】
図９は、従来のオプティカル・データ・ストレージ装置のＦＰＤ入出力特性を示す図である。
図９において、図６、８のフロントモニタ回路ＦＰ２、ＦＰ３では、フロントモニタ用フォトダイオードＦＰＤ２、ＦＰＤ３への入力光量（ＦＰＤ入力光量）に対して、フロントモニタ回路ＦＰ２、ＦＰ３からの出力電圧（ＦＰＤ出力電圧）がリニアに増加している。
【００１９】
特に、ライト時のＦＰＤ出力電圧は、リード時のＦＰＤ出力電圧を基準とすると、ライト時の倍速が上がるに従って、ＦＰＤ出力電圧もリニアに増加し、書き込み速度が高速化すると、ライト時とリード時の半導体レーザダイオードＬＤ２の発光パワー比が著しく増加する。
【００２０】
【発明が解決しようとする課題】
しかしながら、従来のフロントモニタ回路ＦＰ２、ＦＰ３では、リード／ライトの高速化に伴って、ライト時とリード時の発光パワー比が著しく増加し、ＦＰＤ入力光量に対して、ＦＰＤ出力電圧がリニアに増加するため、フロントモニタ回路ＦＰ２、ＦＰ３のダイナミックレンジを上げる必要がある。
【００２１】
一方、フロントモニタ回路ＦＰ２、ＦＰ３のダイナミックレンジは、フロントモニタ回路ＦＰ２、ＦＰ３の温度ドリフトを含めた精度や電源電圧に制限される。
このため、従来のフロントモニタ回路ＦＰ２、ＦＰ３では、ＦＰＤ出力電圧のダイナミックレンジを上げるには限界があり、リード／ライトの高速化の障害になるという問題があった。
【００２２】
また、従来のオプティカル・データ・ストレージ装置ＯＤＳ２では、フロントモニタ回路ＦＰ２、ＦＰ３から出力されたＦＰＤ出力ＦＰＯ２、ＦＰＯ３が、フレキシブルケーブルＦＣ２を介してメイン基板ＭＢに送出される。
このため、図７に示すように、フロントモニタ回路ＦＰ２、ＦＰ３でのＦＰＤ出力の応答速度の劣化に加え、フレキシブルケーブルＦＣ２の寄生容量に起因するＦＰＤ出力の伝送時の劣化も発生する。
【００２３】
この結果、従来のオプティカル・データ・ストレージ装置ＯＤＳ２では、ＦＰＤ出力の波形が鈍り、リード／ライトの高速化に伴って、正確なリード制御電圧ＲＣおよびライト制御電圧ＷＣを半導体レーザダイオードドライバＬＤＤ２に伝えることが不可能になることから、半導体レーザダイオードＬＤの発光パワーを最適に制御することができなくなるという問題があった。
【００２４】
特に、ＤＶＤでは、図７に示すように、ＦＰＤ出力が櫛形になり、応答特性への要求はより一層厳しいものになる。
そこで、本発明の目的は、フロントモニタＩＣからの出力信号の劣化を抑制しつつ、フロントモニタＩＣのダイナミックレンジを向上させることが可能な光出力制御装置およびオプティカル・データ・ストレージ装置を提供することである。
【００２５】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の光出力制御装置によれば、半導体レーザの出射光を光電変換するフォトダイオードと、前記光電変換された電流を電圧に変換する電流／電圧変換アンプと、前記電圧に変換された信号をピークホールドするピークホールド回路と、前記ピークホールドされた信号をサンプルホールドする第１サンプルホールド回路と、前記第１サンプルホールド回路によりサンプルホールドされた信号を伝送する伝送手段と、前記伝送された信号をサンプルホールドする第２サンプルホールド回路と、前記第２サンプルホールド回路によりサンプルホールドされた信号に基づいて、前記半導体レーザの駆動電流を制御する電流制御手段とを備えることを特徴とする。
【００２６】
これにより、フロントモニタされた信号を伝送する前にサンプルホールドすることが可能となり、フロントモニタされた信号レベルの劣化を抑制しつつ、その信号レベルを効率よく伝送することができる。
このため、伝送時の寄生容量に起因して応答特性の劣化が発生する場合においても、伝送時の信号レベルの劣化を抑制することができ、リード／ライトの高速化を図った場合においても、フロントモニタされた信号の伝送先の構成を変更することなく、半導体レーザの発光パワーを適正に制御することが可能となる。
【００２７】
また、請求項２記載の光出力制御装置によれば、ライト時の前記電流／電圧変換アンプの利得を、リード時の利得よりも小さくする利得制御手段をさらに備えることを特徴とする。
これにより、ライト時とリード時の発光パワーの比が増加した場合においても、ライト時とリード時の出力電圧の比を抑制することができ、電源電圧の値が制限されている場合においても、リード時の利得をそのまま維持しつつ、フロントモニタ時のダイナミックレンジを向上させることが可能となることから、リード時の温度ドリフトを含めた精度を確保しつつ、リード／ライトのより一層の高速化を容易に図ることができる。
【００２８】
また、請求項３記載の光出力制御装置によれば、前記電流／電圧変換アンプに接続された第１および第２の帰還抵抗と、ライト時に、前記第２の帰還抵抗を短絡させる第１スイッチをさらに備えることを特徴とする。
これにより、スイッチを切り替えるだけで、ライト時の電流／電圧変換アンプの利得を、リード時の利得よりも小さくすることができ、ライト時とリード時の出力電圧の比を容易に抑制することが可能となることから、フロントモニタ時のダイナミックレンジを容易に向上させることができる。
【００２９】
また、請求項４記載の光出力制御装置によれば、リード時に、前記ピークホールド回路および前記第１サンプルホールド回路を介すことなく、前記電流／電圧変換アンプから出力された信号を前記伝送手段に送出させる第２スイッチをさらに備えることを特徴とする。
これにより、ライト時にのみフロントモニタ側でサンプルホールドすることが可能となるとともに、リード時にはフロントモニタ側でサンプルホールドすることなく、電流／電圧変換アンプからの出力信号を送出することができ、リード／ライトのより一層の高速化に容易に対応することが可能となる。
【００３０】
また、請求項５記載の光出力制御装置によれば、ライト時に、第１スイッチをオンさせるＳＷ１信号、前記ピークホールド回路にピークホールドさせるＰ／Ｈ信号、前記第１サンプルホールド回路にピークホールドさせるＳ／Ｈ信号および前記第２スイッチを前記ピークホールド回路側に切り替えるＳＷ２信号を順次発生させるタイミング発生回路をさらに備えることを特徴とする。
【００３１】
これにより、フロントモニタ側にタイミング発生回路を設けることで、フィードスルーノイズを抑制しつつ、フロントモニタ側でモニタ信号をサンプルホールドすることが可能となるとともに、ライト時とリード時の出力電圧の比を抑制することが可能となり、フロントモニタＩＣからの出力信号の劣化を抑制しつつ、フロントモニタＩＣのダイナミックレンジを向上させることが可能となることから、リード／ライトのより一層の高速化に容易に対応することができる。
【００３２】
また、請求項６記載の光出力制御装置によれば、前記タイミング発生回路は、ＬＤ制御信号よりも速い周期で発振する発振回路と、前記発振回路からの出力がクロック端子に入力されるとともに、前記ＬＤ制御信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第１フリップフロップと、前記発振回路からの出力がクロック端子に入力されるとともに、前記第１フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第２フリップフロップと、前記第１フリップフロップの出力と前記第２フリップフロップの出力との論理積を出力するＡＮＤ回路と、入力がハイレベルに維持されるとともに、前記ＡＮＤ回路からの出力がクロック端子に入力される第３フリップフロップと、前記発振回路からの出力がクロック端子に入力されるとともに、前記第３フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第４フリップフロップと、前記発振回路からの出力がクロック端子に入力されるとともに、前記第４フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第５フリップフロップと、前記発振回路からの出力がクロック端子に入力されるとともに、前記第５フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第６フリップフロップと、前記ＬＤ制御信号の幅を前記発振回路からの出力でカウントすることにより、メディアの種類を判定するメディア判定回路と、前記メディアの種類の判定結果に基づいて、倍速判定を行なう倍速判定回路と、前記倍速判定結果および前記ＬＤ制御信号に基づいて、リード／ライトを判定し、前記発振回路からの出力に同期して、前記第５フリップフロップ、前記第４フリップフロップ、前記第３フリップフロップおよび前記第６フリップフロップに順次リセット信号を出力する制御回路とを備えることを特徴とする。
【００３３】
これにより、簡単な回路構成を用いるだけで、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／ＲＷなどのメディアの種類に対応しつつ、フィードスルーノイズを抑制して、フロントモニタ側でモニタ信号をサンプルホールドすることが可能となるとともに、ライト時とリード時の出力電圧の比を抑制することが可能となる。
【００３４】
このため、フロントモニタＩＣからの出力信号が矩形または櫛形のいずれにおいても、フロントモニタＩＣからの出力信号の劣化を抑制しつつ、フロントモニタＩＣのダイナミックレンジを容易に向上させることが可能となることから、様々のメディアのリード／ライト時のより一層の高速化に容易に対応することができる。
【００３５】
また、請求項７記載の光出力制御装置によれば、ライト時に、前記電流／電圧変換アンプの出力にオフセット電圧を印加するオフセット電圧印加手段をさらに備えることを特徴とする。
これにより、電源電圧の値が制限されている場合においても、リード／ライト時の利得をそのまま維持しつつ、フロントモニタ時のダイナミックレンジを向上させることが可能となることから、温度ドリフトを含めた精度を確保しつつ、リード／ライトのより一層の高速化を容易に図ることができる。
【００３６】
また、請求項８記載の光出力制御装置によれば、前記電流／電圧変換アンプの利得特性は対数特性であることを特徴とする。
これにより、電流／電圧変換アンプの利得特性を変更するだけで、ライト時とリード時の出力電圧の比を抑制することができ、フロントモニタ時のダイナミックレンジを向上させることが可能となることから、リード／ライトのより一層の高速化を容易に図ることができる。
【００３７】
また、請求項９記載のオプティカル・データ・ストレージ装置によれば、半導体レーザと、前記半導体レーザを駆動するドライバと、前記半導体レーザからの出射光の一部を反射させるとともに、前記出射光の一部を透過させるハーフミラーと、前記ハーフミラーで反射された出射光をオプティカルディスク上で集光させるレンズと、前記オプティカルディスクで反射された反射光を光電変換する信号検出用フォトダイオードと、前記信号検出用フォトダイオードで検出された信号の処理を行なう信号処理回路と、前記ハーフミラーを透過した出射光を光電変換するフロントモニタ用フォトダイオードと、前記フロントモニタ用フォトダイオードで光電変換された電流を電圧に変換する電流／電圧変換アンプと、前記電圧に変換された信号をピークホールドするピークホールド回路と、前記ピークホールドされた信号をサンプルホールドする第１サンプルホールド回路と、前記第１サンプルホールド回路によりサンプルホールドされた信号を伝送するフレキシブルケーブルと、前記伝送された信号をサンプルホールドし、前記フレキシブルケーブルを介して前記ドライバにリード／ライト制御信号を送出するＡＰＣ回路とを備えることを特徴とする。
【００３８】
これにより、フロントモニタされた信号の伝送前後でダブルサンプルホールドすることが可能となり、フロントモニタ時および伝送時の応答特性の劣化が発生する場合においても、ＡＰＣ回路側の構成を変更することなく、半導体レーザの発光パワーを適正に制御することが可能となることから、リード／ライトのより一層の高速化を容易に図ることができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施形態に係るオプティカル・データ・ストレージ装置について、図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るオプティカル・データ・ストレージ装置の概略構成を示すブロック図である。
【００４０】
図１において、オプティカル・データ・ストレージ装置ＯＤＳには、光ピックアップＯＰＵおよびメイン基板ＭＢが設けられ、光ピックアップＯＰＵとメイン基板ＭＢとは、フレキシブルケーブルＦＣを介して接続されている。
ここで、光ピックアップＯＰＵには、半導体レーザダイオードＬＤ、半導体レーザダイオードドライバＬＤＤ、集光レンズＬＺ１、コリメータレンズＬＺ２、対物レンズＬＺ３、ハーフミラーＨＭ、フォトダイオード回路ＰＤＩおよびフロントモニタ回路ＦＰ１が設けられている。
【００４１】
また、メイン基板ＭＢは、主に、サンプルホールド／マトリクス演算、サーボ処理、ＲＦイコライザ処理、ウォブル抽出、ＡＰＣ処理などを行なうもので、メイン基板ＭＢには、ＲＦ回路ＲＦ１が設けられ、ＲＦ回路ＲＦ１には、ＡＰＣ回路ＡＰが設けられ、ＡＰＣ回路ＡＰには、サンプルホールド回路ＳＣ２、ＳＣ３が設けられている。
【００４２】
そして、半導体レーザダイオードＬＤから出射されたレーザ光の一部はハーフミラーＨＭで反射され、コリメータレンズＬＺ２および対物レンズＬＺ３を介してオプティカルディスクＯＤ上に集光される。
そして、オプティカルディスクＯＤで反射されたレーザ光はハーフミラーＨＭを透過し、集光レンズＬＺ１で集光されて、フォトダイオード回路ＰＤＩに設けられたフォトダイオードＰＤに入射する。
【００４３】
そして、フォトダイオードＰＤに入射したレーザ光は光電変換され、オプティカルディスクＯＤから読み取られた信号が、フレキシブルケーブルＦＣを介してＲＦ回路ＲＦ１に送出される。
一方、半導体レーザダイオードＬＤから出射されたレーザ光の一部はハーフミラーＨＭを透過し、フロントモニタ回路ＦＰ１で検出される。
【００４４】
そして、フロントモニタ回路ＦＰ１で検出された光はフロントモニタ回路ＦＰ１で電圧値に変換され、信号処理された後、ＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介してメイン基板ＭＢに送出される。
ここで、フロントモニタ回路ＦＰ１で行われる信号処理として、リード時には、利得調整が行なわれた後、その信号がＦＰＤ出力ＦＰＯとして、そのまま出力される。
【００４５】
また、ライト時には、フロントモニタ回路ＦＰ１で検出された信号がサンプルホールドされ、そのサンプルホールドされた信号の利得調整が行なわれた後、ＦＰＤ出力ＦＰＯとして出力される。
また、フロントモニタ回路ＦＰ１では、サンプルホールド処理に加え、リード時の利得に対して、ライト時の利得が小さくなるように、利得制御が行われる。
【００４６】
メイン基板ＭＢに送出されたＦＰＤ出力ＦＰＯは、ＡＰＣ回路ＡＰに設けられたサンプルホールド回路ＳＣ２、ＳＣ３に入力され、サンプルホールド信号Ｓ／Ｈ２のタイミングで、リード時のＦＰＤ出力ＦＰＯがサンプルホールド回路ＳＣ２によりサンプリングされるとともに、サンプルホールド信号Ｓ／Ｈ３のタイミングで、ライト時のＦＰＤ出力ＦＰＯがサンプルホールド回路ＳＣ３によりサンプリングされる。
【００４７】
そして、サンプルホールド回路ＳＣ２、ＳＣ３によりサンプリングされた信号は、ＡＰＣ回路ＡＰ内でオフセット調整および利得調整が行なわれた後、リード制御電圧ＲＣ、ライト制御電圧ＷＣとして、フレキシブルケーブルＦＣを介して、半導体レーザダイオードドライバＬＤＤに送出される。
そして、半導体レーザダイオードドライバＬＤＤは、リード制御電圧ＲＣに基づいて、リード時の半導体レーザダイオードＬＤの駆動電流を制御するとともに、ライト制御電圧ＷＣに基づいて、ライト時の半導体レーザダイオードＬＤの駆動電流を制御し、半導体レーザダイオードＬＤの発光パワーを最適に制御する。
【００４８】
図２は、図１のオプティカル・データ・ストレージ装置におけるフロントモニタＩＣの回路構成を示す図である。
図２において、フロントモニタ回路ＦＰ１には、フロントモニタ用フォトダイオードＦＰＤ、Ｉ／ＶアンプＩＶ、利得調整アンプＧＡ、抵抗Ｒ１、Ｒ２、Ｒ３、短絡スイッチＳ１、切替スイッチＳ２、ピークホールド回路ＰＣ、サンプルホールド回路ＳＣおよびタイミング発生回路ＴＧが設けられ、可変抵抗ＶＲが外付けされている。
【００４９】
ここで、Ｉ／ＶアンプＩＶの反転入力端子には、フロントモニタ用フォトダイオードＦＰＤのカソードが接続され、Ｉ／ＶアンプＩＶの正転入力端子は、利得調整アンプＧＡの正転入力端子に接続されるとともに、基準電圧ＲＶに接続され、Ｉ／ＶアンプＩＶの出力端子は、切替スイッチＳ２の一方の切替端子に接続されるとともに、ピークホールド回路ＰＣおよびサンプルホールド回路ＳＣを介して切替スイッチＳ２の他方の切替端子に接続され、スイッチＳ２の出力端子は抵抗Ｒ３を介して利得調整アンプＧＡの反転入力端子に接続され、Ｉ／ＶアンプＩＶの反転入力端子と出力端子との間には、直列接続された抵抗Ｒ１、Ｒ２が接続され、抵抗Ｒ２と並列に短絡スイッチＳ１が接続され、利得調整アンプＧＡの反転入力端子と出力端子との間には可変抵抗ＶＲが接続され、利得調整アンプＧＡの出力端子は、フレキシブルケーブルＦＣを介してＲＦ回路ＲＦ１に接続されている。
【００５０】
また、短絡スイッチＳ１には、短絡スイッチＳ１を開閉させるためのＳＷ１信号がタイミング発生回路ＴＧから入力され、切替スイッチＳ２には、切替スイッチＳ２を切り替えるためのＳＷ２信号がタイミング発生回路ＴＧから入力され、ピークホールド回路ＰＣには、ピークホールド回路ＰＣにピークホールドさせるためのＰ／Ｈ信号がタイミング発生回路ＴＧから入力され、サンプルホールド回路ＳＣには、サンプルホールド回路ＳＣにサンプルホールドさせるためのＳ／Ｈ信号がタイミング発生回路ＴＧから入力され、タイミング発生回路ＴＧには、ＬＤ制御信号ＬＤＣが入力される。
【００５１】
そして、フロントモニタ用フォトダイオードＦＰＤに入射したレーザ光は光電変換され、このフロントモニタ用フォトダイオードＦＰＤから出力される電流値が、Ｉ／ＶアンプＩＶにより電圧値に変換される。
ここで、タイミング発生回路ＴＧは、ＬＤ制御信号ＬＤＣに基づいて、リード／ライトの切り替えを判断する。そして、リード時には、ＳＷ１信号をロウレベルにして、短絡スイッチＳ１をオフさせるとともに、ライト時には、ＳＷ１信号をハイレベルにして、短絡スイッチＳ１をオンさせる。
【００５２】
これにより、リード時には、Ｉ／ＶアンプＩＶの帰還抵抗をＲ１＋Ｒ２として、Ｉ／ＶアンプＩＶの利得をライト時に比べて上げることが可能となるとともに、ライト時には、Ｉ／ＶアンプＩＶの帰還抵抗をＲ１として、Ｉ／ＶアンプＩＶの利得をリード時に比べて下げることが可能となる。
このため、単に短絡スイッチＳ１を切り替えるだけで、ライト時とリード時の発光パワーの比に比べて、ライト時とリード時の出力電圧の比を抑制することができ、リード／ライトのより一層の高速化に対応することが可能となるとともに、リード／ライト時のダイナミックレンジを確保しつつ、リード時の利得を上昇させて、リード時の温度ドリフトを含めた精度を確保することができる。
【００５３】
そして、Ｉ／ＶアンプＩＶから出力された電圧値は、切替スイッチＳ２の一方の切替端子に入力されるとともに、ピークホールド回路ＰＣおよびサンプルホールド回路ＳＣを介して切替スイッチＳ２の他方の切替端子に入力される。
ここで、タイミング発生回路ＴＧは、リード時には、ＳＷ２信号をロウレベルにして、切替スイッチＳ２をＩ／ＶアンプＩＶ側に切り替える。
【００５４】
一方、タイミング発生回路ＴＧは、ライト時には、ＳＷ２信号をハイレベルにして、切替スイッチＳ２をサンプルホールド回路ＳＣ側に切り替え、Ｉ／ＶアンプＩＶからの出力をピークホールドさせるためのＰ／Ｈ信号をピークホールド回路ＰＣに入力するとともに、ピークホールド回路ＰＣからの出力をサンプルホールドさせるためのＳ／Ｈ信号をサンプルホールド回路ＳＣに出力する。
【００５５】
これにより、ライト時には、サンプルホールドされた値をＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介してメイン基板ＭＢに送出することが可能となり、フレキシブルケーブルＦＣの寄生容量に起因して応答特性の劣化が発生する場合においても、伝送時の信号レベルの劣化を抑制することができる。
このため、リード／ライトの高速化を図った場合においても、メイン基板ＭＢと光ピックアップＯＰＵとの間の送受信に使われる信号のプロトコルを変更することなく、適正なリード制御電圧ＲＣおよびライト制御電圧ＷＣを半導体レーザダイオードドライバＬＤＤに供給することが可能となり、半導体レーザＬＤの発光パワーを適正に制御することが可能となる。
【００５６】
そして、切替スイッチＳ２を介して出力された信号は、利得調整アンプＧＡにより利得調整され、メイン基板ＭＢに送出される。
なお、利得調整アンプＧＡの利得は、可変抵抗ＶＲの値を調整することにより制御することができる。
図３は、図１のオプティカル・データ・ストレージ装置におけるタイミング発生回路ＴＧの回路構成を示す図である。
【００５７】
図３において、タイミング発生回路ＴＧには、発振回路ＯＳＣ、ＤフリップフロップＤＦ１〜ＤＦ６、ＡＮＤ回路ＡＮ、メディア判定回路ＭＰ、倍速判定回路ＳＰおよび制御回路ＣＰが設けられている。
ここで、発振回路ＯＳＣは、ＬＤ制御信号ＬＤＣよりも速い周期で発振し、クロック信号をメディア判定回路ＭＰ、倍速判定回路ＳＰおよび制御回路ＣＰに出力するとともに、ＤフリップフロップＤＦ１、ＤＦ２、ＤＦ４、ＤＦ５、ＤＦ６のクロック端子Ｃに出力する。
【００５８】
また、ＤフリップフロップＤＦ１の入力端子Ｄには、ＬＤ制御信号ＬＤＣが入力され、ＤフリップフロップＤＦ１の出力端子Ｑは、ＤフリップフロップＤＦ２の入力端子Ｄに接続されるとともに、ＡＮＤ回路ＡＮの第１入力端子に接続され、ＤフリップフロップＤＦ２の出力端子Ｑは、ＡＮＤ回路ＡＮの第２入力端子に接続され、ＡＮＤ回路ＡＮの出力端子は、ＤフリップフロップＤＦ３のクロック端子Ｃに接続され、ＤフリップフロップＤＦ３の入力端子Ｄには、ハイレベル信号が入力されるとともに、ＤフリップフロップＤＦ３の出力端子Ｑは、ＤフリップフロップＤＦ４の入力端子Ｄに接続され、ＤフリップフロップＤＦ４の出力端子Ｑは、ＤフリップフロップＤＦ５の入力端子Ｄに接続され、ＤフリップフロップＤＦ５の出力端子Ｑは、ＤフリップフロップＤＦ６の入力端子Ｄに接続されている。
【００５９】
ここで、ＤフリップフロップＤＦ３の出力端子Ｑからは、ＳＷ１信号が図２のスイッチＳ１に出力され、ＤフリップフロップＤＦ４の出力端子Ｑからは、Ｐ／Ｈ信号が図２のピークホールド回路ＰＣに出力され、ＤフリップフロップＤＦ５の出力端子Ｑからは、Ｐ／Ｈ信号が図２のサンプルホールド回路ＳＣに出力され、ＤフリップフロップＤＦ６の出力端子Ｑからは、ＳＷ２信号が図２のスイッチＳ２に出力される。
【００６０】
また、メディア判定回路ＭＰは、ＬＤ制御信号ＬＤＣの幅を発振回路ＯＳＣからの出力でカウントすることにより、オプティカルディスクＯＤの種類（例えば、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／ＲＷ、ＭＯ、ＭＤなど）を判定する。
倍速判定回路ＳＰは、メディア判定回路ＭＰによるオプティカルディスクＯＤの種類の判定結果に基づいて、何倍速かの倍速判定を行なう。
【００６１】
制御回路ＣＰは、倍速判定回路ＳＰによる倍速判定結果およびＬＤ制御信号ＬＤＣに基づいて、リード／ライトを判定する。そして、発振回路ＯＳＣから出力されるクロック信号に同期して、フリップフロップＤＦ５、フリップフロップＤＦ４、フリップフロップＤＦ３およびフリップフロップＤＦ６に順次リセット信号を出力する。
【００６２】
そして、ＬＤ制御信号ＬＤＣがフリップフロップＤＦ１に入力すると、発振回路ＯＳＣから出力されるクロック信号に同期して、ＬＤ制御信号ＬＤＣがフリップフロップＤＦ１でラッチされ、ＡＮＤ回路ＡＮおよびフリップフロップＤＦ２に出力される。
そして、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ１でラッチされた信号がフリップフロップＤＦ２でラッチされ、ＡＮＤ回路ＡＮに出力される。
【００６３】
このため、フリップフロップＤＦ１、ＤＦ２およびＡＮＤ回路ＡＮにより、ＬＤ制御信号ＬＤＣの立ち上がりエッジに同期したワンショットパルス信号が生成され、そのワンショットパルス信号がフリップフロップＤＦ３のクロック端子Ｃに入力される。
そして、ワンショットパルス信号がフリップフロップＤＦ３のクロック端子Ｃに入力されると、フリップフロップＤＦ３の出力端子ＱからＳＷ１信号が出力され、図２のスイッチＳ１をオンして、抵抗Ｒ２を短絡させ、Ｉ／ＶアンプＩＶの利得を下げることができる。
【００６４】
また、フリップフロップＤＦ３の出力端子ＱからＳＷ１信号が出力されると、そのＳＷ１信号がフリップフロップＤＦ４の入力端子Ｑに出力され、発振回路ＯＳＣから出力される次のクロック信号に同期して、ＳＷ１信号がフリップフロップＤＦ４でラッチされる。
このため、フリップフロップＤＦ４の出力端子Ｑからは、Ｐ／Ｈ信号が出力され、そのＰ／Ｈ信号が図２のピークホールド回路ＰＣに供給される。
【００６５】
この結果、図２のＩ／ＶアンプＩＶからの出力がピークホールド回路ＰＣでピークホールドされ、サンプルホールド回路ＳＣに出力される。
また、フリップフロップＤＦ４の出力端子ＱからＰ／Ｈ信号が出力されると、そのＰ／Ｈ信号がフリップフロップＤＦ５の入力端子Ｑに出力され、発振回路ＯＳＣから出力される次のクロック信号に同期して、Ｐ／Ｈ信号がフリップフロップＤＦ５でラッチされる。
【００６６】
このため、フリップフロップＤＦ５の出力端子Ｑからは、Ｓ／Ｈ信号が出力され、そのＳ／Ｈ信号が図２のサンプルホールド回路ＳＣに供給される。
この結果、図２のピークホールド回路からの出力がサンプルホールド回路ＳＣでサンプルホールドされ、スイッチＳ２に出力される。
また、フリップフロップＤＦ５の出力端子ＱからＳ／Ｈ信号が出力されると、そのＳ／Ｈ信号がフリップフロップＤＦ６の入力端子Ｑに出力され、発振回路ＯＳＣから出力される次のクロック信号に同期して、Ｓ／Ｈ信号がフリップフロップＤＦ６でラッチされる。
【００６７】
このため、フリップフロップＤＦ６の出力端子Ｑからは、ＳＷ２信号が出力され、そのＳＷ２信号が図２のスイッチＳ２に供給される。
この結果、図２のスイッチＳ２がサンプルホールド回路ＳＣ側に切り替わり、図２のＩ／ＶアンプＩＶからの出力をサンプルホールドした値がＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介してメイン基板ＭＢに送出され、フレキシブルケーブルＦＣ伝送時の信号レベルの劣化を抑制することができる。
【００６８】
一方、メディア判定回路ＭＰは、ＬＤ制御信号ＬＤＣが入力されると、ＬＤ制御信号ＬＤＣの幅を発振回路ＯＳＣから出力されるクロック信号でカウントすることにより、オプティカルディスクＯＤの種類を判定する。
そして、倍速判定回路ＳＰは、オプティカルディスクＯＤの種類がメディア判定回路ＭＰにより判定されると、その判定結果に基づいて、オプティカルディスクＯＤの書き込み速度が何倍速かを判定する。
【００６９】
そして、制御回路ＣＰは、倍速判定回路ＳＰにより判定された倍速値に対応した判定時間内に、次のＬＤ制御信号ＬＤＣがあるかどうかを判断することにより、リード／ライトを判定する。そして、その判定時間内に、次のＬＤ制御信号ＬＤＣがない場合、リードが行われる判断し、発振回路ＯＳＣから出力されるクロック信号に同期して、フリップフロップＤＦ５にリセット信号を出力する。
【００７０】
このため、フリップフロップＤＦ５の出力端子Ｑがロウレベルになり、図２のサンプルホールド回路ＳＣへのＳ／Ｈ信号の供給が停止され、サンプルホールド回路ＳＣでのサンプルホールド動作が停止する。
また、制御回路ＣＰは、フリップフロップＤＦ５にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ４にリセット信号を出力する。
【００７１】
このため、フリップフロップＤＦ４の出力端子Ｑがロウレベルになり、図２のピークホールド回路ＰＣへのＰ／Ｈ信号の供給が停止され、ピークホールド回路ＰＣでのピークホールド動作が停止する。
また、制御回路ＣＰは、フリップフロップＤＦ４にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ３にリセット信号を出力する。
【００７２】
このため、フリップフロップＤＦ３の出力端子Ｑがロウレベルになり、図２のスイッチＳ１をオフして、Ｉ／ＶアンプＩＶの帰還抵抗に抵抗Ｒ２を追加して、Ｉ／ＶアンプＩＶの利得を上げることができる。
また、制御回路ＣＰは、フリップフロップＤＦ３にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ６にリセット信号を出力する。
【００７３】
このため、フリップフロップＤＦ６の出力端子Ｑがロウレベルになり、図２のスイッチＳ２がＩ／ＶアンプＩＶの出力側に切り替わる。
これにより、リード時には、フィードスルーノイズを抑制しつつ、Ｉ／ＶアンプＩＶからの出力をサンプルホールドさせることなく、Ｉ／ＶアンプＩＶからの出力を利得調整アンプＧＡに直接出力することができる。
【００７４】
図４は、図１のオプティカル・データ・ストレージ装置の動作を示すタイミングチャートである。
図４において、ＥＦＭ信号がハイレベルになり、ＬＤ制御信号ＬＤＣがハイレベルになると、図３の発振回路ＯＳＣから出力されるクロック信号に同期して、フリップフロップＤＦ１の出力Ｑがハイレベルになり、このフリップフロップＤＦ１の出力ＱがフリップフロップＤＦ２の入力端子Ｄに入力される。
【００７５】
このため、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ２の出力Ｑがハイレベルになる。
この結果、ＬＤ制御信号ＬＤＣの立ち上がりエッジに同期したワンショットパルス信号が、ＡＮＤ回路ＡＮからフリップフロップＤＦ３のクロック端子Ｃに入力され、フリップフロップＤＦ３の出力Ｑがハイレベルになる。
【００７６】
このため、スイッチＳ１に出力されるＳＷ１信号がハイレベルになり、スイッチＳ１がオンして、抵抗Ｒ２が短絡され、Ｉ／ＶアンプＩＶの利得が下がるため、ライト時とリード時の発光パワー比に対して、Ｉ／Ｖアンプ出力が抑制される。
次に、フリップフロップＤＦ３の出力Ｑがハイレベルになると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ４の出力Ｑがハイレベルになる。
【００７７】
このため、ピークホールド回路ＰＣに出力されるＰ／Ｈ信号がハイレベルになり（▲１▼）、Ｉ／ＶアンプＩＶからのＩ／Ｖアンプ出力がピークホールド回路ＰＣでピークホールドされる。
次に、フリップフロップＤＦ４の出力Ｑがハイレベルになると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ５の出力Ｑがハイレベルになる。
【００７８】
このため、サンプルホールド回路ＳＣに出力されるＳ／Ｈ信号がハイレベルになり（▲２▼）、ピークホールド回路ＰＣからのＰ／Ｈ出力がサンプルホールド回路ＳＣでサンプルホールドされる。
次に、フリップフロップＤＦ５の出力Ｑがハイレベルになると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ６の出力Ｑがハイレベルになる。
【００７９】
このため、スイッチＳ２に出力されるＳＷ２信号がハイレベルになり（▲３▼）、サンプルホールド回路ＳＣからのＳ／Ｈ出力が、スイッチＳ２を介して利得調整アンプＧＡに出力される。
そして、スイッチＳ２からのＳＷ２出力が利得調整アンプＧＡで反転増幅された後、ＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介し、メイン基板ＭＢに送出される。
【００８０】
また、メディア判定回路ＭＰは、ＬＤ制御信号ＬＤＣがハイレベルになると、そのＬＤ制御信号ＬＤＣの幅を発振回路ＯＳＣから出力されるクロック信号でカウントすることにより、オプティカルディスクＯＤの種類を判定し、その判定結果を倍速判定回路ＳＰに出力する。
そして、倍速判定回路ＳＰは、オプティカルディスクＯＤの種類がメディア判定回路ＭＰにより判定されると、その判定結果に基づいて、オプティカルディスクＯＤの書き込み速度が何倍速かを判定する。
【００８１】
そして、制御回路ＣＰは、倍速判定回路ＳＰにより判定された倍速値に対応した判定時間内に、ＬＤ制御信号ＬＤＣがハイレベルになったかを判断することにより、リード／ライトを判定する。
そして、その判定時間内に、ＬＤ制御信号ＬＤＣがハイレベルにならない場合、リードが行われる判断し、発振回路ＯＳＣから出力されるクロック信号に同期して、フリップフロップＤＦ５にリセット信号を出力する。
【００８２】
このため、フリップフロップＤＦ５の出力Ｑがロウレベルになり、サンプルホールド回路ＳＣに出力されるＳ／Ｈ信号がロウレベルになり、サンプルホールド回路ＳＣでのサンプルホールド動作が停止する。
また、制御回路ＣＰは、フリップフロップＤＦ５にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ４にリセット信号を出力する。
【００８３】
このため、フリップフロップＤＦ４の出力端子Ｑがロウレベルになり、ピークホールド回路ＰＣに出力されるＰ／Ｈ信号がロウレベルになり（▲４▼）、ピークホールド回路ＰＣでのピークホールド動作が停止する。
また、制御回路ＣＰは、フリップフロップＤＦ４にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ３にリセット信号を出力する。
【００８４】
このため、フリップフロップＤＦ３の出力端子Ｑがロウレベルになり、スイッチＳ１に出力されるＳＷ１信号がロウレベルになる（▲５▼）。
この結果、スイッチＳ１がオフし、Ｉ／ＶアンプＩＶに帰還抵抗に抵抗Ｒ２が挿入され、Ｉ／ＶアンプＩＶの利得が上がって、リード時の温度ドリフトを含めた精度を確保することができる。
【００８５】
また、制御回路ＣＰは、フリップフロップＤＦ３にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ６にリセット信号を出力する。
このため、フリップフロップＤＦ６の出力端子Ｑがロウレベルになり、ＳＷ２信号がロウレベルとなって（▲６▼）、Ｉ／ＶアンプＩＶからのＩ／Ｖアンプ出力がスイッチＳ２を介して利得調整アンプＧＡに出力される。
【００８６】
そして、スイッチＳ２からのＳＷ２出力が利得調整アンプＧＡで反転増幅された後、ＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介し、メイン基板ＭＢに送出される。
このように、制御回路ＣＰは、リードと判定すると、フリップフロップＤＦ３〜ＤＦ６を、フリップフロップＤＦ５→フリップフロップＤＦ４→フリップフロップＤＦ３→フリップフロップＤＦ６の順にリセットすることにより、フィードスルーノイズを抑制しつつ、Ｉ／ＶアンプＩＶからのＩ／Ｖアンプ出力を利得調整アンプＧＡに直接出力することができる。
【００８７】
図５（ａ）は、図１のオプティカル・データ・ストレージ装置のＦＰＤ入出力特性を示す図、図５（ｂ）は、本発明の第２実施形態に係るＦＰＤ入出力特性を示す図、図５（ｃ）は、本発明の第３実施形態に係るＦＰＤ入出力特性を示す図である。
図５（ａ）において、図１のフロントモニタ回路ＦＰ１では、Ｉ／ＶアンプＩＶの帰還抵抗が、リード時には、Ｒ１＋Ｒ２となり、ライト時には、Ｒ１となる。
【００８８】
この結果、ライト時には、リード時に比べ、フロントモニタ用フォトダイオードＦＰＤへの入力光量（ＦＰＤ入力光量）に対するフロントモニタ回路ＦＰ１からの出力電圧（ＦＰＤ出力電圧）の傾きが緩くなる。
このため、書き込み速度が高速化して、ライト時とリード時の半導体レーザダイオードＬＤの発光パワー比が増加した場合においても、リード時のＦＰＤ出力電圧を維持したまま、ライト時のＦＰＤ出力電圧を抑制することができ、リード時の温度ドリフトを含めた精度を確保しつつ、フロントモニタ回路ＦＰ１のダイナミックレンジを向上させることが可能となることから、リード／ライトの高速化に容易に対応することが可能となる。
【００８９】
図５（ｂ）において、リード時には、フロントモニタ時のＦＰＤ入力光量に対するＦＰＤ出力電圧の利得を上げるとともに、ライト時には、ＦＰＤ出力電圧にオフセット電圧を加算する。
これにより、リード時の温度ドリフトを含めた精度を確保しつつ、電源電圧によるダイナミックレンジの制限を緩和することが可能となり、リード／ライトの高速化に容易に対応することが可能となる。
【００９０】
図５（ｃ）において、フロントモニタ時の初段アンプの増幅特性を、リニア特性から対数特性に変更する。
これにより、回路構成を変更することなく、リード時の温度ドリフトを含めた精度を確保しつつ、電源電圧によるダイナミックレンジの制限を緩和することが可能となり、リード／ライトの高速化に容易に対応することが可能となる。
【００９１】
なお、図１のオプティカル・データ・ストレージ装置では、半導体レーザダイオードＬＤから出射されたレーザ光をフロントモニタするために、ハーフミラーＨＭを用いる方法を例にとって説明したが、フロントモニタ回路ＦＰ１を半導体レーザダイオードＬＤの光軸から少し離れた場所に配置してフロントモニタを行なうようにしてもよい。
【００９２】
【発明の効果】
以上説明したように、本発明によれば、伝送時の信号レベルの劣化を抑制することが可能となるとともに、ライト時とリード時の出力電圧の比を抑制することが可能となり、フロントモニタＩＣからの出力信号の劣化を抑制しつつ、フロントモニタＩＣのダイナミックレンジを向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るオプティカル・データ・ストレージ装置の概略構成を示すブロック図である。
【図２】図１のオプティカル・データ・ストレージ装置におけるフロントモニタＩＣの回路構成を示す図である。
【図３】図１のオプティカル・データ・ストレージ装置におけるタイミング発生回路の回路構成を示す図である。
【図４】図１のオプティカル・データ・ストレージ装置の動作を示すタイミングチャートである。
【図５】図５（ａ）は、図１のオプティカル・データ・ストレージ装置のＦＰＤ入出力特性を示す図、図５（ｂ）は、本発明の第２実施形態に係るＦＰＤ入出力特性を示す図、図５（ｃ）は、本発明の第３実施形態に係るＦＰＤ入出力特性を示す図である。
【図６】従来のオプティカル・データ・ストレージ装置の概略構成を示すブロック図である。
【図７】従来のオプティカル・データ・ストレージ装置の動作を示すタイミングチャートである。
【図８】従来のフロントモニタＩＣの他の回路構成を示す図である。
【図９】従来のオプティカル・データ・ストレージ装置のＦＰＤ入出力特性を示す図である。
【符号の説明】
ＯＤＳ オプティカル・データ・ストレージ装置
ＯＰＵ 光ピックアップ
ＭＢ メイン基板
ＦＣ フレキシブルケーブル
ＯＤ オプティカルディスク
ＬＤ 半導体レーザダイオード
ＬＤＤ 半導体レーザダイオードドライバ
ＬＺ１ 集光レンズ
ＬＺ２ コリメータレンズ
ＬＺ３ 対物レンズ
ＨＭ ハーフミラー
ＰＤ フォトダイオード
ＰＤＩ フォトダイオード回路
ＦＰ１ フロントモニタ回路
ＴＧ タイミング発生回路
ＲＦ１ ＲＦ回路
ＡＰ ＡＰＣ回路
ＳＣ１、ＳＣ２、ＳＣ３ サンプルホールド回路
ＬＤＣ ＬＤ制御信号
ＦＰＯ ＦＰＤ出力
ＦＰＤ フロントモニタ用フォトダイオード
ＩＶ Ｉ／Ｖアンプ
Ｓ１、Ｓ２ スイッチ
ＰＣ ピークホールド回路
ＧＡ 利得調整アンプ
ＶＲ 可変抵抗
ＲＶ 基準電圧
ＳＷ１、ＳＷ２ 切り替え信号
Ｓ／Ｈ、Ｓ／Ｈ２ サンプルホールド信号
Ｐ／Ｈ ピークホールド信号
ＯＳＣ 発振回路
ＤＦ１〜ＤＦ６ Ｄフリップフロップ
ＡＮ ＡＮＤ回路
ＭＰ メディア判定回路
ＳＰ 倍速判定回路
ＣＰ 制御回路
【発明の属する技術分野】
本発明は、光出力制御装置およびオプティカル・データ・ストレージ装置に関し、特に、半導体レーザの発光パワーを制御する場合に適用して好適なものである。
【０００２】
【従来の技術】
従来のオプティカル・データ・ストレージ装置（例えば、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／ＲＷ、ＭＯ、ＭＤなど）では、例えば、特開昭６３−２４１７３３号公報、特開平１−２０４２２４号公報、特開平２０００−２１５４５１号公報に記載されているように、リード／ライト時の半導体レーザの発光パワーを最適に制御するために、フロントモニタを行う方法がある。
【０００３】
図６は、従来のオプティカル・データ・ストレージ装置の概略構成を示すブロック図である。
図６において、オプティカル・データ・ストレージ装置ＯＤＳ２には、光ピックアップＯＰＵ２およびメイン基板ＭＢ２が設けられ、光ピックアップＯＰＵ２とメイン基板ＭＢ２とは、フレキシブルケーブルＦＣ２を介して接続されている。
【０００４】
ここで、光ピックアップＯＰＵ２には、半導体レーザダイオードＬＤ２、半導体レーザダイオードドライバＬＤＤ２、集光レンズＬＺ１１、コリメータレンズＬＺ１２、対物レンズＬＺ１３、ハーフミラーＨＭ２、フォトダイオード回路ＰＤＩ２およびフロントモニタ回路ＦＰ２が設けられている。
また、フロントモニタ回路ＦＰ２には、フロントモニタ用フォトダイオードＦＰＤ２、Ｉ／ＶアンプＩＶ２、利得調整アンプＧＡ２および抵抗Ｒ１１、Ｒ１２が設けられ、可変抵抗ＶＲ２が外付けされている。
【０００５】
そして、Ｉ／ＶアンプＩＶ２の反転入力端子は、フロントモニタ用フォトダイオードＦＰＤ２のカソードが接続され、Ｉ／ＶアンプＩＶ２の正転入力端子は、利得調整アンプＧＡ２の正転入力端子に接続され、Ｉ／ＶアンプＩＶ２の出力端子は、抵抗Ｒ１２を介して利得調整アンプＧＡ２の反転入力端子に接続され、Ｉ／ＶアンプＩＶ２の反転入力端子と出力端子との間には抵抗Ｒ１１が接続され、利得調整アンプＧＡ２の反転入力端子と出力端子との間には抵抗ＶＲ２が接続され、利得調整アンプＧＡ２の出力端子は、フレキシブルケーブルＦＣ２を介してＲＦ回路ＲＦ２に接続されている。
【０００６】
また、メイン基板ＭＢ２は、主に、サンプルホールド／マトリクス演算、サーボ処理、ＲＦイコライザ処理、ウォブル抽出、ＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）処理などを行なうもので、メイン基板ＭＢ２には、ＲＦ回路ＲＦ２が設けられ、ＲＦ回路ＲＦ２には、ＡＰＣ回路ＡＰ２が設けられ、ＡＰＣ回路ＡＰ２には、サンプルホールド回路ＳＣ１１、ＳＣ１２が設けられている。
【０００７】
そして、半導体レーザダイオードＬＤ２から出射されたレーザ光の一部はハーフミラーＨＭ２で反射され、コリメータレンズＬＺ１２および対物レンズＬＺ１３を介してオプティカルディスクＯＤ２上に集光される。
そして、オプティカルディスクＯＤ２で反射されたレーザ光はハーフミラーＨＭ２を透過し、集光レンズＬＺ１１で集光されて、フォトダイオード回路ＰＤＩ２に設けられたフォトダイオードＰＤ２に入射する。
【０００８】
そして、フォトダイオードＰＤ２に入射したレーザ光は光電変換され、オプティカルディスクＯＤ２から読み取られた信号が、フレキシブルケーブルＦＣ２を介してＲＦ回路ＲＦ２に送出される。
一方、半導体レーザダイオードＬＤ２から出射されたレーザ光の一部はハーフミラーＨＭ２を透過し、フロントモニタ用フォトダイオードＦＰＤ２に入射する。
【０００９】
そして、フロントモニタ用フォトダイオードＦＰＤ２に入射したレーザ光は光電変換され、このフロントモニタ用フォトダイオードＦＰＤ２から出力される電流値が、Ｉ／ＶアンプＩＶ２により電圧値に変換される。
そして、Ｉ／ＶアンプＩＶ２から出力された電圧値は、利得調整アンプＧＡ２により利得調整され、ＦＰＤ出力ＦＰＯ２がフレキシブルケーブルＦＣ２を介してメイン基板ＭＢに送出される。
【００１０】
メイン基板ＭＢに送出されたＦＰＤ出力ＦＰＯ２は、ＡＰＣ回路ＡＰ２に設けられたサンプルホールド回路ＳＣ１１、ＳＣ１２に入力され、サンプルホールド信号Ｓ／Ｈ１１のタイミングで、リード時のＦＰＤ出力ＦＰＯ２がサンプルホールド回路ＳＣ１１によりサンプリングされるとともに、サンプルホールド信号Ｓ／Ｈ１２のタイミングで、ライト時のＦＰＤ出力ＦＰＯ２がサンプルホールド回路ＳＣ１２によりサンプリングされる。
【００１１】
そして、サンプルホールド回路ＳＣ１１、ＳＣ１２によりサンプリングされた信号は、ＡＰＣ回路ＡＰ２内でオフセット調整および利得調整が行なわれた後、リード制御電圧ＲＣ、ライト制御電圧ＷＣとして、フレキシブルケーブルＦＣ２を介して、半導体レーザダイオードドライバＬＤＤ２に送出される。
そして、半導体レーザダイオードドライバＬＤＤ２は、リード制御電圧ＲＣに基づいて、リード時の半導体レーザダイオードＬＤ２の駆動電流を制御するとともに、ライト制御電圧ＷＣに基づいて、ライト時の半導体レーザダイオードＬＤ２の駆動電流を制御し、半導体レーザダイオードＬＤの発光パワーを最適に制御する。
【００１２】
図７は、従来のオプティカル・データ・ストレージ装置の動作を示すタイミングチャートである。
図７において、ＥＦＭ信号がハイレベルになり、ＬＤ制御信号ＬＤＣ２がハイレベルになると、半導体レーザダイオードドライバＬＤＤ２は、ライト制御電圧ＷＣに基づいて、半導体レーザダイオードＬＤ２の駆動電流を制御する。
【００１３】
一方、ＥＦＭ信号がロウレベルになりし、ＬＤ制御信号ＬＤＣ２がロウレベルになると、半導体レーザダイオードドライバＬＤＤ２は、リード制御電圧ＲＣに基づいて、半導体レーザダイオードＬＤ２の駆動電流を制御する。
このため、ＬＤ制御信号ＬＤＣ２がハイレベルになると、半導体レーザダイオードＬＤ２からの発光パワーが上がり、フロントモニタ用フォトダイオードＦＰＤ２から出力される電流値が増加する。
【００１４】
この結果、Ｉ／ＶアンプＩＶ２から出力される電圧値も上昇し、このＩ／ＶアンプＩＶ２から出力される電圧値が利得調整アンプＧＡ２により反転増幅されて、ＦＰＤ出力ＦＰＯ２として出力される。
一方、ＬＤ制御信号ＬＤＣ２がロウレベルになると、半導体レーザダイオードＬＤ２からの発光パワーが下がり、フロントモニタ用フォトダイオードＦＰＤ２から出力される電流値が減少する。
【００１５】
この結果、Ｉ／ＶアンプＩＶ２から出力される電圧値も下降し、このＩ／ＶアンプＩＶ２から出力される電圧値が利得調整アンプＧＡ２により反転増幅されて、ＦＰＤ出力ＦＰＯ２として出力される。
図８は、従来のフロントモニタＩＣの他の回路構成を示す図である。
図８において、フロントモニタ回路ＦＰ３には、フロントモニタ用フォトダイオードＦＰＤ３、Ｉ／ＶアンプＩＶ３および抵抗Ｒ２１が設けられている。
【００１６】
ここで、Ｉ／ＶアンプＩＶ３の反転入力端子は、フロントモニタ用フォトダイオードＦＰＤ３のアノードが接続され、Ｉ／ＶアンプＩＶ３の正転入力端子は、基準電圧Ｖｒｅｆの入力端子に接続され、Ｉ／ＶアンプＩＶ３の出力端子は、ＦＰＤ出力ＦＰＯ３の出力端子に接続され、Ｉ／ＶアンプＩＶ３の反転入力端子と出力端子との間には、抵抗Ｒ２１が接続されている。
【００１７】
そして、フロントモニタ用フォトダイオードＦＰＤ３に入射したレーザ光は光電変換され、このフロントモニタ用フォトダイオードＦＰＤ３から出力される電流値が、基準電圧Ｖｒｅｆを基準としてＩ／ＶアンプＩＶ３により電圧値に変換された後、ＦＰＤ出力ＦＰＯ３として出力される。
ここで、従来のフロントモニタ回路ＦＰ２、ＦＰ３では、例えば、特開平１１−３９６８８号公報に記載されているように、フロントモニタ用フォトダイオードＦＰＤ２、ＦＰＤ３で受光された光量に比例した電圧が、ＦＰＤ出力ＦＰＯ２、ＦＰＯ３として出力される。
【００１８】
図９は、従来のオプティカル・データ・ストレージ装置のＦＰＤ入出力特性を示す図である。
図９において、図６、８のフロントモニタ回路ＦＰ２、ＦＰ３では、フロントモニタ用フォトダイオードＦＰＤ２、ＦＰＤ３への入力光量（ＦＰＤ入力光量）に対して、フロントモニタ回路ＦＰ２、ＦＰ３からの出力電圧（ＦＰＤ出力電圧）がリニアに増加している。
【００１９】
特に、ライト時のＦＰＤ出力電圧は、リード時のＦＰＤ出力電圧を基準とすると、ライト時の倍速が上がるに従って、ＦＰＤ出力電圧もリニアに増加し、書き込み速度が高速化すると、ライト時とリード時の半導体レーザダイオードＬＤ２の発光パワー比が著しく増加する。
【００２０】
【発明が解決しようとする課題】
しかしながら、従来のフロントモニタ回路ＦＰ２、ＦＰ３では、リード／ライトの高速化に伴って、ライト時とリード時の発光パワー比が著しく増加し、ＦＰＤ入力光量に対して、ＦＰＤ出力電圧がリニアに増加するため、フロントモニタ回路ＦＰ２、ＦＰ３のダイナミックレンジを上げる必要がある。
【００２１】
一方、フロントモニタ回路ＦＰ２、ＦＰ３のダイナミックレンジは、フロントモニタ回路ＦＰ２、ＦＰ３の温度ドリフトを含めた精度や電源電圧に制限される。
このため、従来のフロントモニタ回路ＦＰ２、ＦＰ３では、ＦＰＤ出力電圧のダイナミックレンジを上げるには限界があり、リード／ライトの高速化の障害になるという問題があった。
【００２２】
また、従来のオプティカル・データ・ストレージ装置ＯＤＳ２では、フロントモニタ回路ＦＰ２、ＦＰ３から出力されたＦＰＤ出力ＦＰＯ２、ＦＰＯ３が、フレキシブルケーブルＦＣ２を介してメイン基板ＭＢに送出される。
このため、図７に示すように、フロントモニタ回路ＦＰ２、ＦＰ３でのＦＰＤ出力の応答速度の劣化に加え、フレキシブルケーブルＦＣ２の寄生容量に起因するＦＰＤ出力の伝送時の劣化も発生する。
【００２３】
この結果、従来のオプティカル・データ・ストレージ装置ＯＤＳ２では、ＦＰＤ出力の波形が鈍り、リード／ライトの高速化に伴って、正確なリード制御電圧ＲＣおよびライト制御電圧ＷＣを半導体レーザダイオードドライバＬＤＤ２に伝えることが不可能になることから、半導体レーザダイオードＬＤの発光パワーを最適に制御することができなくなるという問題があった。
【００２４】
特に、ＤＶＤでは、図７に示すように、ＦＰＤ出力が櫛形になり、応答特性への要求はより一層厳しいものになる。
そこで、本発明の目的は、フロントモニタＩＣからの出力信号の劣化を抑制しつつ、フロントモニタＩＣのダイナミックレンジを向上させることが可能な光出力制御装置およびオプティカル・データ・ストレージ装置を提供することである。
【００２５】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の光出力制御装置によれば、半導体レーザの出射光を光電変換するフォトダイオードと、前記光電変換された電流を電圧に変換する電流／電圧変換アンプと、前記電圧に変換された信号をピークホールドするピークホールド回路と、前記ピークホールドされた信号をサンプルホールドする第１サンプルホールド回路と、前記第１サンプルホールド回路によりサンプルホールドされた信号を伝送する伝送手段と、前記伝送された信号をサンプルホールドする第２サンプルホールド回路と、前記第２サンプルホールド回路によりサンプルホールドされた信号に基づいて、前記半導体レーザの駆動電流を制御する電流制御手段とを備えることを特徴とする。
【００２６】
これにより、フロントモニタされた信号を伝送する前にサンプルホールドすることが可能となり、フロントモニタされた信号レベルの劣化を抑制しつつ、その信号レベルを効率よく伝送することができる。
このため、伝送時の寄生容量に起因して応答特性の劣化が発生する場合においても、伝送時の信号レベルの劣化を抑制することができ、リード／ライトの高速化を図った場合においても、フロントモニタされた信号の伝送先の構成を変更することなく、半導体レーザの発光パワーを適正に制御することが可能となる。
【００２７】
また、請求項２記載の光出力制御装置によれば、ライト時の前記電流／電圧変換アンプの利得を、リード時の利得よりも小さくする利得制御手段をさらに備えることを特徴とする。
これにより、ライト時とリード時の発光パワーの比が増加した場合においても、ライト時とリード時の出力電圧の比を抑制することができ、電源電圧の値が制限されている場合においても、リード時の利得をそのまま維持しつつ、フロントモニタ時のダイナミックレンジを向上させることが可能となることから、リード時の温度ドリフトを含めた精度を確保しつつ、リード／ライトのより一層の高速化を容易に図ることができる。
【００２８】
また、請求項３記載の光出力制御装置によれば、前記電流／電圧変換アンプに接続された第１および第２の帰還抵抗と、ライト時に、前記第２の帰還抵抗を短絡させる第１スイッチをさらに備えることを特徴とする。
これにより、スイッチを切り替えるだけで、ライト時の電流／電圧変換アンプの利得を、リード時の利得よりも小さくすることができ、ライト時とリード時の出力電圧の比を容易に抑制することが可能となることから、フロントモニタ時のダイナミックレンジを容易に向上させることができる。
【００２９】
また、請求項４記載の光出力制御装置によれば、リード時に、前記ピークホールド回路および前記第１サンプルホールド回路を介すことなく、前記電流／電圧変換アンプから出力された信号を前記伝送手段に送出させる第２スイッチをさらに備えることを特徴とする。
これにより、ライト時にのみフロントモニタ側でサンプルホールドすることが可能となるとともに、リード時にはフロントモニタ側でサンプルホールドすることなく、電流／電圧変換アンプからの出力信号を送出することができ、リード／ライトのより一層の高速化に容易に対応することが可能となる。
【００３０】
また、請求項５記載の光出力制御装置によれば、ライト時に、第１スイッチをオンさせるＳＷ１信号、前記ピークホールド回路にピークホールドさせるＰ／Ｈ信号、前記第１サンプルホールド回路にピークホールドさせるＳ／Ｈ信号および前記第２スイッチを前記ピークホールド回路側に切り替えるＳＷ２信号を順次発生させるタイミング発生回路をさらに備えることを特徴とする。
【００３１】
これにより、フロントモニタ側にタイミング発生回路を設けることで、フィードスルーノイズを抑制しつつ、フロントモニタ側でモニタ信号をサンプルホールドすることが可能となるとともに、ライト時とリード時の出力電圧の比を抑制することが可能となり、フロントモニタＩＣからの出力信号の劣化を抑制しつつ、フロントモニタＩＣのダイナミックレンジを向上させることが可能となることから、リード／ライトのより一層の高速化に容易に対応することができる。
【００３２】
また、請求項６記載の光出力制御装置によれば、前記タイミング発生回路は、ＬＤ制御信号よりも速い周期で発振する発振回路と、前記発振回路からの出力がクロック端子に入力されるとともに、前記ＬＤ制御信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第１フリップフロップと、前記発振回路からの出力がクロック端子に入力されるとともに、前記第１フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第２フリップフロップと、前記第１フリップフロップの出力と前記第２フリップフロップの出力との論理積を出力するＡＮＤ回路と、入力がハイレベルに維持されるとともに、前記ＡＮＤ回路からの出力がクロック端子に入力される第３フリップフロップと、前記発振回路からの出力がクロック端子に入力されるとともに、前記第３フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第４フリップフロップと、前記発振回路からの出力がクロック端子に入力されるとともに、前記第４フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第５フリップフロップと、前記発振回路からの出力がクロック端子に入力されるとともに、前記第５フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第６フリップフロップと、前記ＬＤ制御信号の幅を前記発振回路からの出力でカウントすることにより、メディアの種類を判定するメディア判定回路と、前記メディアの種類の判定結果に基づいて、倍速判定を行なう倍速判定回路と、前記倍速判定結果および前記ＬＤ制御信号に基づいて、リード／ライトを判定し、前記発振回路からの出力に同期して、前記第５フリップフロップ、前記第４フリップフロップ、前記第３フリップフロップおよび前記第６フリップフロップに順次リセット信号を出力する制御回路とを備えることを特徴とする。
【００３３】
これにより、簡単な回路構成を用いるだけで、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／ＲＷなどのメディアの種類に対応しつつ、フィードスルーノイズを抑制して、フロントモニタ側でモニタ信号をサンプルホールドすることが可能となるとともに、ライト時とリード時の出力電圧の比を抑制することが可能となる。
【００３４】
このため、フロントモニタＩＣからの出力信号が矩形または櫛形のいずれにおいても、フロントモニタＩＣからの出力信号の劣化を抑制しつつ、フロントモニタＩＣのダイナミックレンジを容易に向上させることが可能となることから、様々のメディアのリード／ライト時のより一層の高速化に容易に対応することができる。
【００３５】
また、請求項７記載の光出力制御装置によれば、ライト時に、前記電流／電圧変換アンプの出力にオフセット電圧を印加するオフセット電圧印加手段をさらに備えることを特徴とする。
これにより、電源電圧の値が制限されている場合においても、リード／ライト時の利得をそのまま維持しつつ、フロントモニタ時のダイナミックレンジを向上させることが可能となることから、温度ドリフトを含めた精度を確保しつつ、リード／ライトのより一層の高速化を容易に図ることができる。
【００３６】
また、請求項８記載の光出力制御装置によれば、前記電流／電圧変換アンプの利得特性は対数特性であることを特徴とする。
これにより、電流／電圧変換アンプの利得特性を変更するだけで、ライト時とリード時の出力電圧の比を抑制することができ、フロントモニタ時のダイナミックレンジを向上させることが可能となることから、リード／ライトのより一層の高速化を容易に図ることができる。
【００３７】
また、請求項９記載のオプティカル・データ・ストレージ装置によれば、半導体レーザと、前記半導体レーザを駆動するドライバと、前記半導体レーザからの出射光の一部を反射させるとともに、前記出射光の一部を透過させるハーフミラーと、前記ハーフミラーで反射された出射光をオプティカルディスク上で集光させるレンズと、前記オプティカルディスクで反射された反射光を光電変換する信号検出用フォトダイオードと、前記信号検出用フォトダイオードで検出された信号の処理を行なう信号処理回路と、前記ハーフミラーを透過した出射光を光電変換するフロントモニタ用フォトダイオードと、前記フロントモニタ用フォトダイオードで光電変換された電流を電圧に変換する電流／電圧変換アンプと、前記電圧に変換された信号をピークホールドするピークホールド回路と、前記ピークホールドされた信号をサンプルホールドする第１サンプルホールド回路と、前記第１サンプルホールド回路によりサンプルホールドされた信号を伝送するフレキシブルケーブルと、前記伝送された信号をサンプルホールドし、前記フレキシブルケーブルを介して前記ドライバにリード／ライト制御信号を送出するＡＰＣ回路とを備えることを特徴とする。
【００３８】
これにより、フロントモニタされた信号の伝送前後でダブルサンプルホールドすることが可能となり、フロントモニタ時および伝送時の応答特性の劣化が発生する場合においても、ＡＰＣ回路側の構成を変更することなく、半導体レーザの発光パワーを適正に制御することが可能となることから、リード／ライトのより一層の高速化を容易に図ることができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施形態に係るオプティカル・データ・ストレージ装置について、図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るオプティカル・データ・ストレージ装置の概略構成を示すブロック図である。
【００４０】
図１において、オプティカル・データ・ストレージ装置ＯＤＳには、光ピックアップＯＰＵおよびメイン基板ＭＢが設けられ、光ピックアップＯＰＵとメイン基板ＭＢとは、フレキシブルケーブルＦＣを介して接続されている。
ここで、光ピックアップＯＰＵには、半導体レーザダイオードＬＤ、半導体レーザダイオードドライバＬＤＤ、集光レンズＬＺ１、コリメータレンズＬＺ２、対物レンズＬＺ３、ハーフミラーＨＭ、フォトダイオード回路ＰＤＩおよびフロントモニタ回路ＦＰ１が設けられている。
【００４１】
また、メイン基板ＭＢは、主に、サンプルホールド／マトリクス演算、サーボ処理、ＲＦイコライザ処理、ウォブル抽出、ＡＰＣ処理などを行なうもので、メイン基板ＭＢには、ＲＦ回路ＲＦ１が設けられ、ＲＦ回路ＲＦ１には、ＡＰＣ回路ＡＰが設けられ、ＡＰＣ回路ＡＰには、サンプルホールド回路ＳＣ２、ＳＣ３が設けられている。
【００４２】
そして、半導体レーザダイオードＬＤから出射されたレーザ光の一部はハーフミラーＨＭで反射され、コリメータレンズＬＺ２および対物レンズＬＺ３を介してオプティカルディスクＯＤ上に集光される。
そして、オプティカルディスクＯＤで反射されたレーザ光はハーフミラーＨＭを透過し、集光レンズＬＺ１で集光されて、フォトダイオード回路ＰＤＩに設けられたフォトダイオードＰＤに入射する。
【００４３】
そして、フォトダイオードＰＤに入射したレーザ光は光電変換され、オプティカルディスクＯＤから読み取られた信号が、フレキシブルケーブルＦＣを介してＲＦ回路ＲＦ１に送出される。
一方、半導体レーザダイオードＬＤから出射されたレーザ光の一部はハーフミラーＨＭを透過し、フロントモニタ回路ＦＰ１で検出される。
【００４４】
そして、フロントモニタ回路ＦＰ１で検出された光はフロントモニタ回路ＦＰ１で電圧値に変換され、信号処理された後、ＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介してメイン基板ＭＢに送出される。
ここで、フロントモニタ回路ＦＰ１で行われる信号処理として、リード時には、利得調整が行なわれた後、その信号がＦＰＤ出力ＦＰＯとして、そのまま出力される。
【００４５】
また、ライト時には、フロントモニタ回路ＦＰ１で検出された信号がサンプルホールドされ、そのサンプルホールドされた信号の利得調整が行なわれた後、ＦＰＤ出力ＦＰＯとして出力される。
また、フロントモニタ回路ＦＰ１では、サンプルホールド処理に加え、リード時の利得に対して、ライト時の利得が小さくなるように、利得制御が行われる。
【００４６】
メイン基板ＭＢに送出されたＦＰＤ出力ＦＰＯは、ＡＰＣ回路ＡＰに設けられたサンプルホールド回路ＳＣ２、ＳＣ３に入力され、サンプルホールド信号Ｓ／Ｈ２のタイミングで、リード時のＦＰＤ出力ＦＰＯがサンプルホールド回路ＳＣ２によりサンプリングされるとともに、サンプルホールド信号Ｓ／Ｈ３のタイミングで、ライト時のＦＰＤ出力ＦＰＯがサンプルホールド回路ＳＣ３によりサンプリングされる。
【００４７】
そして、サンプルホールド回路ＳＣ２、ＳＣ３によりサンプリングされた信号は、ＡＰＣ回路ＡＰ内でオフセット調整および利得調整が行なわれた後、リード制御電圧ＲＣ、ライト制御電圧ＷＣとして、フレキシブルケーブルＦＣを介して、半導体レーザダイオードドライバＬＤＤに送出される。
そして、半導体レーザダイオードドライバＬＤＤは、リード制御電圧ＲＣに基づいて、リード時の半導体レーザダイオードＬＤの駆動電流を制御するとともに、ライト制御電圧ＷＣに基づいて、ライト時の半導体レーザダイオードＬＤの駆動電流を制御し、半導体レーザダイオードＬＤの発光パワーを最適に制御する。
【００４８】
図２は、図１のオプティカル・データ・ストレージ装置におけるフロントモニタＩＣの回路構成を示す図である。
図２において、フロントモニタ回路ＦＰ１には、フロントモニタ用フォトダイオードＦＰＤ、Ｉ／ＶアンプＩＶ、利得調整アンプＧＡ、抵抗Ｒ１、Ｒ２、Ｒ３、短絡スイッチＳ１、切替スイッチＳ２、ピークホールド回路ＰＣ、サンプルホールド回路ＳＣおよびタイミング発生回路ＴＧが設けられ、可変抵抗ＶＲが外付けされている。
【００４９】
ここで、Ｉ／ＶアンプＩＶの反転入力端子には、フロントモニタ用フォトダイオードＦＰＤのカソードが接続され、Ｉ／ＶアンプＩＶの正転入力端子は、利得調整アンプＧＡの正転入力端子に接続されるとともに、基準電圧ＲＶに接続され、Ｉ／ＶアンプＩＶの出力端子は、切替スイッチＳ２の一方の切替端子に接続されるとともに、ピークホールド回路ＰＣおよびサンプルホールド回路ＳＣを介して切替スイッチＳ２の他方の切替端子に接続され、スイッチＳ２の出力端子は抵抗Ｒ３を介して利得調整アンプＧＡの反転入力端子に接続され、Ｉ／ＶアンプＩＶの反転入力端子と出力端子との間には、直列接続された抵抗Ｒ１、Ｒ２が接続され、抵抗Ｒ２と並列に短絡スイッチＳ１が接続され、利得調整アンプＧＡの反転入力端子と出力端子との間には可変抵抗ＶＲが接続され、利得調整アンプＧＡの出力端子は、フレキシブルケーブルＦＣを介してＲＦ回路ＲＦ１に接続されている。
【００５０】
また、短絡スイッチＳ１には、短絡スイッチＳ１を開閉させるためのＳＷ１信号がタイミング発生回路ＴＧから入力され、切替スイッチＳ２には、切替スイッチＳ２を切り替えるためのＳＷ２信号がタイミング発生回路ＴＧから入力され、ピークホールド回路ＰＣには、ピークホールド回路ＰＣにピークホールドさせるためのＰ／Ｈ信号がタイミング発生回路ＴＧから入力され、サンプルホールド回路ＳＣには、サンプルホールド回路ＳＣにサンプルホールドさせるためのＳ／Ｈ信号がタイミング発生回路ＴＧから入力され、タイミング発生回路ＴＧには、ＬＤ制御信号ＬＤＣが入力される。
【００５１】
そして、フロントモニタ用フォトダイオードＦＰＤに入射したレーザ光は光電変換され、このフロントモニタ用フォトダイオードＦＰＤから出力される電流値が、Ｉ／ＶアンプＩＶにより電圧値に変換される。
ここで、タイミング発生回路ＴＧは、ＬＤ制御信号ＬＤＣに基づいて、リード／ライトの切り替えを判断する。そして、リード時には、ＳＷ１信号をロウレベルにして、短絡スイッチＳ１をオフさせるとともに、ライト時には、ＳＷ１信号をハイレベルにして、短絡スイッチＳ１をオンさせる。
【００５２】
これにより、リード時には、Ｉ／ＶアンプＩＶの帰還抵抗をＲ１＋Ｒ２として、Ｉ／ＶアンプＩＶの利得をライト時に比べて上げることが可能となるとともに、ライト時には、Ｉ／ＶアンプＩＶの帰還抵抗をＲ１として、Ｉ／ＶアンプＩＶの利得をリード時に比べて下げることが可能となる。
このため、単に短絡スイッチＳ１を切り替えるだけで、ライト時とリード時の発光パワーの比に比べて、ライト時とリード時の出力電圧の比を抑制することができ、リード／ライトのより一層の高速化に対応することが可能となるとともに、リード／ライト時のダイナミックレンジを確保しつつ、リード時の利得を上昇させて、リード時の温度ドリフトを含めた精度を確保することができる。
【００５３】
そして、Ｉ／ＶアンプＩＶから出力された電圧値は、切替スイッチＳ２の一方の切替端子に入力されるとともに、ピークホールド回路ＰＣおよびサンプルホールド回路ＳＣを介して切替スイッチＳ２の他方の切替端子に入力される。
ここで、タイミング発生回路ＴＧは、リード時には、ＳＷ２信号をロウレベルにして、切替スイッチＳ２をＩ／ＶアンプＩＶ側に切り替える。
【００５４】
一方、タイミング発生回路ＴＧは、ライト時には、ＳＷ２信号をハイレベルにして、切替スイッチＳ２をサンプルホールド回路ＳＣ側に切り替え、Ｉ／ＶアンプＩＶからの出力をピークホールドさせるためのＰ／Ｈ信号をピークホールド回路ＰＣに入力するとともに、ピークホールド回路ＰＣからの出力をサンプルホールドさせるためのＳ／Ｈ信号をサンプルホールド回路ＳＣに出力する。
【００５５】
これにより、ライト時には、サンプルホールドされた値をＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介してメイン基板ＭＢに送出することが可能となり、フレキシブルケーブルＦＣの寄生容量に起因して応答特性の劣化が発生する場合においても、伝送時の信号レベルの劣化を抑制することができる。
このため、リード／ライトの高速化を図った場合においても、メイン基板ＭＢと光ピックアップＯＰＵとの間の送受信に使われる信号のプロトコルを変更することなく、適正なリード制御電圧ＲＣおよびライト制御電圧ＷＣを半導体レーザダイオードドライバＬＤＤに供給することが可能となり、半導体レーザＬＤの発光パワーを適正に制御することが可能となる。
【００５６】
そして、切替スイッチＳ２を介して出力された信号は、利得調整アンプＧＡにより利得調整され、メイン基板ＭＢに送出される。
なお、利得調整アンプＧＡの利得は、可変抵抗ＶＲの値を調整することにより制御することができる。
図３は、図１のオプティカル・データ・ストレージ装置におけるタイミング発生回路ＴＧの回路構成を示す図である。
【００５７】
図３において、タイミング発生回路ＴＧには、発振回路ＯＳＣ、ＤフリップフロップＤＦ１〜ＤＦ６、ＡＮＤ回路ＡＮ、メディア判定回路ＭＰ、倍速判定回路ＳＰおよび制御回路ＣＰが設けられている。
ここで、発振回路ＯＳＣは、ＬＤ制御信号ＬＤＣよりも速い周期で発振し、クロック信号をメディア判定回路ＭＰ、倍速判定回路ＳＰおよび制御回路ＣＰに出力するとともに、ＤフリップフロップＤＦ１、ＤＦ２、ＤＦ４、ＤＦ５、ＤＦ６のクロック端子Ｃに出力する。
【００５８】
また、ＤフリップフロップＤＦ１の入力端子Ｄには、ＬＤ制御信号ＬＤＣが入力され、ＤフリップフロップＤＦ１の出力端子Ｑは、ＤフリップフロップＤＦ２の入力端子Ｄに接続されるとともに、ＡＮＤ回路ＡＮの第１入力端子に接続され、ＤフリップフロップＤＦ２の出力端子Ｑは、ＡＮＤ回路ＡＮの第２入力端子に接続され、ＡＮＤ回路ＡＮの出力端子は、ＤフリップフロップＤＦ３のクロック端子Ｃに接続され、ＤフリップフロップＤＦ３の入力端子Ｄには、ハイレベル信号が入力されるとともに、ＤフリップフロップＤＦ３の出力端子Ｑは、ＤフリップフロップＤＦ４の入力端子Ｄに接続され、ＤフリップフロップＤＦ４の出力端子Ｑは、ＤフリップフロップＤＦ５の入力端子Ｄに接続され、ＤフリップフロップＤＦ５の出力端子Ｑは、ＤフリップフロップＤＦ６の入力端子Ｄに接続されている。
【００５９】
ここで、ＤフリップフロップＤＦ３の出力端子Ｑからは、ＳＷ１信号が図２のスイッチＳ１に出力され、ＤフリップフロップＤＦ４の出力端子Ｑからは、Ｐ／Ｈ信号が図２のピークホールド回路ＰＣに出力され、ＤフリップフロップＤＦ５の出力端子Ｑからは、Ｐ／Ｈ信号が図２のサンプルホールド回路ＳＣに出力され、ＤフリップフロップＤＦ６の出力端子Ｑからは、ＳＷ２信号が図２のスイッチＳ２に出力される。
【００６０】
また、メディア判定回路ＭＰは、ＬＤ制御信号ＬＤＣの幅を発振回路ＯＳＣからの出力でカウントすることにより、オプティカルディスクＯＤの種類（例えば、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／ＲＷ、ＭＯ、ＭＤなど）を判定する。
倍速判定回路ＳＰは、メディア判定回路ＭＰによるオプティカルディスクＯＤの種類の判定結果に基づいて、何倍速かの倍速判定を行なう。
【００６１】
制御回路ＣＰは、倍速判定回路ＳＰによる倍速判定結果およびＬＤ制御信号ＬＤＣに基づいて、リード／ライトを判定する。そして、発振回路ＯＳＣから出力されるクロック信号に同期して、フリップフロップＤＦ５、フリップフロップＤＦ４、フリップフロップＤＦ３およびフリップフロップＤＦ６に順次リセット信号を出力する。
【００６２】
そして、ＬＤ制御信号ＬＤＣがフリップフロップＤＦ１に入力すると、発振回路ＯＳＣから出力されるクロック信号に同期して、ＬＤ制御信号ＬＤＣがフリップフロップＤＦ１でラッチされ、ＡＮＤ回路ＡＮおよびフリップフロップＤＦ２に出力される。
そして、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ１でラッチされた信号がフリップフロップＤＦ２でラッチされ、ＡＮＤ回路ＡＮに出力される。
【００６３】
このため、フリップフロップＤＦ１、ＤＦ２およびＡＮＤ回路ＡＮにより、ＬＤ制御信号ＬＤＣの立ち上がりエッジに同期したワンショットパルス信号が生成され、そのワンショットパルス信号がフリップフロップＤＦ３のクロック端子Ｃに入力される。
そして、ワンショットパルス信号がフリップフロップＤＦ３のクロック端子Ｃに入力されると、フリップフロップＤＦ３の出力端子ＱからＳＷ１信号が出力され、図２のスイッチＳ１をオンして、抵抗Ｒ２を短絡させ、Ｉ／ＶアンプＩＶの利得を下げることができる。
【００６４】
また、フリップフロップＤＦ３の出力端子ＱからＳＷ１信号が出力されると、そのＳＷ１信号がフリップフロップＤＦ４の入力端子Ｑに出力され、発振回路ＯＳＣから出力される次のクロック信号に同期して、ＳＷ１信号がフリップフロップＤＦ４でラッチされる。
このため、フリップフロップＤＦ４の出力端子Ｑからは、Ｐ／Ｈ信号が出力され、そのＰ／Ｈ信号が図２のピークホールド回路ＰＣに供給される。
【００６５】
この結果、図２のＩ／ＶアンプＩＶからの出力がピークホールド回路ＰＣでピークホールドされ、サンプルホールド回路ＳＣに出力される。
また、フリップフロップＤＦ４の出力端子ＱからＰ／Ｈ信号が出力されると、そのＰ／Ｈ信号がフリップフロップＤＦ５の入力端子Ｑに出力され、発振回路ＯＳＣから出力される次のクロック信号に同期して、Ｐ／Ｈ信号がフリップフロップＤＦ５でラッチされる。
【００６６】
このため、フリップフロップＤＦ５の出力端子Ｑからは、Ｓ／Ｈ信号が出力され、そのＳ／Ｈ信号が図２のサンプルホールド回路ＳＣに供給される。
この結果、図２のピークホールド回路からの出力がサンプルホールド回路ＳＣでサンプルホールドされ、スイッチＳ２に出力される。
また、フリップフロップＤＦ５の出力端子ＱからＳ／Ｈ信号が出力されると、そのＳ／Ｈ信号がフリップフロップＤＦ６の入力端子Ｑに出力され、発振回路ＯＳＣから出力される次のクロック信号に同期して、Ｓ／Ｈ信号がフリップフロップＤＦ６でラッチされる。
【００６７】
このため、フリップフロップＤＦ６の出力端子Ｑからは、ＳＷ２信号が出力され、そのＳＷ２信号が図２のスイッチＳ２に供給される。
この結果、図２のスイッチＳ２がサンプルホールド回路ＳＣ側に切り替わり、図２のＩ／ＶアンプＩＶからの出力をサンプルホールドした値がＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介してメイン基板ＭＢに送出され、フレキシブルケーブルＦＣ伝送時の信号レベルの劣化を抑制することができる。
【００６８】
一方、メディア判定回路ＭＰは、ＬＤ制御信号ＬＤＣが入力されると、ＬＤ制御信号ＬＤＣの幅を発振回路ＯＳＣから出力されるクロック信号でカウントすることにより、オプティカルディスクＯＤの種類を判定する。
そして、倍速判定回路ＳＰは、オプティカルディスクＯＤの種類がメディア判定回路ＭＰにより判定されると、その判定結果に基づいて、オプティカルディスクＯＤの書き込み速度が何倍速かを判定する。
【００６９】
そして、制御回路ＣＰは、倍速判定回路ＳＰにより判定された倍速値に対応した判定時間内に、次のＬＤ制御信号ＬＤＣがあるかどうかを判断することにより、リード／ライトを判定する。そして、その判定時間内に、次のＬＤ制御信号ＬＤＣがない場合、リードが行われる判断し、発振回路ＯＳＣから出力されるクロック信号に同期して、フリップフロップＤＦ５にリセット信号を出力する。
【００７０】
このため、フリップフロップＤＦ５の出力端子Ｑがロウレベルになり、図２のサンプルホールド回路ＳＣへのＳ／Ｈ信号の供給が停止され、サンプルホールド回路ＳＣでのサンプルホールド動作が停止する。
また、制御回路ＣＰは、フリップフロップＤＦ５にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ４にリセット信号を出力する。
【００７１】
このため、フリップフロップＤＦ４の出力端子Ｑがロウレベルになり、図２のピークホールド回路ＰＣへのＰ／Ｈ信号の供給が停止され、ピークホールド回路ＰＣでのピークホールド動作が停止する。
また、制御回路ＣＰは、フリップフロップＤＦ４にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ３にリセット信号を出力する。
【００７２】
このため、フリップフロップＤＦ３の出力端子Ｑがロウレベルになり、図２のスイッチＳ１をオフして、Ｉ／ＶアンプＩＶの帰還抵抗に抵抗Ｒ２を追加して、Ｉ／ＶアンプＩＶの利得を上げることができる。
また、制御回路ＣＰは、フリップフロップＤＦ３にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ６にリセット信号を出力する。
【００７３】
このため、フリップフロップＤＦ６の出力端子Ｑがロウレベルになり、図２のスイッチＳ２がＩ／ＶアンプＩＶの出力側に切り替わる。
これにより、リード時には、フィードスルーノイズを抑制しつつ、Ｉ／ＶアンプＩＶからの出力をサンプルホールドさせることなく、Ｉ／ＶアンプＩＶからの出力を利得調整アンプＧＡに直接出力することができる。
【００７４】
図４は、図１のオプティカル・データ・ストレージ装置の動作を示すタイミングチャートである。
図４において、ＥＦＭ信号がハイレベルになり、ＬＤ制御信号ＬＤＣがハイレベルになると、図３の発振回路ＯＳＣから出力されるクロック信号に同期して、フリップフロップＤＦ１の出力Ｑがハイレベルになり、このフリップフロップＤＦ１の出力ＱがフリップフロップＤＦ２の入力端子Ｄに入力される。
【００７５】
このため、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ２の出力Ｑがハイレベルになる。
この結果、ＬＤ制御信号ＬＤＣの立ち上がりエッジに同期したワンショットパルス信号が、ＡＮＤ回路ＡＮからフリップフロップＤＦ３のクロック端子Ｃに入力され、フリップフロップＤＦ３の出力Ｑがハイレベルになる。
【００７６】
このため、スイッチＳ１に出力されるＳＷ１信号がハイレベルになり、スイッチＳ１がオンして、抵抗Ｒ２が短絡され、Ｉ／ＶアンプＩＶの利得が下がるため、ライト時とリード時の発光パワー比に対して、Ｉ／Ｖアンプ出力が抑制される。
次に、フリップフロップＤＦ３の出力Ｑがハイレベルになると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ４の出力Ｑがハイレベルになる。
【００７７】
このため、ピークホールド回路ＰＣに出力されるＰ／Ｈ信号がハイレベルになり（▲１▼）、Ｉ／ＶアンプＩＶからのＩ／Ｖアンプ出力がピークホールド回路ＰＣでピークホールドされる。
次に、フリップフロップＤＦ４の出力Ｑがハイレベルになると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ５の出力Ｑがハイレベルになる。
【００７８】
このため、サンプルホールド回路ＳＣに出力されるＳ／Ｈ信号がハイレベルになり（▲２▼）、ピークホールド回路ＰＣからのＰ／Ｈ出力がサンプルホールド回路ＳＣでサンプルホールドされる。
次に、フリップフロップＤＦ５の出力Ｑがハイレベルになると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ６の出力Ｑがハイレベルになる。
【００７９】
このため、スイッチＳ２に出力されるＳＷ２信号がハイレベルになり（▲３▼）、サンプルホールド回路ＳＣからのＳ／Ｈ出力が、スイッチＳ２を介して利得調整アンプＧＡに出力される。
そして、スイッチＳ２からのＳＷ２出力が利得調整アンプＧＡで反転増幅された後、ＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介し、メイン基板ＭＢに送出される。
【００８０】
また、メディア判定回路ＭＰは、ＬＤ制御信号ＬＤＣがハイレベルになると、そのＬＤ制御信号ＬＤＣの幅を発振回路ＯＳＣから出力されるクロック信号でカウントすることにより、オプティカルディスクＯＤの種類を判定し、その判定結果を倍速判定回路ＳＰに出力する。
そして、倍速判定回路ＳＰは、オプティカルディスクＯＤの種類がメディア判定回路ＭＰにより判定されると、その判定結果に基づいて、オプティカルディスクＯＤの書き込み速度が何倍速かを判定する。
【００８１】
そして、制御回路ＣＰは、倍速判定回路ＳＰにより判定された倍速値に対応した判定時間内に、ＬＤ制御信号ＬＤＣがハイレベルになったかを判断することにより、リード／ライトを判定する。
そして、その判定時間内に、ＬＤ制御信号ＬＤＣがハイレベルにならない場合、リードが行われる判断し、発振回路ＯＳＣから出力されるクロック信号に同期して、フリップフロップＤＦ５にリセット信号を出力する。
【００８２】
このため、フリップフロップＤＦ５の出力Ｑがロウレベルになり、サンプルホールド回路ＳＣに出力されるＳ／Ｈ信号がロウレベルになり、サンプルホールド回路ＳＣでのサンプルホールド動作が停止する。
また、制御回路ＣＰは、フリップフロップＤＦ５にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ４にリセット信号を出力する。
【００８３】
このため、フリップフロップＤＦ４の出力端子Ｑがロウレベルになり、ピークホールド回路ＰＣに出力されるＰ／Ｈ信号がロウレベルになり（▲４▼）、ピークホールド回路ＰＣでのピークホールド動作が停止する。
また、制御回路ＣＰは、フリップフロップＤＦ４にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ３にリセット信号を出力する。
【００８４】
このため、フリップフロップＤＦ３の出力端子Ｑがロウレベルになり、スイッチＳ１に出力されるＳＷ１信号がロウレベルになる（▲５▼）。
この結果、スイッチＳ１がオフし、Ｉ／ＶアンプＩＶに帰還抵抗に抵抗Ｒ２が挿入され、Ｉ／ＶアンプＩＶの利得が上がって、リード時の温度ドリフトを含めた精度を確保することができる。
【００８５】
また、制御回路ＣＰは、フリップフロップＤＦ３にリセット信号を出力すると、発振回路ＯＳＣから出力される次のクロック信号に同期して、フリップフロップＤＦ６にリセット信号を出力する。
このため、フリップフロップＤＦ６の出力端子Ｑがロウレベルになり、ＳＷ２信号がロウレベルとなって（▲６▼）、Ｉ／ＶアンプＩＶからのＩ／Ｖアンプ出力がスイッチＳ２を介して利得調整アンプＧＡに出力される。
【００８６】
そして、スイッチＳ２からのＳＷ２出力が利得調整アンプＧＡで反転増幅された後、ＦＰＤ出力ＦＰＯとして、フレキシブルケーブルＦＣを介し、メイン基板ＭＢに送出される。
このように、制御回路ＣＰは、リードと判定すると、フリップフロップＤＦ３〜ＤＦ６を、フリップフロップＤＦ５→フリップフロップＤＦ４→フリップフロップＤＦ３→フリップフロップＤＦ６の順にリセットすることにより、フィードスルーノイズを抑制しつつ、Ｉ／ＶアンプＩＶからのＩ／Ｖアンプ出力を利得調整アンプＧＡに直接出力することができる。
【００８７】
図５（ａ）は、図１のオプティカル・データ・ストレージ装置のＦＰＤ入出力特性を示す図、図５（ｂ）は、本発明の第２実施形態に係るＦＰＤ入出力特性を示す図、図５（ｃ）は、本発明の第３実施形態に係るＦＰＤ入出力特性を示す図である。
図５（ａ）において、図１のフロントモニタ回路ＦＰ１では、Ｉ／ＶアンプＩＶの帰還抵抗が、リード時には、Ｒ１＋Ｒ２となり、ライト時には、Ｒ１となる。
【００８８】
この結果、ライト時には、リード時に比べ、フロントモニタ用フォトダイオードＦＰＤへの入力光量（ＦＰＤ入力光量）に対するフロントモニタ回路ＦＰ１からの出力電圧（ＦＰＤ出力電圧）の傾きが緩くなる。
このため、書き込み速度が高速化して、ライト時とリード時の半導体レーザダイオードＬＤの発光パワー比が増加した場合においても、リード時のＦＰＤ出力電圧を維持したまま、ライト時のＦＰＤ出力電圧を抑制することができ、リード時の温度ドリフトを含めた精度を確保しつつ、フロントモニタ回路ＦＰ１のダイナミックレンジを向上させることが可能となることから、リード／ライトの高速化に容易に対応することが可能となる。
【００８９】
図５（ｂ）において、リード時には、フロントモニタ時のＦＰＤ入力光量に対するＦＰＤ出力電圧の利得を上げるとともに、ライト時には、ＦＰＤ出力電圧にオフセット電圧を加算する。
これにより、リード時の温度ドリフトを含めた精度を確保しつつ、電源電圧によるダイナミックレンジの制限を緩和することが可能となり、リード／ライトの高速化に容易に対応することが可能となる。
【００９０】
図５（ｃ）において、フロントモニタ時の初段アンプの増幅特性を、リニア特性から対数特性に変更する。
これにより、回路構成を変更することなく、リード時の温度ドリフトを含めた精度を確保しつつ、電源電圧によるダイナミックレンジの制限を緩和することが可能となり、リード／ライトの高速化に容易に対応することが可能となる。
【００９１】
なお、図１のオプティカル・データ・ストレージ装置では、半導体レーザダイオードＬＤから出射されたレーザ光をフロントモニタするために、ハーフミラーＨＭを用いる方法を例にとって説明したが、フロントモニタ回路ＦＰ１を半導体レーザダイオードＬＤの光軸から少し離れた場所に配置してフロントモニタを行なうようにしてもよい。
【００９２】
【発明の効果】
以上説明したように、本発明によれば、伝送時の信号レベルの劣化を抑制することが可能となるとともに、ライト時とリード時の出力電圧の比を抑制することが可能となり、フロントモニタＩＣからの出力信号の劣化を抑制しつつ、フロントモニタＩＣのダイナミックレンジを向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るオプティカル・データ・ストレージ装置の概略構成を示すブロック図である。
【図２】図１のオプティカル・データ・ストレージ装置におけるフロントモニタＩＣの回路構成を示す図である。
【図３】図１のオプティカル・データ・ストレージ装置におけるタイミング発生回路の回路構成を示す図である。
【図４】図１のオプティカル・データ・ストレージ装置の動作を示すタイミングチャートである。
【図５】図５（ａ）は、図１のオプティカル・データ・ストレージ装置のＦＰＤ入出力特性を示す図、図５（ｂ）は、本発明の第２実施形態に係るＦＰＤ入出力特性を示す図、図５（ｃ）は、本発明の第３実施形態に係るＦＰＤ入出力特性を示す図である。
【図６】従来のオプティカル・データ・ストレージ装置の概略構成を示すブロック図である。
【図７】従来のオプティカル・データ・ストレージ装置の動作を示すタイミングチャートである。
【図８】従来のフロントモニタＩＣの他の回路構成を示す図である。
【図９】従来のオプティカル・データ・ストレージ装置のＦＰＤ入出力特性を示す図である。
【符号の説明】
ＯＤＳ オプティカル・データ・ストレージ装置
ＯＰＵ 光ピックアップ
ＭＢ メイン基板
ＦＣ フレキシブルケーブル
ＯＤ オプティカルディスク
ＬＤ 半導体レーザダイオード
ＬＤＤ 半導体レーザダイオードドライバ
ＬＺ１ 集光レンズ
ＬＺ２ コリメータレンズ
ＬＺ３ 対物レンズ
ＨＭ ハーフミラー
ＰＤ フォトダイオード
ＰＤＩ フォトダイオード回路
ＦＰ１ フロントモニタ回路
ＴＧ タイミング発生回路
ＲＦ１ ＲＦ回路
ＡＰ ＡＰＣ回路
ＳＣ１、ＳＣ２、ＳＣ３ サンプルホールド回路
ＬＤＣ ＬＤ制御信号
ＦＰＯ ＦＰＤ出力
ＦＰＤ フロントモニタ用フォトダイオード
ＩＶ Ｉ／Ｖアンプ
Ｓ１、Ｓ２ スイッチ
ＰＣ ピークホールド回路
ＧＡ 利得調整アンプ
ＶＲ 可変抵抗
ＲＶ 基準電圧
ＳＷ１、ＳＷ２ 切り替え信号
Ｓ／Ｈ、Ｓ／Ｈ２ サンプルホールド信号
Ｐ／Ｈ ピークホールド信号
ＯＳＣ 発振回路
ＤＦ１〜ＤＦ６ Ｄフリップフロップ
ＡＮ ＡＮＤ回路
ＭＰ メディア判定回路
ＳＰ 倍速判定回路
ＣＰ 制御回路
Claims (9)
- 半導体レーザの出射光を光電変換するフォトダイオードと、
前記光電変換された電流を電圧に変換する電流／電圧変換アンプと、
前記電圧に変換された信号をピークホールドするピークホールド回路と、
前記ピークホールドされた信号をサンプルホールドする第１サンプルホールド回路と、
前記第１サンプルホールド回路によりサンプルホールドされた信号を伝送する伝送手段と、
前記伝送された信号をサンプルホールドする第２サンプルホールド回路と、
前記第２サンプルホールド回路によりサンプルホールドされた信号に基づいて、前記半導体レーザの駆動電流を制御する電流制御手段とを備えることを特徴とする光出力制御装置。 - ライト時の前記電流／電圧変換アンプの利得を、リード時の利得よりも小さくする利得制御手段をさらに備えることを特徴とする請求項１記載の光出力制御装置。
- 前記電流／電圧変換アンプに接続された第１および第２の帰還抵抗と、
ライト時に、前記第２の帰還抵抗を短絡させる第１スイッチをさらに備えることを特徴とする請求項２記載の光出力制御装置。 - リード時に、前記ピークホールド回路および前記第１サンプルホールド回路を介すことなく、前記電流／電圧変換アンプから出力された信号を前記伝送手段に送出させる第２スイッチをさらに備えることを特徴とする請求項３記載の光出力制御装置。
- ライト時に、前記第１スイッチをオンさせるＳＷ１信号、前記ピークホールド回路にピークホールドさせるＰ／Ｈ信号、前記第１サンプルホールド回路にサンプルホールドさせるＳ／Ｈ信号および前記第２スイッチを前記ピークホールド回路側に切り替えるＳＷ２信号を順次発生させるタイミング発生回路をさらに備えることを特徴とする請求項４記載の光出力制御装置。
- 前記タイミング発生回路は、
ＬＤ制御信号よりも速い周期で発振する発振回路と、
前記発振回路からの出力がクロック端子に入力されるとともに、前記ＬＤ制御信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第１フリップフロップと、
前記発振回路からの出力がクロック端子に入力されるとともに、前記第１フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第２フリップフロップと、
前記第１フリップフロップの出力と前記第２フリップフロップの出力との論理積を出力するＡＮＤ回路と、
入力がハイレベルに維持されるとともに、前記ＡＮＤ回路からの出力がクロック端子に入力される第３フリップフロップと、
前記発振回路からの出力がクロック端子に入力されるとともに、前記第３フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第４フリップフロップと、
前記発振回路からの出力がクロック端子に入力されるとともに、前記第４フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第５フリップフロップと、
前記発振回路からの出力がクロック端子に入力されるとともに、前記第５フリップフロップから出力されるハイレベル信号の立ち上がりエッジに基づいて、ハイレベル状態に変化する第６フリップフロップと、
前記ＬＤ制御信号の幅を前記発振回路からの出力でカウントすることにより、メディアの種類を判定するメディア判定回路と、
前記メディアの種類の判定結果に基づいて、倍速判定を行なう倍速判定回路と、
前記倍速判定結果および前記ＬＤ制御信号に基づいて、リード／ライトを判定し、前記発振回路からの出力に同期して、前記第５フリップフロップ、前記第４フリップフロップ、前記第３フリップフロップおよび前記第６フリップフロップに順次リセット信号を出力する制御回路とを備えることを特徴とする請求項５記載の光出力制御装置。 - ライト時に、前記電流／電圧変換アンプの出力にオフセット電圧を印加するオフセット電圧印加手段をさらに備えることを特徴とする請求項１〜６のいずれか１項記載の光出力制御装置。
- 前記電流／電圧変換アンプの利得特性は対数特性であることを特徴とする請求項１〜７のいずれか１項記載の光出力制御装置。
- 半導体レーザと、
前記半導体レーザを駆動するドライバと、
前記半導体レーザからの出射光の一部を反射させるとともに、前記出射光の一部を透過させるハーフミラーと、
前記ハーフミラーで反射された出射光をオプティカルディスク上で集光させるレンズと、
前記オプティカルディスクで反射された反射光を光電変換する信号検出用フォトダイオードと、
前記信号検出用フォトダイオードで検出された信号の処理を行なう信号処理回路と、
前記ハーフミラーを透過した出射光を光電変換するフロントモニタ用フォトダイオードと、
前記フロントモニタ用フォトダイオードで光電変換された電流を電圧に変換する電流／電圧変換アンプと、
前記電圧に変換された信号をピークホールドするピークホールド回路と、
前記ピークホールドされた信号をサンプルホールドする第１サンプルホールド回路と、
前記第１サンプルホールド回路によりサンプルホールドされた信号を伝送するフレキシブルケーブルと、
前記伝送された信号をサンプルホールドし、前記フレキシブルケーブルを介して前記ドライバにリード／ライト制御信号を送出するＡＰＣ回路とを備えることを特徴とするオプティカル・データ・ストレージ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002028604A JP3878492B2 (ja) | 2002-02-05 | 2002-02-05 | 光出力制御装置およびオプティカル・データ・ストレージ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002028604A JP3878492B2 (ja) | 2002-02-05 | 2002-02-05 | 光出力制御装置およびオプティカル・データ・ストレージ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003228870A JP2003228870A (ja) | 2003-08-15 |
| JP3878492B2 true JP3878492B2 (ja) | 2007-02-07 |
Family
ID=27749743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002028604A Expired - Fee Related JP3878492B2 (ja) | 2002-02-05 | 2002-02-05 | 光出力制御装置およびオプティカル・データ・ストレージ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3878492B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4019280B2 (ja) | 2003-10-30 | 2007-12-12 | ソニー株式会社 | 光ディスク装置 |
| JP4193065B2 (ja) | 2005-01-28 | 2008-12-10 | ソニー株式会社 | 光検出装置、光ピックアップおよび光ディスク装置 |
| JP4929920B2 (ja) * | 2006-08-23 | 2012-05-09 | パナソニック株式会社 | 加熱調理器およびプログラム |
-
2002
- 2002-02-05 JP JP2002028604A patent/JP3878492B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003228870A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7164631B2 (en) | Information recording apparatus | |
| EP1136992A2 (en) | Apparatus and method for controlling auto laser diode power | |
| US20020159364A1 (en) | Laser control device | |
| JP2003006905A (ja) | 光ディスク記録再生装置のレーザダイオード駆動回路及びｆｐｄアンプ回路 | |
| JP3878492B2 (ja) | 光出力制御装置およびオプティカル・データ・ストレージ装置 | |
| US6787748B2 (en) | High speed sampling circuit | |
| EP1211678A1 (en) | Optical information recording apparatus for controlling a power level of recording | |
| US8514679B2 (en) | Optical information record/playback device | |
| JP4019280B2 (ja) | 光ディスク装置 | |
| KR100498474B1 (ko) | 레이저 파워 모니터 장치와 그를 포함하는 광픽업 장치 및광 기록 재생 기기 | |
| US8193958B2 (en) | Signal regenerator | |
| US7307930B2 (en) | Optical disk apparatus | |
| JP3828415B2 (ja) | 光ディスク装置及び光ヘッド装置 | |
| KR20080081012A (ko) | 고속 포워드 레이저 파워 제어（ｌｐｃ）를 하는광학기록장치 | |
| JP4835734B2 (ja) | 光検出装置および光ディスク装置 | |
| JPH08235629A (ja) | 半導体レーザ制御装置 | |
| JP3913089B2 (ja) | ヘッド装置及びこれを用いた情報記録再生装置 | |
| JP4406348B2 (ja) | 電圧レベル検出装置及び方法、並びに、レーザ出力制御装置及び方法 | |
| EP1528543B1 (en) | Optical disk apparatus | |
| KR100384461B1 (ko) | 십분할 포토다이오드를 구비한 옵티컬 리시버 | |
| JP2007305272A (ja) | 光ピックアップ装置および光ディスク装置 | |
| JP2006048759A (ja) | 最大振幅レベル保持装置及び自動出力制御装置 | |
| JP2009252257A (ja) | 光ピックアップ及び光ディスク装置 | |
| JP2003228867A (ja) | 光ピックアップ装置及び光ディスク装置 | |
| WO2008141126A2 (en) | Signal regenerator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |