JP3916431B2 - 受光アンプ回路 - Google Patents
受光アンプ回路 Download PDFInfo
- Publication number
- JP3916431B2 JP3916431B2 JP2001308960A JP2001308960A JP3916431B2 JP 3916431 B2 JP3916431 B2 JP 3916431B2 JP 2001308960 A JP2001308960 A JP 2001308960A JP 2001308960 A JP2001308960 A JP 2001308960A JP 3916431 B2 JP3916431 B2 JP 3916431B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- operational amplifier
- npn transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＣＤ-Ｒ／ＲＷやＤＶＤ-Ｒ／ＲＷ等のディスクへの書込み可能なドライブに用いられる受光アンプ回路に関するものであり、より特定的には飽和する素子を持たない複数の帰還ループを選択できる受光アンプに関するものである。
【０００２】
【従来の技術】
一般にＣＤ-Ｒ／ＲＷやＤＶＤ-Ｒ／ＲＷ等のディスクへの書込みには再生時と比較して大きな光が必要となる。例えば、受光アンプ回路への入力光についていえば、再生時には数十μＷ程度の光でよいのに対して書込み時には数ｍＷもの大きな光が必要となる。しかも、書込み速度が高速になるほど、大きな光が必要となる。
【０００３】
図１は従来の受光アンプ回路を示している。同図において、１１は演算増幅器であり、その非反転入力端子（＋）には抵抗Ｒ１を介して基準電圧Ｖrefが供給され、反転入力端子（−）にはフォトダイオード１２が図示の極性で接続されている。前記増幅器１１の出力端には第１、第２のエミッタフォロワ回路１３、１４が接続されている。
【０００４】
第１エミッタフォロワ回路１３は電流源１７と、ベースが増幅器１１の出力端に接続されエミッタが電流源１７を介して直流電源電圧に接続されコレクタがグランドに接続されたＰＮＰ型の第１トランジスタＱ１とからなっており、そのトランジスタＱ１のエミッタに出力端子Ｔ１が接続されている。そして、出力端子Ｔ１は帰還抵抗（以下「ゲイン抵抗」という）１５を介して増幅器１１の反転入力端子（−）とフォトダイオード１２のカソードに接続されている。
【０００５】
同様に、第２エミッタフォロワ回路１４はベースが増幅器１１の出力端に接続されエミッタが電流源１８を介して直流電源電圧に接続されコレクタがグランドに接続されたＰＮＰ型の第２トランジスタＱ２とからなっており、そのエミッタに出力端子Ｔ２が接続されている。そして、出力端子Ｔ２はゲイン抵抗１６を介して増幅器１１の反転入力端子（−）とフォトダイオード１２のカソードに接続されている。
【０００６】
ここで、エミッタフォロワ回路１３、１４は、それらの電流源１７、１８のどちらかをＯＮするかでどちらのエミッタフォロワ回路を動作させるかを選択することができる。この場合、ゲイン抵抗１５、１６の値が異なっているので、エミッタフォロワ回路１３を動作させたときと、エミッタフォロワ回路１４を動作させたときとで光電流ＩSCに基づく光出力電圧のゲインは異なるものとなる。因みに、抵抗１５、１６の抵抗値をＲ15、Ｒ16とすると、エミッタフォロワ１３が選択されたときは、出力端子Ｔ１に生じる光出力電圧はＩSC×Ｒ15であり、エミッタフォロワ１４が選択されたときは、出力端子Ｔ２に生じる光出力電圧はＩSC×Ｒ16となる。尚、フォトダイオード１２に光電流が発生していないとき電流源１７又は１８の出力電流はすべてトランジスタＱ１又はＱ２に流れる。
【０００７】
【発明が解決しようとする課題】
ところで、上記従来の回路において、フォトダイオード１２の光電流ＩSCは電流源１７、１８から供給されるが、電流源１７、１８に予め流れている電流（定電流）以上の光電流は供給することはできない。一方、書き込み時に大きな電流を供給する必要があるため、エミッタフォロワ回路１３、１４には供給する最大光電流とエミッタフォロワ回路が動作するための電流の合計電流を常に流しておかなければならない。これは回路規模の増大、例えばトランジスタ数の増大や消費電流の増大を招き好ましくない。
【０００８】
本発明はこのような点に鑑みなされたものであって、回路規模や消費電流の増大を招くことなく所要の電流を供給し得るように工夫した新規且つ有用な受光アンプ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため本発明の受光アンプ回路は、演算増幅器と、前記演算増幅器の第１入力端子に基準電圧を供給する手段と、前記演算増幅器の第２入力端子と所定電位点との間に接続された受光素子と、前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第１電流源を介して直流電源電圧に接続された第１ＰＮＰ型トランジスタと、前記第１ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第２電流源を介して所定電位点に接続された第１ＮＰＮ型トランジスタと、前記第１ＮＰＮ型のトランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された第１帰還抵抗と、前記第１ＮＰＮ型トランジスタのエミッタに接続された第１出力端子とで構成したことを特徴とする。
【００１０】
また、本発明の受光アンプ回路は、演算増幅器と、前記演算増幅器の第１入力端子に基準電圧を供給する手段と、前記演算増幅器の第２入力端子と所定電位点との間に接続された受光素子と、前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第１電流源を介して直流電源電圧に接続されたＰＮＰ型トランジスタと、前記ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第２電流源を介して所定電位点に接続されたＮＰＮ型トランジスタと、前記ＮＰＮ型のトランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された帰還抵抗と、前記ＮＰＮ型トランジスタのエミッタに接続された出力端子と、前記ＰＮＰ型トランジスタのエミッタと前記ＮＰＮ型トランジスタのベースにエミッタが接続されコレクタが所定電位点に接続されていてベースに印加される電圧に応じて前記ＰＮＰ型トランジスタとＮＰＮ型トランジスタを同時ＯＮさせるか、同時ＯＦＦさせるように動作するＰＮＰ型の切換トランジスタとから成る。
【００１２】
【発明の実施の形態】
以下、図面に示す実施形態について説明する。
【００１３】
〈第１実施形態〉
図２は第１実施形態に係る受光アンプ回路を示している。同図において、２１は演算増幅器であり、その非反転入力端子（＋）には抵抗Ｒ１を介して基準電圧Ｖrefが供給され、反転入力端子（−）にはフォトダイオード２２が図示の極性で接続されている。前記増幅器２１の出力端には第１、第２のエミッタフォロワ回路２３、２４が接続されている。
【００１４】
第１エミッタフォロワ回路２３は、電流源２７と、ベースが増幅器２１の出力端に接続されエミッタが電流源２７を介してグランドに接続されコレクタが直流電源電圧ＶCCに接続されたＮＰＮ型の第１トランジスタＱ２１とからなっており、そのエミッタは出力端子Ｔ１に接続されている。そして、出力端子Ｔ１はゲイン抵抗を成す帰還抵抗２５を介して増幅器２１の反転入力端子（−）とフォトダイオード２２のカソードに接続されている。
【００１５】
同様に、第２エミッタフォロワ回路２４は、電流源２８と、ベースが増幅器２１の出力端に接続されエミッタが電流源２８を介してグランドに接続されコレクタが直流電源電圧ＶCCに接続されたＮＰＮ型の第２トランジスタＱ２２とからなっており、そのエミッタが出力端子Ｔ２に接続されている。そして、出力端子Ｔ２はゲイン抵抗を成す帰還抵抗２６を介して増幅器２１の反転端子（−）とフォトダイオード２２のカソードに接続されている。
【００１６】
ここで、エミッタフォロワ回路２３、２４は、それらの電流源２７、２８のどちらかをＯＮするかでどちらのエミッタフォロワ回路を動作させるかを選択することができる。この場合、抵抗２５、２６の値が異なっているので、エミッタフォロワ回路２３を動作させたときと、エミッタフォロワ回路２４を動作させたときとで光電流ＩSCに基づく光出力電圧のゲインは異なるものとなる。
【００１７】
電流源２７をＯＮさせると、トランジスタＱ２１がＯＮし、アンプ回路は増幅器２１の非反転入力端子（＋）と反転入力端子（−）が同一電圧（この場合、Ｖref）となるように動作する。このとき、フォトダイオード２２に光電流ＩSCが発生していなければ、出力端子Ｔ１の電圧はＶrefとなる。フォトダイオード２２に光が当たって光電流ＩSCが発生すると、トランジスタＱ２１を通して直流電源電圧ＶCC側から電流（ＩSCに等しい電流）が流れ、この電流が抵抗２５を通してフォトダイオード２２に流れ込む。
【００１８】
この結果、Ｖref＋Ｒ25×ＩSC なる電圧が出力端子Ｔ１に生じる。このうち、Ｒ25×ＩSCが光出力電圧である。 ここで、Ｒ25は抵抗２５の抵抗値である。エミッタフォロワ回路２４が動作したときも同様にして、出力端子Ｔ２に Ｖref＋Ｒ26×ＩSC なる電圧が現われる。このうち、Ｒ26×ＩSCが光出力電圧である。 ここで、Ｒ26は抵抗２６の抵抗値である。
【００１９】
上述のように、光電流ＩSCはエミッタフォロワ回路２３又は２４から供給される。この場合、エミッタフォロワ回路２３、２４には定常的に電流を流すことなく大きな電流を供給することができる。つまり、光電流はトランジスタＱ２１、Ｑ２２を通して直流電源電圧ＶCC側から供給されるので、定常的に電流を流す電流源２７、２８はそれぞれトランジスタＱ２１、Ｑ２２をＯＮさせる電流が流れているだけでよいのである。そのため回路規模の増大、消費電流の増大を抑制することができる。
【００２０】
〈第２実施形態〉
図３は第２実施形態に係る受光アンプ回路を示している。同図において、３１は演算増幅器であり、その非反転入力端子（＋）には抵抗Ｒ１を介して基準電圧Ｖrefが供給され、反転入力端子（−）にはフォトダイオード３２が図示の極性で接続されている。前記増幅器３１の出力端には第３のエミッタフォロワ回路３９を介して第１のエミッタフォロワ回路３３が接続されている。また、増幅器３１の出力端には第４のエミッタフォロワ回路４０を介して第２のエミッタフォロワ回路３４も接続されている。
【００２１】
第３エミッタフォロワ回路３９は、電流源１０１と、ベースが増幅器３１の出力端に接続されるとともにコレクタがグランドに接続され、エミッタが電流源１０１を介して直流電源電圧ＶCCに接続されたＰＮＰ型トランジスタＱ３３とから成っている。また、第４エミッタフォロワ回路４０は、電流源１０２と、ベースが増幅器３１の出力端に接続されるとともにコレクタがグランドに接続され、エミッタが電流源１０２を介して直流電源電圧ＶCCに接続されたＰＮＰ型トランジスタＱ３４とから成っている。
【００２２】
第１エミッタフォロワ回路３３はベースがＰＮＰ型のトランジスタＱ３３のエミッタに接続されエミッタが電流源３７を介してグランドに接続されコレクタが直流電源電圧ＶCCに接続されたＮＰＮ型のトランジスタＱ３１とからなっており、そのトランジスタＱ３１のエミッタが出力端子Ｔ１に接続されている。そして、出力端子Ｔ１は帰還抵抗３５を介して増幅器１１の反転入力端子（−）とフォトダイオード３２のカソードに接続されている。
【００２３】
同様に、第２エミッタフォロワ回路３４はベースがエミッタフォロワ回路４０のトランジスタＱ３４のエミッタに接続されコレクタが直流電源電圧ＶCCに接続されエミッタが電流源３８を介してグランドに接続されたＮＰＮ型のトランジスタＱ３２とからなっており、そのエミッタが出力端子Ｔ２に接続される。そして、出力端子Ｔ２は帰還抵抗３６を介して増幅器３１の反転入力端子（−）とフォトダイオード３２のカソードに接続されている。ここで、エミッタフォロワ回路３３、３４は、それらの電流源３７、３８のどちらかをＯＮするかでどちらのエミッタフォロワ回路を動作させるかを選択することができる。
【００２４】
同様に、エミッタフォロワ回路３９、４０はそれらの電流源１０１、１０２のどちらかをＯＮするかで、一方のエミッタフォロアのみを動作させるように選択することができる。ただし、エミッタフォロワ回路３３が動作するときはエミッタフォロワ回路３９も動作し、エミッタフォロワ回路３４が動作するときはエミッタフォロワ回路４０も動作するように選択切換えが関連づけられているものとする。
【００２５】
この実施形態において、エミッタフォロワ回路３３、３４は図２に示す実施形態と同一の動作を行なうが、この実施形態のように、ＮＰＮトランジスタを有するエミッタフォロワを直かに増幅器３１の出力端に接続せずにＰＮＰ型トランジスタを有するエミッタフォロワ回路を介して接続することにより図２の実施形態に比べ、リニアの動作電圧範囲（ダイナミックレンジ）を広くとることができるという利点がある。例えば、エミッタフォロワ回路３３では、ＮＰＮトランジスタＱ３１のベース・エミッタ間導通電圧ＶBE31だけ出力電圧の上限が狭くなるが、エミッタフォロワ回路３９のＰＮＰトランジスタＱ３３のベース・エミッタ間導通電圧ＶBE33により前記ＮＰＮトランジスタＱ３１のベース・エミッタ間導通電圧ＶBE31がキャンセルされるので、トータル的にはダイナミックレンジが改善されることになるのである。
【００２６】
上記第２実施形態で、例えばエミッタフォロワ回路３３と３９をＯＮさせたり、ＯＦＦさせたりする場合に、それらの電流源３７、１０１を同時ＯＮさせたり、ＯＦＦさせたりしなければならない。また、エミッタフォロワ回路３４と４０をＯＮさせたり、ＯＦＦさせたりする場合には、それらの電流源３８、１０２を同時ＯＮさせたり、ＯＦＦさせたりしなければならない。
【００２７】
図４に示す第３実施形態では、その切換えを１つのトランジスタＱ４４によって行なう方法を示している。同図において、今、トランジスタＱ３１、Ｑ３３、Ｑ４４の入力電圧をそれぞれＶin31、Ｖin33、Ｖin44とし、トランジスタＱ３３とＱ４４のベース・エミッタ間導通電圧をＶBE33、ＶBE44とする。ここで、
Ｖin44＜（Ｖin33＋ＶBE33−Ｖin44） ・・・（１）
として、トランジスタＱ３３をＯＦＦし、なおかつ、
Ｖin44＜（ＶOUT31＋ＶBE31−ＶBE44） ・・・（２）
【００２８】
としてトランジスタＱ３１をＯＦＦすれば、この帰還ループをＯＦＦできる。逆に、この帰還ループをＯＮさせる場合は、Ｖin44を上記（１）（２）式が成立しないような電圧にしてトランジスタＱ４４をＯＦＦにすればよい。このように、トランジスタＱ４４はトランジスタＱ３１、Ｑ３３のＯＮ、ＯＦＦを切り換えて帰還ループの作動、不作動を切り換える切換トランジスタとしての機能を持つ。
【００２９】
図５〜図８は、いずれも上記トランジスタＱ４４のベース電圧を制御してトランジスタＱ４４をＯＮ／ＯＦＦするための種々の回路例を示す。まず、図５では、
直流電源電圧ＶCCとグランドとの間に電流源５７と抵抗５６を接続し、それらの接続中点（イ）をＰＮＰトランジスタＱ４４のベースに接続している。この回路では、電流源５７の電流を制御することにより（イ）点の電圧（従ってトランジスタＱ４４のベース電圧）を可変し、トランジスタＱ４４のＯＮ、ＯＦＦをコントロールすることができる。
【００３０】
今、電流源５７の出力電流を小さくすると、（イ）点の電圧が低くなり、トランジスタＱ４４がＯＮする。これによって帰還ループが不作動状態となる。逆に、電流源５７の出力電流を大きくすると、（イ）点の電圧が高くなり、トランジスタＱ４がＯＦＦして帰還ループは作動状態となる。
【００３１】
次に、図６は抵抗６６を直流電源電圧ＶCC側に接続し、電流源６７をグランド側に接続した場合の実施形態を示している。この場合でも、抵抗６６と電流源６７との接続中点（イ）の電圧を電流源の電流を制御することにより、トランジスタＱ４４のＯＮ、ＯＦＦをコントロールして帰還ループを不作動状態にしたり、作動状態にしたりすることができる。
【００３２】
図７、図８の実施形態は、図５、図６の電流源５７、６７をそれぞれカレントミラー回路で構成した場合を示している。図７において、７８はカレントミラー回路の出力側のＰＮＰトランジスタであり、そのエミッタが直流電源電圧ＶCCに接続され、コレクタが（イ）点に接続されている。７９はカレントミラー回路の入力側のＰＮＰトランジスタであり、そのエミッタが直流電源電圧ＶCCに接続され、コレクタとベースがトランジスタ７８のベースと駆動電流源７７に接続されている。
【００３３】
図８において、８８はカレントミラー回路の出力側のＮＰＮトランジスタであり、そのエミッタがグランドに接続され、コレクタが（イ）点に接続されている。８９はカレントミラー回路の入力側のＮＰＮトランジスタであり、そのエミッタがグランドに接続され、コレクタとベースがトランジスタ８８のベースと駆動電流源８７に接続されている。
【００３４】
尚、図４〜図８は図３のエミッタフォロワ回路３３、３９の帰還ループについてのみ示しているが、エミッタフォロワ回路３４、４０の帰還ループにおいても図３〜図８と同様な切換え構成を採用してもよいことはいうまでもない。そして、各帰還ループに設けられた切換手段は一方の帰還ループを作動状態とするとき他方の帰還ループを不作動状態になすように関連づけておく。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、光電流はエミッタフォロワ回路のＮＰＮ型トランジスタから与えられるので、エミッタフォロワ回路で定常的に光電流をカバーする電流を流しておくことなく、必要時に大きな光電流を供給できる。これにより回路規模の増大や消費電流の増大を抑制できる。
【図面の簡単な説明】
【図１】従来の受光アンプ回路の構成を示す回路図
【図２】本発明の第１実施形態に係る受光アンプ回路の構成を示す回路図
【図３】本発明の第２実施形態に係る受光アンプ回路の構成を示す回路図
【図４】本発明の第３実施形態に係る受光アンプ回路の構成を示す回路図
【図５】本発明の第４実施形態に係る受光アンプ回路の構成を示す回路図
【図６】本発明の第５実施形態に係る受光アンプ回路の構成を示す回路図
【図７】本発明の第６実施形態に係る受光アンプ回路の構成を示す回路図
【図８】本発明の第７実施形態に係る受光アンプ回路の構成を示す回路図
【符号の説明】
２１ 演算増幅器
２３ エミッタフォロワ回路
２４ エミッタフォロワ回路
２２ フォトダイオード
２５ 帰還抵抗
２６ 帰還抵抗
２７ 電流源
２８ 電流源
３１ 演算増幅器
３２ フォトダイオード
３３ エミッタフォロワ回路
３４ エミッタフォロワ回路
【発明の属する技術分野】
本発明はＣＤ-Ｒ／ＲＷやＤＶＤ-Ｒ／ＲＷ等のディスクへの書込み可能なドライブに用いられる受光アンプ回路に関するものであり、より特定的には飽和する素子を持たない複数の帰還ループを選択できる受光アンプに関するものである。
【０００２】
【従来の技術】
一般にＣＤ-Ｒ／ＲＷやＤＶＤ-Ｒ／ＲＷ等のディスクへの書込みには再生時と比較して大きな光が必要となる。例えば、受光アンプ回路への入力光についていえば、再生時には数十μＷ程度の光でよいのに対して書込み時には数ｍＷもの大きな光が必要となる。しかも、書込み速度が高速になるほど、大きな光が必要となる。
【０００３】
図１は従来の受光アンプ回路を示している。同図において、１１は演算増幅器であり、その非反転入力端子（＋）には抵抗Ｒ１を介して基準電圧Ｖrefが供給され、反転入力端子（−）にはフォトダイオード１２が図示の極性で接続されている。前記増幅器１１の出力端には第１、第２のエミッタフォロワ回路１３、１４が接続されている。
【０００４】
第１エミッタフォロワ回路１３は電流源１７と、ベースが増幅器１１の出力端に接続されエミッタが電流源１７を介して直流電源電圧に接続されコレクタがグランドに接続されたＰＮＰ型の第１トランジスタＱ１とからなっており、そのトランジスタＱ１のエミッタに出力端子Ｔ１が接続されている。そして、出力端子Ｔ１は帰還抵抗（以下「ゲイン抵抗」という）１５を介して増幅器１１の反転入力端子（−）とフォトダイオード１２のカソードに接続されている。
【０００５】
同様に、第２エミッタフォロワ回路１４はベースが増幅器１１の出力端に接続されエミッタが電流源１８を介して直流電源電圧に接続されコレクタがグランドに接続されたＰＮＰ型の第２トランジスタＱ２とからなっており、そのエミッタに出力端子Ｔ２が接続されている。そして、出力端子Ｔ２はゲイン抵抗１６を介して増幅器１１の反転入力端子（−）とフォトダイオード１２のカソードに接続されている。
【０００６】
ここで、エミッタフォロワ回路１３、１４は、それらの電流源１７、１８のどちらかをＯＮするかでどちらのエミッタフォロワ回路を動作させるかを選択することができる。この場合、ゲイン抵抗１５、１６の値が異なっているので、エミッタフォロワ回路１３を動作させたときと、エミッタフォロワ回路１４を動作させたときとで光電流ＩSCに基づく光出力電圧のゲインは異なるものとなる。因みに、抵抗１５、１６の抵抗値をＲ15、Ｒ16とすると、エミッタフォロワ１３が選択されたときは、出力端子Ｔ１に生じる光出力電圧はＩSC×Ｒ15であり、エミッタフォロワ１４が選択されたときは、出力端子Ｔ２に生じる光出力電圧はＩSC×Ｒ16となる。尚、フォトダイオード１２に光電流が発生していないとき電流源１７又は１８の出力電流はすべてトランジスタＱ１又はＱ２に流れる。
【０００７】
【発明が解決しようとする課題】
ところで、上記従来の回路において、フォトダイオード１２の光電流ＩSCは電流源１７、１８から供給されるが、電流源１７、１８に予め流れている電流（定電流）以上の光電流は供給することはできない。一方、書き込み時に大きな電流を供給する必要があるため、エミッタフォロワ回路１３、１４には供給する最大光電流とエミッタフォロワ回路が動作するための電流の合計電流を常に流しておかなければならない。これは回路規模の増大、例えばトランジスタ数の増大や消費電流の増大を招き好ましくない。
【０００８】
本発明はこのような点に鑑みなされたものであって、回路規模や消費電流の増大を招くことなく所要の電流を供給し得るように工夫した新規且つ有用な受光アンプ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため本発明の受光アンプ回路は、演算増幅器と、前記演算増幅器の第１入力端子に基準電圧を供給する手段と、前記演算増幅器の第２入力端子と所定電位点との間に接続された受光素子と、前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第１電流源を介して直流電源電圧に接続された第１ＰＮＰ型トランジスタと、前記第１ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第２電流源を介して所定電位点に接続された第１ＮＰＮ型トランジスタと、前記第１ＮＰＮ型のトランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された第１帰還抵抗と、前記第１ＮＰＮ型トランジスタのエミッタに接続された第１出力端子とで構成したことを特徴とする。
【００１０】
また、本発明の受光アンプ回路は、演算増幅器と、前記演算増幅器の第１入力端子に基準電圧を供給する手段と、前記演算増幅器の第２入力端子と所定電位点との間に接続された受光素子と、前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第１電流源を介して直流電源電圧に接続されたＰＮＰ型トランジスタと、前記ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第２電流源を介して所定電位点に接続されたＮＰＮ型トランジスタと、前記ＮＰＮ型のトランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された帰還抵抗と、前記ＮＰＮ型トランジスタのエミッタに接続された出力端子と、前記ＰＮＰ型トランジスタのエミッタと前記ＮＰＮ型トランジスタのベースにエミッタが接続されコレクタが所定電位点に接続されていてベースに印加される電圧に応じて前記ＰＮＰ型トランジスタとＮＰＮ型トランジスタを同時ＯＮさせるか、同時ＯＦＦさせるように動作するＰＮＰ型の切換トランジスタとから成る。
【００１２】
【発明の実施の形態】
以下、図面に示す実施形態について説明する。
【００１３】
〈第１実施形態〉
図２は第１実施形態に係る受光アンプ回路を示している。同図において、２１は演算増幅器であり、その非反転入力端子（＋）には抵抗Ｒ１を介して基準電圧Ｖrefが供給され、反転入力端子（−）にはフォトダイオード２２が図示の極性で接続されている。前記増幅器２１の出力端には第１、第２のエミッタフォロワ回路２３、２４が接続されている。
【００１４】
第１エミッタフォロワ回路２３は、電流源２７と、ベースが増幅器２１の出力端に接続されエミッタが電流源２７を介してグランドに接続されコレクタが直流電源電圧ＶCCに接続されたＮＰＮ型の第１トランジスタＱ２１とからなっており、そのエミッタは出力端子Ｔ１に接続されている。そして、出力端子Ｔ１はゲイン抵抗を成す帰還抵抗２５を介して増幅器２１の反転入力端子（−）とフォトダイオード２２のカソードに接続されている。
【００１５】
同様に、第２エミッタフォロワ回路２４は、電流源２８と、ベースが増幅器２１の出力端に接続されエミッタが電流源２８を介してグランドに接続されコレクタが直流電源電圧ＶCCに接続されたＮＰＮ型の第２トランジスタＱ２２とからなっており、そのエミッタが出力端子Ｔ２に接続されている。そして、出力端子Ｔ２はゲイン抵抗を成す帰還抵抗２６を介して増幅器２１の反転端子（−）とフォトダイオード２２のカソードに接続されている。
【００１６】
ここで、エミッタフォロワ回路２３、２４は、それらの電流源２７、２８のどちらかをＯＮするかでどちらのエミッタフォロワ回路を動作させるかを選択することができる。この場合、抵抗２５、２６の値が異なっているので、エミッタフォロワ回路２３を動作させたときと、エミッタフォロワ回路２４を動作させたときとで光電流ＩSCに基づく光出力電圧のゲインは異なるものとなる。
【００１７】
電流源２７をＯＮさせると、トランジスタＱ２１がＯＮし、アンプ回路は増幅器２１の非反転入力端子（＋）と反転入力端子（−）が同一電圧（この場合、Ｖref）となるように動作する。このとき、フォトダイオード２２に光電流ＩSCが発生していなければ、出力端子Ｔ１の電圧はＶrefとなる。フォトダイオード２２に光が当たって光電流ＩSCが発生すると、トランジスタＱ２１を通して直流電源電圧ＶCC側から電流（ＩSCに等しい電流）が流れ、この電流が抵抗２５を通してフォトダイオード２２に流れ込む。
【００１８】
この結果、Ｖref＋Ｒ25×ＩSC なる電圧が出力端子Ｔ１に生じる。このうち、Ｒ25×ＩSCが光出力電圧である。 ここで、Ｒ25は抵抗２５の抵抗値である。エミッタフォロワ回路２４が動作したときも同様にして、出力端子Ｔ２に Ｖref＋Ｒ26×ＩSC なる電圧が現われる。このうち、Ｒ26×ＩSCが光出力電圧である。 ここで、Ｒ26は抵抗２６の抵抗値である。
【００１９】
上述のように、光電流ＩSCはエミッタフォロワ回路２３又は２４から供給される。この場合、エミッタフォロワ回路２３、２４には定常的に電流を流すことなく大きな電流を供給することができる。つまり、光電流はトランジスタＱ２１、Ｑ２２を通して直流電源電圧ＶCC側から供給されるので、定常的に電流を流す電流源２７、２８はそれぞれトランジスタＱ２１、Ｑ２２をＯＮさせる電流が流れているだけでよいのである。そのため回路規模の増大、消費電流の増大を抑制することができる。
【００２０】
〈第２実施形態〉
図３は第２実施形態に係る受光アンプ回路を示している。同図において、３１は演算増幅器であり、その非反転入力端子（＋）には抵抗Ｒ１を介して基準電圧Ｖrefが供給され、反転入力端子（−）にはフォトダイオード３２が図示の極性で接続されている。前記増幅器３１の出力端には第３のエミッタフォロワ回路３９を介して第１のエミッタフォロワ回路３３が接続されている。また、増幅器３１の出力端には第４のエミッタフォロワ回路４０を介して第２のエミッタフォロワ回路３４も接続されている。
【００２１】
第３エミッタフォロワ回路３９は、電流源１０１と、ベースが増幅器３１の出力端に接続されるとともにコレクタがグランドに接続され、エミッタが電流源１０１を介して直流電源電圧ＶCCに接続されたＰＮＰ型トランジスタＱ３３とから成っている。また、第４エミッタフォロワ回路４０は、電流源１０２と、ベースが増幅器３１の出力端に接続されるとともにコレクタがグランドに接続され、エミッタが電流源１０２を介して直流電源電圧ＶCCに接続されたＰＮＰ型トランジスタＱ３４とから成っている。
【００２２】
第１エミッタフォロワ回路３３はベースがＰＮＰ型のトランジスタＱ３３のエミッタに接続されエミッタが電流源３７を介してグランドに接続されコレクタが直流電源電圧ＶCCに接続されたＮＰＮ型のトランジスタＱ３１とからなっており、そのトランジスタＱ３１のエミッタが出力端子Ｔ１に接続されている。そして、出力端子Ｔ１は帰還抵抗３５を介して増幅器１１の反転入力端子（−）とフォトダイオード３２のカソードに接続されている。
【００２３】
同様に、第２エミッタフォロワ回路３４はベースがエミッタフォロワ回路４０のトランジスタＱ３４のエミッタに接続されコレクタが直流電源電圧ＶCCに接続されエミッタが電流源３８を介してグランドに接続されたＮＰＮ型のトランジスタＱ３２とからなっており、そのエミッタが出力端子Ｔ２に接続される。そして、出力端子Ｔ２は帰還抵抗３６を介して増幅器３１の反転入力端子（−）とフォトダイオード３２のカソードに接続されている。ここで、エミッタフォロワ回路３３、３４は、それらの電流源３７、３８のどちらかをＯＮするかでどちらのエミッタフォロワ回路を動作させるかを選択することができる。
【００２４】
同様に、エミッタフォロワ回路３９、４０はそれらの電流源１０１、１０２のどちらかをＯＮするかで、一方のエミッタフォロアのみを動作させるように選択することができる。ただし、エミッタフォロワ回路３３が動作するときはエミッタフォロワ回路３９も動作し、エミッタフォロワ回路３４が動作するときはエミッタフォロワ回路４０も動作するように選択切換えが関連づけられているものとする。
【００２５】
この実施形態において、エミッタフォロワ回路３３、３４は図２に示す実施形態と同一の動作を行なうが、この実施形態のように、ＮＰＮトランジスタを有するエミッタフォロワを直かに増幅器３１の出力端に接続せずにＰＮＰ型トランジスタを有するエミッタフォロワ回路を介して接続することにより図２の実施形態に比べ、リニアの動作電圧範囲（ダイナミックレンジ）を広くとることができるという利点がある。例えば、エミッタフォロワ回路３３では、ＮＰＮトランジスタＱ３１のベース・エミッタ間導通電圧ＶBE31だけ出力電圧の上限が狭くなるが、エミッタフォロワ回路３９のＰＮＰトランジスタＱ３３のベース・エミッタ間導通電圧ＶBE33により前記ＮＰＮトランジスタＱ３１のベース・エミッタ間導通電圧ＶBE31がキャンセルされるので、トータル的にはダイナミックレンジが改善されることになるのである。
【００２６】
上記第２実施形態で、例えばエミッタフォロワ回路３３と３９をＯＮさせたり、ＯＦＦさせたりする場合に、それらの電流源３７、１０１を同時ＯＮさせたり、ＯＦＦさせたりしなければならない。また、エミッタフォロワ回路３４と４０をＯＮさせたり、ＯＦＦさせたりする場合には、それらの電流源３８、１０２を同時ＯＮさせたり、ＯＦＦさせたりしなければならない。
【００２７】
図４に示す第３実施形態では、その切換えを１つのトランジスタＱ４４によって行なう方法を示している。同図において、今、トランジスタＱ３１、Ｑ３３、Ｑ４４の入力電圧をそれぞれＶin31、Ｖin33、Ｖin44とし、トランジスタＱ３３とＱ４４のベース・エミッタ間導通電圧をＶBE33、ＶBE44とする。ここで、
Ｖin44＜（Ｖin33＋ＶBE33−Ｖin44） ・・・（１）
として、トランジスタＱ３３をＯＦＦし、なおかつ、
Ｖin44＜（ＶOUT31＋ＶBE31−ＶBE44） ・・・（２）
【００２８】
としてトランジスタＱ３１をＯＦＦすれば、この帰還ループをＯＦＦできる。逆に、この帰還ループをＯＮさせる場合は、Ｖin44を上記（１）（２）式が成立しないような電圧にしてトランジスタＱ４４をＯＦＦにすればよい。このように、トランジスタＱ４４はトランジスタＱ３１、Ｑ３３のＯＮ、ＯＦＦを切り換えて帰還ループの作動、不作動を切り換える切換トランジスタとしての機能を持つ。
【００２９】
図５〜図８は、いずれも上記トランジスタＱ４４のベース電圧を制御してトランジスタＱ４４をＯＮ／ＯＦＦするための種々の回路例を示す。まず、図５では、
直流電源電圧ＶCCとグランドとの間に電流源５７と抵抗５６を接続し、それらの接続中点（イ）をＰＮＰトランジスタＱ４４のベースに接続している。この回路では、電流源５７の電流を制御することにより（イ）点の電圧（従ってトランジスタＱ４４のベース電圧）を可変し、トランジスタＱ４４のＯＮ、ＯＦＦをコントロールすることができる。
【００３０】
今、電流源５７の出力電流を小さくすると、（イ）点の電圧が低くなり、トランジスタＱ４４がＯＮする。これによって帰還ループが不作動状態となる。逆に、電流源５７の出力電流を大きくすると、（イ）点の電圧が高くなり、トランジスタＱ４がＯＦＦして帰還ループは作動状態となる。
【００３１】
次に、図６は抵抗６６を直流電源電圧ＶCC側に接続し、電流源６７をグランド側に接続した場合の実施形態を示している。この場合でも、抵抗６６と電流源６７との接続中点（イ）の電圧を電流源の電流を制御することにより、トランジスタＱ４４のＯＮ、ＯＦＦをコントロールして帰還ループを不作動状態にしたり、作動状態にしたりすることができる。
【００３２】
図７、図８の実施形態は、図５、図６の電流源５７、６７をそれぞれカレントミラー回路で構成した場合を示している。図７において、７８はカレントミラー回路の出力側のＰＮＰトランジスタであり、そのエミッタが直流電源電圧ＶCCに接続され、コレクタが（イ）点に接続されている。７９はカレントミラー回路の入力側のＰＮＰトランジスタであり、そのエミッタが直流電源電圧ＶCCに接続され、コレクタとベースがトランジスタ７８のベースと駆動電流源７７に接続されている。
【００３３】
図８において、８８はカレントミラー回路の出力側のＮＰＮトランジスタであり、そのエミッタがグランドに接続され、コレクタが（イ）点に接続されている。８９はカレントミラー回路の入力側のＮＰＮトランジスタであり、そのエミッタがグランドに接続され、コレクタとベースがトランジスタ８８のベースと駆動電流源８７に接続されている。
【００３４】
尚、図４〜図８は図３のエミッタフォロワ回路３３、３９の帰還ループについてのみ示しているが、エミッタフォロワ回路３４、４０の帰還ループにおいても図３〜図８と同様な切換え構成を採用してもよいことはいうまでもない。そして、各帰還ループに設けられた切換手段は一方の帰還ループを作動状態とするとき他方の帰還ループを不作動状態になすように関連づけておく。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、光電流はエミッタフォロワ回路のＮＰＮ型トランジスタから与えられるので、エミッタフォロワ回路で定常的に光電流をカバーする電流を流しておくことなく、必要時に大きな光電流を供給できる。これにより回路規模の増大や消費電流の増大を抑制できる。
【図面の簡単な説明】
【図１】従来の受光アンプ回路の構成を示す回路図
【図２】本発明の第１実施形態に係る受光アンプ回路の構成を示す回路図
【図３】本発明の第２実施形態に係る受光アンプ回路の構成を示す回路図
【図４】本発明の第３実施形態に係る受光アンプ回路の構成を示す回路図
【図５】本発明の第４実施形態に係る受光アンプ回路の構成を示す回路図
【図６】本発明の第５実施形態に係る受光アンプ回路の構成を示す回路図
【図７】本発明の第６実施形態に係る受光アンプ回路の構成を示す回路図
【図８】本発明の第７実施形態に係る受光アンプ回路の構成を示す回路図
【符号の説明】
２１ 演算増幅器
２３ エミッタフォロワ回路
２４ エミッタフォロワ回路
２２ フォトダイオード
２５ 帰還抵抗
２６ 帰還抵抗
２７ 電流源
２８ 電流源
３１ 演算増幅器
３２ フォトダイオード
３３ エミッタフォロワ回路
３４ エミッタフォロワ回路
Claims (6)
- 演算増幅器と、
前記演算増幅器の第１入力端子に基準電圧を供給する手段と、
前記演算増幅器の第２入力端子と所定電位点との間に接続された受光素子と、
前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第１電流源を介して直流電源電圧に接続された第１ＰＮＰ型トランジスタと、
前記第１ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第２電流源を介して所定電位点に接続された第１ＮＰＮ型トランジスタと、
前記第１ＮＰＮ型トランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された第１帰還抵抗と、
前記第１ＮＰＮ型トランジスタのエミッタに接続された第１出力端子と、
前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第３電流源を介して直流電源電圧に接続された第２ＰＮＰ型トランジスタと、
前記第２ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第４電流源を介して所定電位点に接続された第２ＮＰＮ型トランジスタと、
前記第２ＮＰＮ型トランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された第２帰還抵抗と、
前記第２ＮＰＮ型トランジスタのエミッタに接続された第２出力端子と、
前記第１、第２電流源をＯＮ、第３、第４電流源をＯＦＦとするか前記第１、第２電流源をＯＦＦ、第３、第４電流源をＯＮとするかを選択切換する手段と、 から成る受光アンプ回路。 - 演算増幅器と、
前記演算増幅器の第１入力端子に基準電圧を供給する手段と、
前記演算増幅器の第２入力端子と所定電位点との間に接続された受光素子と、
前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第１電流源を介して直流電源電圧に接続されたＰＮＰ型トランジスタと、
前記ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第２電流源を介して所定電位点に接続されたＮＰＮ型トランジスタと、
前記ＮＰＮ型トランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された帰還抵抗と、
前記ＮＰＮ型トランジスタのエミッタに接続された出力端子と、
前記ＰＮＰ型トランジスタのエミッタと前記ＮＰＮ型トランジスタのベースにエミッタが接続されコレクタが所定電位点に接続されていてベースに印加される電圧に応じて前記ＰＮＰ型トランジスタとＮＰＮ型トランジスタを同時ＯＮさせるか、同時ＯＦＦさせるように動作するＰＮＰ型の切換トランジスタと、
から成る受光アンプ回路。 - 演算増幅器と、
前記演算増幅器の第１入力端子に基準電圧を供給する手段と、
前記演算増幅器の第２入力端子と所定電位点との間に接続された受光素子と、
前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第１電流源を介して直流電源電圧に接続された第１ＰＮＰ型トランジスタと、
前記第１ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第２電流源を介して所定電位点に接続された第１ＮＰＮ型トランジスタと、
前記第１ＮＰＮ型トランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された第１帰還抵抗と、
前記第１ＮＰＮ型トランジスタのエミッタに接続された第１出力端子と、
前記演算増幅器の出力端にベースが接続されるとともにコレクタが所定電位点に接続されエミッタが第３電流源を介して直流電源電圧に接続された第２ＰＮＰ型トランジスタと、
前記第２ＰＮＰ型トランジスタのエミッタにベースが接続されるとともにコレクタが直流電源電圧に接続されエミッタが第４電流源を介して所定電位点に接続された第２ＮＰＮ型トランジスタと、
前記第２ＮＰＮ型のトランジスタのエミッタに一端が接続され他端が前記演算増幅器の第２入力端子と前記受光素子の接続ノードに接続された第２帰還抵抗と、
前記第２ＮＰＮ型トランジスタのエミッタに接続された第２出力端子と、
前記第１ＰＮＰ型トランジスタのエミッタと前記第１ＮＰＮ型トランジスタのベースにエミッタが接続されコレクタが所定電位点に接続されていてベースに印加される電圧に応じて前記第１ＰＮＰ型トランジスタと第１ＮＰＮ型トランジスタを同時ＯＮさせるか、同時ＯＦＦさせるように動作するＰＮＰ型の第１切換トランジスタと、
前記第２ＰＮＰ型トランジスタのエミッタと前記第２ＮＰＮ型トランジスタのベースにエミッタが接続されコレクタが所定電位点に接続されていてベースに印加される電圧に応じて前記第２ＰＮＰ型トランジスタと第２ＮＰＮ型トランジスタを同時ＯＮさせるか、同時ＯＦＦさせるように動作するＰＮＰ型の第２切換トランジスタと、
から成る受光アンプ回路。 - 前記第１切換トランジスタと第２切換トランジスタは第１ＰＮＰ型トランジスタと第１ＮＰＮ型トランジスタをＯＮするときは第２ＰＮＰ型トランジスタと第２ＮＰＮ型トランジスタをＯＦＦし、第２ＰＮＰ型トランジスタと第２ＮＰＮ型トランジスタをＯＮするときは第１ＰＮＰ型トランジスタと第１ＮＰＮ型トランジスタをＯＦＦするように動作することを特徴とする請求項３に記載の受光アンプ回路。
- 直流電源電圧と所定電位点間に電流源と抵抗の直列回路を備え前記切換トランジスタのベースが前記直列接続回路における電流源と抵抗の接続ノードに接続されていることを特徴とする請求項２〜４のいずれかに記載の受光アンプ回路。
- 前記直列回路における前記電流源はカレントミラー回路で構成されていることを特徴とする請求項５に記載の受光アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308960A JP3916431B2 (ja) | 2001-10-04 | 2001-10-04 | 受光アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308960A JP3916431B2 (ja) | 2001-10-04 | 2001-10-04 | 受光アンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115727A JP2003115727A (ja) | 2003-04-18 |
| JP3916431B2 true JP3916431B2 (ja) | 2007-05-16 |
Family
ID=19128189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001308960A Expired - Fee Related JP3916431B2 (ja) | 2001-10-04 | 2001-10-04 | 受光アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3916431B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619361B1 (ko) * | 2005-01-29 | 2006-09-11 | 삼성전기주식회사 | 멀티 게인을 갖는 ｐｄｉｃ |
| JP2009232409A (ja) * | 2008-03-25 | 2009-10-08 | Nec Electronics Corp | 信号出力回路 |
-
2001
- 2001-10-04 JP JP2001308960A patent/JP3916431B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115727A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US7408141B2 (en) | Light-receiving amplifier circuit and optical pick-up device using the same | |
| JPH10290127A (ja) | 電流／電圧変換ｉｃ及び光電気変換ｉｃ | |
| EP0217431B1 (en) | Amplifier arrangement | |
| US5162751A (en) | Amplifier arrangement | |
| JP3916431B2 (ja) | 受光アンプ回路 | |
| US6903609B2 (en) | Operational amplifier | |
| JP4244913B2 (ja) | 受光増幅回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| EP0155717A1 (en) | Push-pull amplifier | |
| ATE309568T1 (de) | Stromspiegelschaltung | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JP4837585B2 (ja) | 受光回路 | |
| JP2005244864A (ja) | 差動アンプ回路およびそれを備えた光ピックアップ装置 | |
| JP5108559B2 (ja) | バッファ回路とそれを用いた受光回路 | |
| US4509020A (en) | Push-pull amplifier | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPH09252224A (ja) | 電流／電圧変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP3097593B2 (ja) | 半導体装置 | |
| US20090008535A1 (en) | Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same | |
| JP3116595B2 (ja) | 演算増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |