JP2009088581A - 増幅回路及びこれを備える光ピックアップ - Google Patents

Abstract

【課題】ゼロ点調整による位相補償と進み位相補償とを１つのキャパシタで実現し、回路規模を削減可能な増幅回路を提供する。
【解決手段】本発明による増幅回路は、入力信号が供給される差動増幅回路２０と、差動増幅回路２０の出力を受けるソースフォロア回路３０と、ソースフォロア回路３０の出力端と差動増幅回路２０の入力端とを接続する帰還抵抗１６と、差動増幅回路２０の出力端及びソースフォロア回路３０の入力端の間と、帰還抵抗１６と差動増幅回路２０の入力端の間と、に接続されたキャパシタ１７と、を備えることを特徴とする。キャパシタ１７は、ゼロ点調整による位相補償と進み位相補償の両方を実現する。したがって、回路規模の削減が実現される。
【選択図】図１

Description

本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に用いることが好適な増幅回路に関する。また、本発明はこのような増幅回路を備えた光ピックアップに関する。

ＣＤ、ＤＶＤ、ブルーレイディスク等の光ディスクへのデータの記録及び再生を行う光記録再生装置は光ピックアップを備えている。光ピックアップには、光源であるレーザーダイオードや、光ディスクにて反射したレーザービームを受光するフォトダイオードなどが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる。

しかしながら、フォトダイオードの出力信号は極めて微弱であることから、これを外部に出力するためには、増幅回路が必要である。したがって、光ピックアップにはこのような増幅回路（受光アンプ）も搭載されることになる。

この種の増幅回路においては、発振防止のための位相補償が必要となる。位相補償の具体的方法には種々のものがあり、例えば特許文献１にはその一例が示されている。また、図９には別の一例を示している。図９の例における増幅回路１００１は、フォトダイオード１０００の出力信号を増幅するためのものであり、初段アンプ１００３、次段アンプ１００４が従属接続された２段構成のオペアンプ１００２と、帰還抵抗１００６と、を備えている。オペアンプ１００２は、初段アンプ１００３の出力及び次段アンプ１００４の入力とグランドとの間に位相補償用のキャパシタ１００５を備えている。また、帰還抵抗１００６は位相補償用のキャパシタ１００７と並列接続されている。なお、キャパシタ１００５はゼロ点調整により位相補償を行うためのものであり、一方、キャパシタ１００７は進み位相補償を行うためのものである。
特開２０００−３３２５４６号公報

しかしながら、図９に示した位相補償方法では位相補償用のキャパシタが２つ必要になる。これらのキャパシタのために回路規模が大きくなってしまっており、同等の位相補償を維持しつつキャパシタの数を削減することが望まれている。なお、このような問題は、フォトダイオード用の増幅回路のみならず、一般の増幅回路において共通に生じる問題である。

したがって、本発明の目的は、ゼロ点調整による位相補償と進み位相補償とを１つのキャパシタで実現し、回路規模を削減可能な増幅回路を提供することにある。

また、本発明の他の目的は、フォトダイオード用の改良された増幅回路を提供することにある。

また、本発明のさらに他の目的は、このような増幅回路を備える光ピックアップを提供することにある。

上記目的を達成するための本発明にかかる増幅回路は、入力信号が供給される差動増幅回路と、前記差動増幅回路の出力を受けるソースフォロア回路と、前記ソースフォロア回路の出力端と前記差動増幅回路の入力端とを接続する帰還抵抗と、前記差動増幅回路の出力端及び前記ソースフォロア回路の入力端の間と、前記帰還抵抗と前記差動増幅回路の入力端の間と、に接続されたキャパシタと、を備えることを特徴とする。

本発明によれば、ゼロ点調整による位相補償と進み位相補償とを１つの上記キャパシタで実現することが可能となる。したがって、回路規模の削減が実現される。

また、上記増幅回路において、前記帰還抵抗と前記キャパシタの組み合わせを複数備え、前記組み合わせのいずれか少なくとも１つと前記差動増幅回路との接続を解放するスイッチ手段をさらに備える、こととしてもよい。これによれば、帰還抵抗の抵抗値制御によりゲイン可変とした増幅回路においても、ゼロ点調整による位相補償と進み位相補償とを１つの上記キャパシタで実現することが可能となる。また、帰還抵抗の抵抗値制御によりゲイン可変とした従来の増幅回路に比べ、回路規模の削減が実現される。

また、上記増幅回路において、前記入力信号がフォトダイオードの出力信号であることとしてもよい。これによれば、フォトダイオードの出力信号を増幅するための増幅回路において、回路規模の削減を実現できる。

また、本発明にかかる光ピックアップは、レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、前記増幅回路は、入力信号が供給される差動増幅回路と、前記差動増幅回路の出力を受けるソースフォロア回路と、前記ソースフォロア回路の出力端と前記差動増幅回路の入力端とを接続する帰還抵抗と、前記差動増幅回路の出力端及び前記ソースフォロア回路の入力端の間と、前記帰還抵抗と前記差動増幅回路の入力端の間と、に接続されたキャパシタと、を備える、ことを特徴とする。これによれば、光ピックアップ内の増幅回路において、回路規模の削減を実現できる。

このように、本発明によれば、ゼロ点調整による位相補償と進み位相補償とを１つの上記キャパシタで実現することが可能となる。したがって、増幅回路の回路規模の削減が実現される。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

［実施形態１］
図１は、本発明の実施形態１にかかる増幅回路１ａ及びフォトダイオード２の基本構成を示す回路図である。

図１に示すように、増幅回路１ａはオペアンプ１０を備えて構成される。このオペアンプ１０は差動増幅回路２０及びソースフォロア回路３０からなり、これらが従属接続された構成を有している。差動増幅回路２０の反転入力端子（−）にはフォトダイオード２が接続され、差動増幅回路２０の非反転入力端子（＋）には基準電圧源１４が接続されている。また、増幅回路１ａは、ソースフォロア回路３０の出力端と差動増幅回路２０の反転入力端子（−）とを接続する帰還回路を備えている。この帰還回路は抵抗１６（帰還抵抗）を含んで構成される。これらの構成により、増幅回路１ａは所謂反転増幅回路を構成している。キャパシタ１７については後述する。

一方、フォトダイオード２は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード２はＰＮダイオード、逆バイアス電源、抵抗を含んで構成され、ＰＮダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値（バイアス電圧）を基準として上下に変動し、フォトダイオード２の出力Ｖｉｎとなる。以下では、このバイアス電圧は１．６５Ｖであるとする。

フォトダイオード２の出力Ｖｉｎはまず差動増幅回路２０に供給され、さらに差動増幅回路２０の出力がソースフォロア回路３０に供給される。これらの構成により、増幅回路１ａは、フォトダイオード２の出力Ｖｉｎを増幅して出力する。その結果、増幅回路１ａの出力Ｖｏｕｔには、受光したレーザービームの強度に応じた出力が得られる。

図２は、本実施形態による増幅回路１ａをより詳細に示す回路図である。

図２に示すように、差動増幅回路２０は、カレントミラー接続されたＰチャンネルＭＯＳトランジスタ２１，２２と、トランジスタ２１，２２にそれぞれ直列接続されたＮチャンネルＭＯＳトランジスタ２３，２４と、トランジスタ２３，２４のソースに接続された定電流源２５によって構成されている。トランジスタ２３のゲートはフォトダイオード２に接続され、トランジスタ２４のゲートは基準電圧源１４に接続されている。基準電圧源１４はフォトダイオード２のバイアス電圧と同値の電圧（ここでは１．６５Ｖ。）を発生する。差動増幅回路２０の出力は、トランジスタ２１とトランジスタ２３の接続点から取り出される。

ソースフォロア回路３０は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１と、トランジスタ３１のソースに接続された定電流源３２によって構成されている。ソースフォロア回路３０の出力は、トランジスタ３１のソースから取り出され、増幅回路１ａの出力Ｖｏｕｔとなる。トランジスタ３１は、いわゆるデプレッション型のＭＯＳトランジスタである。すなわち、トランジスタ３１のしきい値電圧Ｖｔｈはゼロ又はマイナス値である。

なお、トランジスタ２１，２２の各ソース，及びトランジスタ３１のドレインには電源電圧Ｖｄｄが供給されている。

ここで、増幅回路１ａの電圧増幅度は、抵抗１６の抵抗値とフォトダイオード２の内部抵抗値の調節により、適宜設定される。ただし、フォトダイオード２の出力電圧がバイアス電圧の電圧値１．６５Ｖである場合、電圧増幅度にかかわらず、ソースフォロア回路３０の出力電圧（トランジスタ３１のソース電圧）は約１．６５Ｖ程度となる。

トランジスタ３１のしきい値電圧をＶｔｈとすると、トランジスタ３１のゲート電圧は、Ｖｏｕｔ＋Ｖｔｈで与えられるが、本実施形態においてはトランジスタ３１がデプレッション型であるため、Ｖｔｈ≦０である。したがって、トランジスタ３１のゲート電圧は、ソース電圧とほぼ同じか、寧ろこれよりも低くなる。例えば、しきい値電圧Ｖｔｈがほぼ０Ｖであるとすると、トランジスタ３１のゲート電圧は出力Ｖｏｕｔの電圧とほぼ一致することになる。その結果、例えば出力Ｖｏｕｔの電圧が約１．６５Ｖであるとすれば、トランジスタ３１のゲート電圧も約１．６５Ｖとなる。

これにより、カレントミラー回路を構成するトランジスタ２１，２２のソースドレイン間電圧が、トランジスタ３１としてエンハンスメント型のトランジスタを用いる場合に比べて拡大される。つまり、トランジスタ３１としてエンハンスメント型のトランジスタを用いると、トランジスタ３１のゲート電圧は出力Ｖｏｕｔの電圧よりもしきい値電圧分高くなり、その結果、トランジスタ２１，２２のソースドレイン間電圧が低下し、ダイナミックレンジが狭くなる。このため、ダイナミックレンジを十分に確保するためには、上述したように、電源電圧Ｖｄｄを高くする必要が生じる。

これに対し、本実施形態では、トランジスタ３１としてデプレッション型のトランジスタを用いていることから、電源電圧Ｖｄｄが比較的低くてもダイナミックレンジを十分に確保することが可能となる。例えば、電源電圧Ｖｄｄが３．３Ｖであるとすると、トランジスタ２１，２２のソースドレイン間電圧の振幅の最大値（差動増幅回路２０が出力し得る信号の振幅の最大値）は約１．６５Ｖ（＝３．３Ｖ−１．６５Ｖ（フォトダイオード２のバイアス電圧の電圧値））となり、十分な振幅が確保される。なお、この場合における増幅回路１ａのダイナミックレンジの上限値は３．３Ｖとなる。

なお、本実施形態ではトランジスタ３１としてデプレッション型のＭＯＳトランジスタを用いているが、エンハンスメント型のＭＯＳトランジスタをトランジスタ３１として用いることも可能である。

さて、図２にも示すように、増幅回路１ａは、差動増幅回路２０の出力端及びソースフォロア回路３０の入力端の間と、抵抗１６と差動増幅回路２０の入力端の間と、に接続されたキャパシタ１７を備えている。キャパシタ１７はゼロ点調整による位相補償と進み位相補償とを実現するためのものであり、図９に示したキャパシタ１００５の役割とキャパシタ１００７の役割の両方を果たしている。

図３は、増幅回路１ａ（図２）及び増幅回路１００１（図９）のボード線図である。同図において、実線（ａ）は増幅回路１ａの周波数対振幅特性を、点線（ｂ）は増幅回路１００１の周波数対振幅特性を、実線（ｃ）は増幅回路１ａの周波数対位相特性を、点線（ｄ）は増幅回路１００１の周波数対位相特性を、それぞれ示している。なお、図３のボード線図では、横軸（周波数軸）を対数軸としている。

実線（ａ）と点線（ｂ）、実線（ｃ）と点線（ｄ）をそれぞれ比較すると分かるように、増幅回路１ａは、位相補償用のキャパシタの数が１つ少ないにも関わらず、増幅回路１００１と同等の特性を示している。

なお、キャパシタ１７の最適な容量Ｃ_ｆｂは、式（１）で表される。ここで、Ｒ_ｆｂは抵抗１６の抵抗値、Ｃ_Ｔはフォトダイオードの容量、ωはピーク周波数である。

以上説明したように、本実施形態にかかる増幅回路１ａによれば、キャパシタ１７を用いたことにより、ゼロ点調整による位相補償と進み位相補償とをキャパシタで実現することが可能となる。したがって、増幅回路１００１のように２つのキャパシタを用いる必要がなくなり、増幅回路の回路規模の削減が実現される。

［実施形態２］
式（１）において示したように、キャパシタ１７の最適な容量は抵抗１６の抵抗値によって決まる。また、上述したように、抵抗１６の抵抗値の調節により、増幅回路１ａの電圧増幅度を調節可能である。実施形態２では、予め回路内に抵抗１６とキャパシタ１７の組み合わせを複数備え、これらを切り替え可能とすることにより、電圧増幅度を切り替えることができるようにするとともに、抵抗１６の抵抗値に応じた容量のキャパシタ１７を利用可能とした増幅回路１ｂについて説明する。

図４は、本実施形態による増幅回路１ｂの詳細構成図である。同図において、図２と同一である構成要素には、図２と同一の符号を付している。

図４に示すように、増幅回路１ｂは、抵抗１６とキャパシタ１７の組み合わせを２つ備えている。すなわち、抵抗１６−１とキャパシタ１７−１の組み合わせと、抵抗１６−２とキャパシタ１７−２の組み合わせと、を備えている。

抵抗１６−１は、ソースフォロア回路３０の出力端と差動増幅回路２０の反転入力端子（−）とを接続する。抵抗１６−２は、ソースフォロア回路３０の出力端及び抵抗１６−１の間と、差動増幅回路２０の反転入力端子（−）及び抵抗１６−１の間と、に接続されている。なお、以下では、抵抗１６−１から差動増幅回路２０の反転入力端子（−）に至る回路と、抵抗１６−２から差動増幅回路２０の反転入力端子（−）に至る回路との接続点を接続点Ａと称する。

キャパシタ１７−１は、差動増幅回路２０の出力端及びソースフォロア回路３０の入力端の間と、抵抗１６−１と差動増幅回路２０の入力端の間の回路上の接続点Ａより抵抗１６−１側と、に接続されている。なお、以下では、抵抗１６−１から接続点Ａに至る回路と、キャパシタ１７−１から接続点Ａに至る回路の接続点を接続点Ｂ１と称する。

同様に、キャパシタ１７−２は、差動増幅回路２０の出力端及びソースフォロア回路３０の入力端の間と、抵抗１６−２と差動増幅回路２０の入力端の間の回路上の接続点Ａより抵抗１６−１側と、に接続されている。なお、以下では、抵抗１６−２から接続点Ａに至る回路と、キャパシタ１７−２から接続点Ａに至る回路の接続点を接続点Ｂ２と称する。

さらに、増幅回路１ｂは、上記組み合わせのいずれか少なくとも１つと差動増幅回路２０との接続を解放するスイッチ手段を備えている。このスイッチ手段はスイッチ１８−１及びスイッチ１８−２により構成され、スイッチ１８−１は接続点Ａと接続点Ｂ１の間に、スイッチ１８−２は接続点Ａと接続点Ｂ２の間に、それぞれ設けられている。

キャパシタ１７−１の容量Ｃ_ｆｂ１及びキャパシタ１７−２の容量Ｃ_ｆｂ２は、それぞれ式（２）及び式（３）で表される。ここで、Ｒ_ｆｂ１及びＲ_ｆｂ２は、それぞれ抵抗１６−１及び抵抗１６−２の抵抗値である。

式（２）及び式（３）はそれぞれ、式（１）において、抵抗値Ｒ_ｆｂを抵抗値Ｒ_ｆｂ１及びＲ_ｆｂ２で置き換えたものとなっている。このため、容量Ｃ_ｆｂ１及び容量Ｃ_ｆｂ２はそれぞれ、抵抗値Ｒ_ｆｂ１及び抵抗値Ｒ_ｆｂ２に対する最適値となっている。

スイッチ手段は、外部信号によって制御される。具体的には、外部からロー信号が入力されたときに、スイッチ１８−１がオン、スイッチ１８−２がオフとなる。このとき、抵抗１６−１が帰還抵抗となり、キャパシタ１７−１が位相補償を行う。一方、ハイ信号が入力されたときには、スイッチ１８−１がオフ、スイッチ１８−２がオンとなる。このとき、抵抗１６−２が帰還抵抗となり、キャパシタ１７−２が位相補償を行う。このように、増幅回路１ｂでは、外部信号によって帰還抵抗が切り替わることによって電圧増幅度を切り替えることができるようにされている。また、併せて位相補償用のキャパシタも切り替わるようにしているので、帰還抵抗の抵抗値に応じた容量の位相補償用キャパシタを利用することが可能となっている。

［実施形態３］
増幅回路１ａや増幅回路１ｂは、フォトダイオード２と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードＩＣ（ＰＤＩＣ）と呼ばれる。本実施形態では、このＰＤＩＣを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明する。

まず、図５は、光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣ１００の外観例を示す図である。同図に示すＰＤＩＣ１００は、光記録再生装置の中でも特にＣＤ(Compact Disc)／ＤＶＤ／ＢＤ(Blu-ray Disc(登録商標))コンパチブルレコーダーに用いられるものであり、２０個のフォトダイオード（Ａ，Ｂ，Ｃ，Ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ａ，ｂ，ｃ，ｄ，ｅ１，ｅ２，ｆ１，ｆ２）を備えている。各フォトダイオードは、それぞれ受光部Ｒ−１〜６のいずれかに配置されている。

受光部Ｒ−１〜３はＢＤ／ＤＶＤ記録再生用に用いられるものである。受光部Ｒ−１は４つのフォトダイオードＡ，Ｂ，Ｃ，Ｄにより構成され、ＢＤ又はＤＶＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−２は４つのフォトダイオードＥ１，Ｅ２，Ｅ３，Ｅ４により構成され、ＢＤ又はＤＶＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−３は４つのフォトダイオードＦ１，Ｆ２，Ｆ３，Ｆ４により構成され、ＢＤ又はＤＶＤで反射したサブビームＳＢ２を受光する。

受光部Ｒ−４〜６はＣＤ記録再生用に用いられるものである。受光部Ｒ−４は４つのフォトダイオードａ，ｂ，ｃ，ｄにより構成され、ＣＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−５は２つのフォトダイオードｅ１，ｅ２により構成され、ＣＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−６は２つのフォトダイオードｆ１，ｆ２により構成され、ＣＤで反射したサブビームＳＢ２を受光する。

図６及び図７は、増幅回路１ｂを含む上記ＰＤＩＣ１００の内部回路構成を示す図である。なお、図６及び図７は、２つの図で１つのＰＤＯＣ１００の内部回路構成を示しており、実際には図６の下部と図７の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードＡ及びフォトダイオードａに着目して説明を行うこととする。

図６に示す回路４０は、フォトダイオードＡ及びフォトダイオードａの他、オペアンプ１０、抵抗１６−１、抵抗１６−２、キャパシタ１７−１、キャパシタ１７−２、スイッチ１８−１、スイッチ１８−２、スイッチ４１、リミッタ回路４２を含んで構成される。オペアンプ１０、抵抗１６−１、抵抗１６−２、キャパシタ１７−１、キャパシタ１７−２、スイッチ１８−１、スイッチ１８−２は実施形態２で説明したものであり、実施形態２にかかる増幅回路１ｂを構成している。

オペアンプ１０の反転入力端子（−）には、外部からの制御に応じたスイッチ４１の動作により、記録再生対象メディアがＢＤ又はＤＶＤである場合にフォトダイオードＡが接続され、記録再生対象メディアがＣＤである場合にフォトダイオードａが接続される。一方、オペアンプ１０の非反転入力端子（＋）には、所定電圧の電源Ｖｓが接続される。オペアンプ１０及び抵抗１６を含んで構成される増幅回路１ｂは、フォトダイオードの出力信号に増幅処理を施す。

スイッチ１８−１及びスイッチ１８−２のオンオフはゲイン制御部５０により制御される。ゲイン制御部５０は、外部からの指示に従ってハイ信号又はロー信号を生成することにより各スイッチ１８を制御する。

リミッタ回路４２は、オペアンプ１０から出力された信号の振幅が所定の最大値を超えている場合、超えた分の振幅をクリップして、後段に出力する。

リミッタ回路４２の出力信号は、端子ＶＡ／Ｖａから出力されるとともに、合成回路６０にも入力される。端子ＶＡ／Ｖａからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。

合成回路６０には、上記リミッタ回路４２の出力信号の他、フォトダイオードＢ，Ｃ，Ｄ又はフォトダイオードｂ，ｃ，ｄからも同様にリミッタ回路の出力信号が入力される。これらの各出力信号は合成され、端子ＶＲＦＰ及び端子ＶＲＦＮから出力される。なお、端子ＶＲＦＰ及び端子ＶＲＦＮの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。

次に、図８は、上記ＰＤＩＣ１００を備える光ピックアップ１０１の構成を示す模式図である。

図８に示すように、光ピックアップ１０１は、レーザ光源１０２と、レーザ光源１０２からのレーザービームを複数に分割する回折格子１０３と、回折格子１０３から出射されたレーザービームを平行光にするコリメートレンズ１０４と、平行光とされたレーザービームを光ディスク２００側へ導くミラー１０５と、ミラー１０５で反射されたレーザービームを円偏光に変換して対物レンズ１０６に入射する１／４波長板１１０と、１／４波長板１１０から入射されたレーザービームをディスク面に収束させる対物レンズ１０６と、光ディスク２００により反射されミラー１０５でさらに反射された光をＰＤＩＣ１００側へ導くビームスプリッタ１０７と、ビームスプリッタ１０７からの反射光を収束させるアナモフィックレンズ１０８と、アナモフィックレンズ１０８によって収束された反射光を受光するＰＤＩＣ１００とを備えている。ＰＤＩＣ１００は、上述したように２０個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。

なお、光ディスク２００に対する対物レンズ１０６の位置は、対物レンズ駆動装置１０９によって高精度に制御される。詳細には、対物レンズ１０６をフォーカス方向へ駆動することにより、光ディスク２００の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク２００のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ１０６をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、上記実施形態では、本発明による増幅回路をＰＤＩＣに適用した場合を例に説明したが、本発明の適用範囲がこれに限定されるものではない。

また、差動増幅回路の構成についても図２及び図４に示した構成に限定されず、これとは異なる回路構成を有していても構わない。

本発明の実施形態１にかかる増幅回路の基本構成を示す回路図である。 本発明の実施形態１にかかる増幅回路をより詳細に示す回路図である。 （ａ）（ｃ）は本発明の実施形態１にかかる増幅回路のボード線図である。（ｂ）（ｄ）は背景技術にかかる増幅回路のボード線図である。 本発明の実施形態２にかかる増幅回路を詳細に示す回路図である。 本発明の実施形態３にかかるＰＤＩＣの外観例を示す図である。 本発明の実施形態３にかかるＰＤＩＣの内部回路構成を示す図である。 本発明の実施形態３にかかるＰＤＩＣの内部回路構成を示す図である。 本発明の実施形態３にかかるＰＤＩＣを備える光ピックアップの構成を示す模式図である。 本発明の背景技術にかかる増幅回路の基本構成を示す回路図である。

符号の説明

１ａ，１ｂ 増幅回路
２，Ａ，Ｂ，Ｃ，Ｄ，ａ，ｂ，ｃ，ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ｅ１，ｅ２，ｆ１，ｆ２ フォトダイオード
１０ オペアンプ
１４ 基準電圧源
１６ 抵抗
１７ キャパシタ
１８，４１ スイッチ
２０ 差動増幅回路
２１，２２ ＰチャンネルＭＯＳトランジスタ
２３，２４ ＮチャンネルＭＯＳトランジスタ
３１ デプレッション型トランジスタ
２５，３２ 定電流源
３０ ソースフォロア回路
４０ 回路
４２ リミッタ回路
５０ ゲイン制御部
６０ 合成回路
１０１ 光ピックアップ
１０２ レーザ光源
１０３ 回折格子
１０４ コリメートレンズ
１０５ ミラー
１０６ 対物レンズ
１０７ ビームスプリッタ
１０８ アナモフィックレンズ
１０９ 対物レンズ駆動装置
１１０ １／４波長板
２００ 光ディスク

Claims (4)

1. 入力信号が供給される差動増幅回路と、
   前記差動増幅回路の出力を受けるソースフォロア回路と、
   前記ソースフォロア回路の出力端と前記差動増幅回路の入力端とを接続する帰還抵抗と、
   前記差動増幅回路の出力端及び前記ソースフォロア回路の入力端の間と、前記帰還抵抗と前記差動増幅回路の入力端の間と、に接続されたキャパシタと、
   を備えることを特徴とする増幅回路。
2. 前記帰還抵抗と前記キャパシタの組み合わせを複数備え、
   前記組み合わせのいずれか少なくとも１つと前記差動増幅回路との接続を解放するスイッチ手段をさらに備える、
   ことを特徴とする請求項１に記載の増幅回路。
3. 前記入力信号がフォトダイオードの出力信号であることを特徴とする請求項１又は２に記載の増幅回路。
4. レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、
   前記増幅回路は、
   入力信号が供給される差動増幅回路と、
   前記差動増幅回路の出力を受けるソースフォロア回路と、
   前記ソースフォロア回路の出力端と前記差動増幅回路の入力端とを接続する帰還抵抗と、
   前記差動増幅回路の出力端及び前記ソースフォロア回路の入力端の間と、前記帰還抵抗と前記差動増幅回路の入力端の間と、に接続されたキャパシタと、
   を備える、
   ことを特徴とする光ピックアップ。

Images