JP5110017B2 - 増幅回路及びこれを備える光ピックアップ - Google Patents

Description

本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に好適な増幅回路及びこれを備える光ピックアップに関する。

ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク（Blu-ray Disc）（登録商標）等の光ディスクへのデータの記録および再生を行う光記録再生装置は、光ピックアップを備える。光ピックアップには、光源であるレーザーダイオード（Laser Diode）や、光ディスクが反射したレーザービームを受光するフォトダイオード（Photo Diode）などが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる（たとえば、特許文献１参照）。

フォトダイオードの出力信号は極めて微弱であることから、これを外部に出力するためには、増幅回路が必要である。したがって、光ピックアップにはこのような増幅回路（受光アンプ）も搭載されることになる。

特開２０００−３３２５４６号公報

増幅回路の電圧増幅率（利得）は、帰還回路の抵抗値によって変化する。そこで、増幅回路に抵抗値が異なる複数の帰還回路を設け、これらのうちのいずれかを選択するように構成しておけば、単一の増幅回路により複数の電圧増幅率を実現できる。増幅回路から出力される電流の経路には、位相補償用のキャパシタを設ける。

このようなタイプの増幅回路として、一般的に考え得る構成を図１２に示す。オペアンプ１００３の内部では、差動増幅回路１００４とソースフォロア回路１００６が縦続接続されている。増幅回路１００１の電圧増幅率は、帰還回路１０４０Ａ、１０４０Ｂの抵抗値と、フォトダイオード１０００の内部抵抗の抵抗値によって決まる。帰還回路１０４０Ａ、１０４０Ｂは、スイッチＳＡ１、ＳＢ１のオン・オフによりいずれか一方が選択される。帰還回路１０４０Ａ、１０４０Ｂのそれぞれに対応して、位相補償用のキャパシタＣＡ、ＣＢを設ける。位相補償用のキャパシタＣＡ、ＣＢは、差動増幅回路１００４からソースフォロア回路１００６に至る経路に接続される。キャパシタＣＡは帰還回路１０４０Ａが選択されたときの位相補償に好適な静電容量のキャパシタであり、キャパシタＣＢは帰還回路１０４０Ｂに対応した静電容量のキャパシタである。増幅回路１００１において、差動増幅回路１００４からキャパシタＣＡ、ＣＢへの導通はスイッチＳＡ２、ＳＢ２により制御される。帰還回路１０４０Ａが選択されるときには、スイッチＳＡ２のオンによりキャパシタＣＡへの経路が導通し、スイッチＳＢ２のオフによりキャパシタＣＢへの経路は遮断される。帰還回路１０４０Ｂが選択されるときはその逆である。

設計上、帰還回路１０４０Ａを使用するときにはキャパシタＣＡのみが位相補償を担当し、キャパシタＣＢは増幅回路１００１の特性に影響しない。しかし、差動増幅回路１００４の出力電流の一部は、オフとなっているはずのスイッチＳＢ２を介して、グラウンドやキャパシタＣＢに漏れている可能性がある。これは、スイッチＳＢ２が内包する浮遊容量のためである。通常、スイッチＳＢ２の浮遊容量は無視できるほど小さいが、出力電流の周波数が高くなったり、あるいは、出力電流自体が大きくなると、こういった浮遊容量の影響が顕在化してくる。このように図１２に示す増幅回路１００１では、スイッチＳＡ２やＳＢ２が内包する浮遊容量により、応答速度などの面において増幅回路としての特性が劣化している可能性がある。

本発明の主たる目的は、増幅回路、特に、光ピックアップに用いられる増幅回路の特性を改善するための技術、特に、スイッチの浮遊容量に起因する特性の劣化を抑制するための技術、を提供することにある。

本発明は、増幅回路に関する。この増幅回路は、一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタと、第１の入力トランジスタに動作電流を供給する複数の第１の電流供給回路と、を含み、複数の第１の電流供給回路と第１の入力トランジスタとのそれぞれの接続点から出力信号が取り出される差動増幅回路を備える。また、この増幅回路は、複数の第１の電流供給回路のいずれかを活性化させ、出力信号が取り出されるべき接続点を選択するための第１のスイッチと、第１のスイッチにより選択された接続点から取り出される出力信号の位相補償のために、複数の接続点それぞれに接続される複数のキャパシタと、複数の接続点から、出力信号をそれぞれ受ける複数のソースフォロア回路と、複数のソースフォロア回路それぞれの出力端と、入力信号が入力される側の入力トランジスタとの間に設けられた複数の帰還回路と、複数の帰還回路のいずれかを選択するための第２のスイッチと、を備える。第１及び第２のスイッチは、互いに連動するスイッチである。

本発明によれば、第２のスイッチにより帰還回路を選択するとき、第２のスイッチと連動する第１のスイッチにより差動増幅回路から出力される電流(以下、「差動出力電流」とよぶ）が流れる経路も変化する。第２のスイッチにより１以上の帰還回路を選択することにより、帰還回路全体としてのインピーダンスも変化するが、これにあわせて位相補償のためのキャパシタを切り換えることができる。第１のスイッチにより、差動増幅電流の出力経路とその出力経路に接続される位相補償用のキャパシタが選択されるため、差動出力電流が無関係な位相補償用のキャパシタに流れ込んでしまうのを抑制しやすくなる。これにより、応答速度や位相特性、周波数帯域といった増幅回路の特性(以下、まとめて「増幅特性」とよぶ）を向上させやすくなる。

複数の帰還回路は、互いにインピーダンスが異なる回路であり、複数のキャパシタは、複数の帰還回路の電圧増幅特性に対応した互いに異なる静電容量のキャパシタであってもよい。

本発明によれば、複数種類の電圧増幅率に対応した位相補償を実現しやすくなる。

複数のキャパシタのいずれかを選択するための第３のスイッチを更に備え、第３のスイッチは、第１及び第２のスイッチと連動するスイッチであってもよい。

いずれかの帰還回路が選択されたとき、その帰還回路に対応するキャパシタへの経路だけを導通させ、それ以外のキャパシタへの経路を遮断することにより、無関係なキャパシタへ電流が流れ込むのをいっそう抑制しやすくなる。

差動増幅回路は、第２の入力トランジスタに動作電流を供給する第２の電流供給回路を更に含み、第２の電流供給回路はカレントミラー回路の入力側を構成し、第１のスイッチにより活性化された第１の電流供給回路はこのカレントミラー回路の出力側を構成してもよい。

本発明によれば、第１のスイッチによりカレントミラー回路を構成すべき第１の電流供給回路を選択できるので、差動増幅回路における電流供給経路と差動出力電流の出力経路を簡易に制御しやすくなる。

この増幅回路は、第１の入力トランジスタから複数の第１の電流供給回路に至る経路それぞれに間挿され、所定のバイアス電圧が印加されたときに経路を導通させる複数の第４のトランジスタと、バイアス電圧の第４のトランジスタへの印加を制御するための第４のスイッチと、を更に備えてもよい。第４のスイッチは、第１のスイッチにより活性化される第１の電流供給回路から第１の入力トランジスタに至る経路上にある第４のトランジスタにバイアス電圧を印加するように第１のスイッチと連動するスイッチであってもよい。

本発明によれば、入力信号を増幅するための動作電流の供給経路を第４のスイッチにより制御できる。したがって、差動増幅回路における電流供給経路と差動出力電流の出力経路をいっそう確実に制御しやすくなる。

入力信号はフォトダイオードの出力信号であってもよい。このような態様によれば、フォトダイオードの出力信号を増幅するための増幅回路の応答特性を向上させやすくなる。

本発明における増幅回路は、一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタが共通化され、出力信号を複数の出力経路のいずれかから出力する差動増幅回路と、出力信号が取り出されるべき出力経路を選択するための第１のスイッチと、複数の出力経路それぞれに設けられ、出力信号の位相を補償する複数のキャパシタと、複数の出力経路それぞれに設けられ、出力信号を受ける複数のソースフォロア回路と、複数のソースフォロア回路それぞれに設けられ、各ソースフォロア回路の出力端から差動増幅回路の入力端を接続する複数の帰還経路と、複数の帰還回路のいずれかを選択するための第２のスイッチと、を備え、第１及び第２のスイッチは、互いに連動するスイッチであってもよい。

この場合も、帰還回路の選択と連動して、差動出力電流の出力経路や位相補償のためのキャパシタが切り換わる。差動出力電流が無関係な位相補償用のキャパシタに流れ込んでしまうのを抑制しやすくなり、増幅特性を向上させやすくなる。

本発明における光ピックアップは、レーザービームを受光するフォトダイオードと、フォトダイオードの出力信号を増幅する増幅回路を備える。増幅回路は、一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタと、第１の入力トランジスタに動作電流を供給する複数の第１の電流供給回路と、を含み、複数の第１の電流供給回路と第１の入力トランジスタとのそれぞれの接続点から出力信号が取り出される差動増幅回路と、複数の第１の電流供給回路のいずれかを活性化させ、出力信号が取り出されるべき接続点を選択するための第１のスイッチと、第１のスイッチにより選択された接続点から取り出される出力信号の位相補償のために、複数の接続点それぞれと接続される複数のキャパシタと、複数の接続点から、出力信号をそれぞれ受ける複数のソースフォロア回路と、複数のソースフォロア回路それぞれの出力端と、第１及び第２の入力トランジスタのうち入力信号が入力される側の入力トランジスタとの間に設けられた複数の帰還回路と、複数の帰還回路のいずれかを選択するための第２のスイッチと、を備えてもよい。第１及び第２のスイッチは、互いに連動するスイッチであってもよい。

本発明によれば、光ピックアップ内の増幅回路の応答特性を向上させやすくなる。

本発明によれば、スイッチの浮遊容量による影響を抑制することにより、増幅回路、特に、光ピックアップに用いられる増幅回路の特性を改善する上で効果がある。

第１の実施形態にかかる増幅回路の回路図である。 ＮチャンネルＭＯＳトランジスタの具体的な構成を示す図である。 一方の帰還回路を選択したときの増幅回路における電流の経路を示す模式図である。 他方の帰還回路を選択したときの増幅回路における電流の経路を示す模式図である。 光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣの外観例を示す図である。 図１の増幅回路を含むＰＤＩＣの内部回路構成を示す第１の図である。 図１の増幅回路を含むＰＤＩＣの内部回路構成を示す第２の図である。 図６、図７のＰＤＩＣを備える光ピックアップの構成を示す模式図である。 増幅回路の電流電圧変換ゲインについてのボード線図である。 増幅回路の利得についてのボード線図である。 増幅回路の位相についてのボード線図である。 増幅回路とフォトダイオードの一般的に考えられる構成を示す図である。

以下、添付の図面を参照しながら、本発明の好ましい実施の形態について説明する。

［実施形態１］
図１は、第１の実施形態にかかる増幅回路１の回路図である。ここでは増幅回路１の構成を中心として説明し、動作の詳細については図３、図４に関連して後述する。増幅回路１は、帰還回路４０−１、４０−２（以下、まとめていうときには、単に「帰還回路４０」とよぶ。）により、電圧増幅率を変更可能に形成された増幅回路として想定したものである。

増幅回路１は差動増幅回路２０、ソースフォロア回路３０−１、３０−２（以下、まとめていうときには、単に「ソースフォロア回路３０」とよぶ）および位相補償ブロック３００−１、３００−２（以下、まとめていうときには、単に「位相補償ブロック３００」とよぶ）を含む。差動増幅回路２０とソースフォロア回路３０は、１対多の関係にあり、縦続接続される。以下、差動増幅回路２０からソースフォロア回路３０に出力される電流を「差動出力電流」、ソースフォロア回路３０から出力される電流を、単に、「出力電流」とよぶ。差動増幅回路２０の反転入力端子（−）にはフォトダイオード２が接続され、差動増幅回路２０の非反転入力端子（＋）には基準電圧源１４が接続される。差動増幅回路２０とソースフォロア回路３０−１の中間点Ｑ１には位相補償ブロック３００−１が接続され、差動増幅回路２０とソースフォロア回路３０−２の中間点Ｑ２には位相補償ブロック３００−２が接続される。

ソースフォロア回路３０−１の出力端Ｅ１と差動増幅回路２０の反転入力端子（−）との間には帰還回路４０−１、ソースフォロア回路３０−２の出力端Ｅ２と差動増幅回路２０の反転入力端子（−）との間には帰還回路４０−２が接続される。

帰還回路４０−１は、抵抗１６−１−１（帰還抵抗）とキャパシタ１７−１−１、スイッチ１８−１−１を含む。帰還回路４０−２は、抵抗１６−２−１とキャパシタ１７−２−１、スイッチ１８−２−１を含む。以下、抵抗１６−１−１、１６−２−１等をまとめていうときには、単に「抵抗１６」とよぶ。キャパシタ１７、スイッチ１８についても同様である。これらの構成により、増幅回路１はいわゆる反転増幅回路を構成している。

差動増幅回路２０は、ＰチャンネルＭＯＳトランジスタ２１−１、２１−２（以下、まとめていうときには、単に、「ＰチャンネルＭＯＳトランジスタ２１」とよぶ）、ＰチャンネルＭＯＳトランジスタ２２、ＮチャンネルＭＯＳトランジスタ２７−１、２７−２（以下、まとめていうときには、単に、「ＮチャンネルＭＯＳトランジスタ２７」とよぶ）、ＮチャンネルＭＯＳトランジスタ２６、ＮチャンネルＭＯＳトランジスタ２３、ＮチャンネルＭＯＳトランジスタ２４を含む。

ＮチャンネルＭＯＳトランジスタ２３は差動増幅回路２０の反転入力端子（−）となる入力用のトランジスタ、ＮチャンネルＭＯＳトランジスタ２４は差動増幅回路２０の非反転入力端子（＋）となる入力用のトランジスタである。ＮチャンネルＭＯＳトランジスタ２４のゲートには、基準電圧源１４から基準信号としてのバイアス電圧が印加される。

フォトダイオード２は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード２はＰＮダイオード、逆バイアス電源、抵抗を含んで構成され、ＰＮダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値（バイアス電圧）を基準として上下に変動し、フォトダイオード２の出力Ｖｉｎとなる。以下では、基準電圧源１４のバイアス電圧は１．６５Ｖであるとする。

フォトダイオード２の出力Ｖｉｎはまず差動増幅回路２０に供給され、さらに差動増幅回路２０の出力である差動出力電流がソースフォロア回路３０−１または３０−２に供給される。これらの構成により、増幅回路１は、フォトダイオード２の出力Ｖｉｎを増幅して出力する。その結果、増幅回路１の出力Ｖｏｕｔ１またはＶｏｕｔ２には、受光したレーザービームの強度に応じた出力が得られる。

ＮチャンネルＭＯＳトランジスタ２３のゲート（反転入力端子）はフォトダイオード２に接続され、ＮチャンネルＭＯＳトランジスタ２４のゲート（非反転入力端子）は基準電圧源１４に接続されている。基準電圧源１４はフォトダイオード２のバイアス電圧と同値の電圧（１．６５Ｖ）を発生する。差動増幅回路２０の出力は、ＰチャンネルＭＯＳトランジスタ２１−１とＮチャンネルＭＯＳトランジスタ２３の接続点Ｐ１、または、ＰチャンネルＭＯＳトランジスタ２１−２とＮチャンネルＭＯＳトランジスタ２３の接続点Ｐ２から取り出される。

接続点Ｐ１から差動出力電流を受けるソースフォロア回路３０−１は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１−１と、ＮチャンネルＭＯＳトランジスタ３１−１のソースに接続された定電流源３２−１を含む。ソースフォロア回路３０−１の出力は、ＮチャンネルＭＯＳトランジスタ３１−１のソースから取り出され、増幅回路１の出力Ｖｏｕｔ１となる。ＮチャンネルＭＯＳトランジスタ３１−１は、いわゆるデプレッション型のＭＯＳトランジスタである。すなわち、ＮチャンネルＭＯＳトランジスタ３１−１のしきい値電圧Ｖｔｈはゼロまたはマイナス値である。

接続点Ｐ２から差動出力電流を受けるソースフォロア回路３０−２は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１−２と、ＮチャンネルＭＯＳトランジスタ３１−２のソースに接続された定電流源３２−２を含む。ソースフォロア回路３０−１とソースフォロア回路３０−２の基本的な構成は同じである。

ＰチャンネルＭＯＳトランジスタ２１−１、２１−２、２２の各ソース、およびＮチャンネルＭＯＳトランジスタ３１−１、３１−２のドレインには電源電圧Ｖｄｄが供給される。

ここで、増幅回路１の電圧増幅率は、抵抗１６の抵抗値とフォトダイオード２の内部抵抗値の調節により、適宜設定される。ただし、フォトダイオード２の出力電圧がバイアス電圧の電圧値１．６５Ｖである場合、電圧増幅率にかかわらず、ソースフォロア回路３０の出力電圧（ＮチャンネルＭＯＳトランジスタ３１のソース電圧）は約１．６５Ｖ程度となる。

ＮチャンネルＭＯＳトランジスタ３１−１のしきい値電圧をＶｔｈとすると、ＮチャンネルＭＯＳトランジスタ３１のゲート電圧は、Ｖｏｕｔ＋Ｖｔｈで与えられる。増幅回路１のＮチャンネルＭＯＳトランジスタ３１はデプレッション型であるため、Ｖｔｈ≦０である。したがって、ＮチャンネルＭＯＳトランジスタ３１−１のゲート電圧は、ソース電圧とほぼ同じか、むしろこれよりも低くなる。たとえば、しきい値電圧Ｖｔｈがほぼ０Ｖであるとすると、ＮチャンネルＭＯＳトランジスタ３１−１のゲート電圧は出力Ｖｏｕｔ１の電圧とほぼ一致することになる。その結果、出力Ｖｏｕｔ１の電圧が約１．６５Ｖであるとすれば、トランジスタ３１のゲート電圧も約１．６５Ｖとなる。ソースフォロア回路３０−２についても同様である。

増幅回路１では、ＮチャンネルＭＯＳトランジスタ３１−１、３１−２としてデプレッション型のＭＯＳトランジスタを用いているが、エンハンスメント型のＭＯＳトランジスタを用いることも可能である。なお、ＮチャンネルＭＯＳトランジスタ３１−１、３１−２の代わりに、ＮＰＮバイポーラトランジスタを使用することも可能である。また、増幅回路１を構成するＭＯＳトランジスタのそれぞれをバイポーラトランジスタで代用することも可能である。

増幅回路１は、２つ帰還回路４０を備えるが、３個以上であっても基本的な原理は同様である。各帰還回路４０に含まれる抵抗１６の抵抗値は互いに異なる。このため、いずれの帰還回路４０を使用するかによって、増幅回路１の電圧増幅率を変更できる。帰還回路４０に含まれるキャパシタ１７は進み位相補償のために設けられる。

帰還回路４０−１に含まれる抵抗１６−１−１は、一端がソースフォロア回路３０−１の出力端Ｅ１に接続され、他端はスイッチ１８−１−１を介して差動増幅回路２０の入力端Ｓ、より具体的には、差動増幅回路２０の反転入力端子（−）に接続される。スイッチ１８−１−１は、抵抗１６−１−１から入力端Ｓに至る経路に間挿される。同様にして、帰還回路４０−２の抵抗１６−２−１も、一端は出力端Ｅ２に接続され、他端はスイッチ１８−２−１を介して差動増幅回路２０の入力端Ｓに接続される。

帰還回路４０−１に含まれるキャパシタ１７−１−１は、抵抗１６−１−１と並列接続される。したがって、キャパシタ１７−１−１は、抵抗１６−１−１と同様、スイッチ１８−１−１を介して入力端Ｓと接続されている。帰還回路４０−２のキャパシタ１７−２−１についても同様である。

増幅回路１の使用に際しては、帰還スイッチ１８−１−１か１８−２−２のいずれかのみを導通(以下、「オン」とよぶ）させる。たとえば、帰還スイッチ１８−１−１がオンされるときには、スイッチ１８−２−１はオフとする。各帰還回路４０に含まれる抵抗１６の抵抗値は、抵抗１６−１−１の方が抵抗１６−２−１よりも大きい。電圧増幅率（利得）は、帰還回路４０における抵抗１６の抵抗値が大きいほど高くなる。したがって、高利得動作時にはスイッチ１８−１−１、低利得動作時にはスイッチ１８−２−１をオンすればよい。

増幅回路１では、外部信号によってスイッチ１８−１−１と１８−２−１のいずれかを選択することにより、使用対象となる帰還回路４０を切り換える。スイッチ１８の選択により、抵抗１６とあわせて位相補償用のキャパシタ１７も切り換えられる。

位相補償ブロック３００−１は、帰還回路４０−１がスイッチ１８−１−１により選択されたとき、出力信号の零点調節による位相補償を実現するために設けられる。位相補償ブロック３００−２は、帰還回路４０−２に対応する。位相補償ブロック３００−１は、中間点Ｑ１からグラウンドまで、スイッチ１８−１−２、抵抗１６−１−２、キャパシタ１７−１−２を直列に接続する回路である。位相補償ブロック３００−２についても同様である。

スイッチ１８−１−１がオンされ、帰還回路４０−１が選択されるときには、スイッチ１８−１−２がオンされ、位相補償ブロック３００−１が選択される。スイッチ１８−１−１がオンのときには、スイッチ１８−２−１、１８−２−２はオフとなる。したがって、帰還回路４０−１が選択されるとき、差動出力電流は、帰還回路４０−１のキャパシタ１７−１−１と位相補償ブロック３００−１のキャパシタ１７−１−２により位相補償される。

スイッチ１８−２−１がオンされ、帰還回路４０−２が選択されるときには、スイッチ１８−２−２がオンされ、位相補償ブロック３００−２が選択される。このように、スイッチ１８−１−１と１８−１−２のグループ(以下、「第１グループスイッチ」とよぶ）と、スイッチ１８−２−１と１８−２−２(以下、「第２グループスイッチ」とよぶ）のグループを排他的関係にてオン・オフさせることにより、帰還回路４０の選択に応じて、いいかえれば、電圧増幅特性に応じて、最適な位相補償結果を得ることができる。スイッチ１８−１−２とスイッチ１８−２−２は、いずれもＮチャンネルＭＯＳトランジスタによるトランジスタ・スイッチであるとする。

差動増幅回路２０は、スイッチ１８−１−３、１８−２−３、１８−１−４、１８−２−４を含む。スイッチ１８−１−３と１８−１−４は第１グループスイッチであり、スイッチ１８−２−３と１８−２−４は第２グループスイッチである。したがって、スイッチ１８−１−１がオンされ、帰還回路４０−１が選択されるときには、スイッチ１８−１−３、１８−１−４もオンとなる。このとき、スイッチ１８−２−３、１８−２−４はオフとなる。一方、スイッチ１８−２−１がオンされ、帰還回路４０−２が選択されるときには、スイッチ１８−２−３、１８−２−４もオンとなる。このとき、スイッチ１８−１−３、１８−１−４はオフとなる。

スイッチ１８−１−３と１８−２−３により、ＰチャンネルＭＯＳトランジスタ２２とカレントミラー回路を構成すべきトランジスタを選択する。スイッチ１８−１−３がオンのとき、ＰチャンネルＭＯＳトランジスタ２１−１のゲートとＰチャンネルＭＯＳトランジスタ２２のゲートが導通し、ＰチャンネルＭＯＳトランジスタ２２とＰチャンネルＭＯＳトランジスタ２１−１によりカレントミラー回路が構成される。このカレントミラー回路がＮチャンネルＭＯＳトランジスタ２３へ動作電流を供給する。このとき、スイッチ１８−２−３はオフとなり、ＰチャンネルＭＯＳトランジスタ２１−２のゲートは、Ｖｄｄと接続される。したがって、負論理のＰチャンネルＭＯＳトランジスタ２１−２はオフとなる。このように、スイッチ１８−１−３と１８−２−３のいずれがオンとなるかにより、ＮチャンネルＭＯＳトランジスタ２３に動作電流を供給するカレントミラー回路が変更される。

正論理のＮチャンネルＭＯＳトランジスタ２６のゲートには、バイアス電圧源７６から所定のバイアス電圧が印加されており、常時、オン状態となっている。スイッチ１８−１−４がオンのとき、ＮチャンネルＭＯＳトランジスタ２７−１のゲートにもバイアス電圧源７６からバイアス電圧が印加され、ＮチャンネルＭＯＳトランジスタ２７がオンとなる。これにより、Ｖｄｄ、ＰチャンネルＭＯＳトランジスタ２１−１からＮチャンネルＭＯＳトランジスタ２３へ動作電流が供給される。スイッチ１８−２−４はオフとなり、ＮチャンネルＭＯＳトランジスタ２７−２はオフとなる。スイッチ１８−２−４がオンのときにはその逆である。このように、スイッチ１８−１−４と１８−２−４のいずれがオンとなるかにより、ＮチャンネルＭＯＳトランジスタ２３への動作電流の供給経路が変化する。

第１グループスイッチがオンのとき、ＰチャンネルＭＯＳトランジスタ２１−１、ＮチャンネルＭＯＳトランジスタ２７−１が導通するため、その接続点Ｐ１からは差動出力電流が取り出される。この差動出力電流を受けるのはソースフォロア回路３０−１であり、中間点Ｑ１に接続される位相補償ブロック３００−１により零点調整の位相補償がなされる。一方、ＰチャンネルＭＯＳトランジスタ２１−２、ＮチャンネルＭＯＳトランジスタ２７−２は共にオフであるため、接続点Ｐ２は電気的に孤立する。接続点Ｐ２から差動出力電流が取り出されないため、接続点Ｐ２に接続される位相補償ブロック３００−２の影響を排除できる。

第２グループスイッチがオンのときには、ＰチャンネルＭＯＳトランジスタ２１−２、ＮチャンネルＭＯＳトランジスタ２７−２が導通するため、その接続点Ｐ２から差動出力電流が取り出される。この差動出力電流を受けるのはソースフォロア回路３０−２であり、中間点Ｑ２に接続される位相補償ブロック３００−２により零点調整の位相補償がなされる。一方、ＰチャンネルＭＯＳトランジスタ２１−１、ＮチャンネルＭＯＳトランジスタ２７−１は共にオフであるため、接続点Ｐ１は電気的に孤立する。接続点Ｐ１の出力経路から差動出力電流が取り出されることはないため、接続点Ｐ１に接続される位相補償ブロック３００−１の影響を排除できる。

増幅回路１においては、スイッチ１８−１−３、１８−２−３、１８−１−４、１８−２−４の制御により、差動出力電流は接続点Ｐ１、Ｐ２のいずれか一方から取り出される。また、接続点Ｐ１、Ｐ２のそれぞれに対応して、ソースフォロア回路３０−１、３０−２、位相補償ブロック３００−１、３００−２が設けられている。

ソースフォロア回路３０−１の出力信号は出力端Ｅ１から取り出される。また、出力端Ｅ１からの帰還電流は、帰還回路４０−１を介して、差動増幅回路２０の入力端Ｓに戻る。ソースフォロア回路３０−２からの出力信号は出力端Ｅ２から取り出される。出力端Ｅ２からの帰還電流は、帰還回路４０−２を介して、差動増幅回路２０の入力端Ｓに戻る。

まとめると、第１グループスイッチがオンとなるときには、帰還回路４０−１が選択され、接続点Ｐ１の出力経路から差動出力電流が取り出され、位相補償ブロック３００−１により零点調整の位相補償がなされ、ソースフォロア回路３０−１から出力信号がＶｏｕｔ１として取り出される。第２グループスイッチがオンとなるときには、帰還回路４０−２が選択され、接続点Ｐ２の出力経路から差動出力電流が取り出され、位相補償ブロック３００−２により零点調整の位相補償がなされ、ソースフォロア回路３０−２から出力信号がＶｏｕｔ２として取り出される。次に、スイッチ１８が内包する浮遊容量とその影響について説明する。

図２は、ＮチャンネルＭＯＳトランジスタの具体的な構成を示す図である。ＮチャンネルＭＯＳトランジスタにおいては、Ｐ型シリコン基板５０にＮ型ソース領域５２とＮ型ドレイン領域５４が形成される。Ｎ型ソース領域５２とＮ型ドレイン領域５４の間にはチャンネル領域６０とよばれる隙間が形成される。チャンネル領域６０の上にはゲート酸化膜５６、更に、ゲート電極５８が形成される。ゲート電極５８に電圧を印加し、ゲート電極５８からＰ型シリコン基板５０の向きに電界を発生させると、Ｐ型シリコン基板５０の電子がチャンネル領域６０に誘引され、チャンネル領域６０には電子の通り道であるチャンネル６２が形成され、Ｎ型ソース領域５２とＮ型ドレイン領域５４が導通する。ＮチャンネルＭＯＳトランジスタは、ゲート電圧によりソース・ドレイン間の導通を制御できるため、スイッチとして機能する。

通常、ＮチャンネルＭＯＳトランジスタは、その内部にさまざまな浮遊容量を含む。たとえば、ゲート電極５８とＮ型ドレイン領域５４の間、ゲート電極５８とＮ型ソース領域５２の間、・・・など多くの箇所に浮遊容量が生じる。Ｐ型シリコン基板５０がグラウンド接地される場合には、Ｎ型ドレイン領域５４とＰ型シリコン基板５０の間に形成される浮遊容量により、Ｎ型ドレイン領域５４がグラウンドと導通する。Ｎ型ソース領域５２についても同様である。ただし、通常、こういった浮遊容量は無視できるほど小さい。しかし、高周波の電流を取り扱う場合には、こういった浮遊容量の影響が顕在化しやすくなる。なお、ＰチャンネルＭＯＳトランジスタをスイッチとして使用するときにも同様である。

図１２に示した増幅回路１００１は、いずれの帰還回路１０４０Ａ、１０４０Ｂを選択するかに関わらず、オペアンプ１００３の出力電流の経路は１系統である。そして、この経路にスイッチＳＡ２、ＳＢ２が接続されている。このため、帰還回路１０４０Ａが選択されたときでも、出力電流はスイッチＳＡ２（オン）の経路だけでなく、スイッチＳＢ２（オフ）の経路にも流れ込む可能性がある。そして、スイッチＳＢ２がオフであっても、スイッチＳＢ２が内包する浮遊容量により、出力電流の一部はスイッチＳＢ２を介してグラウンドに漏れてしまう。あるいは、スイッチＳＢ２のソースとドレインが浮遊容量によりわずかに導通するため、出力電流の一部がからキャパシタＣＢ２に流れ込む可能性もある。設計上想定していない浮遊容量が増幅回路１００１の位相特性等に影響し、増幅回路１００１の増幅特性を劣化させる。

これに対して、第１の実施形態における増幅回路１では、帰還回路４０の選択により、の差動出力電流の経路自体が変更になるため、無関係な位相補償ブロック３００に含まれる浮遊容量の影響を排除できる。

図３は、帰還回路４０−１を選択したときの増幅回路１における電流の経路を示す模式図である。図３では、フォトダイオード２から出力された電流が入力信号として、ＮチャンネルＭＯＳトランジスタ２３のゲートに流れ込んでいるとする。図３では、電流の流れる経路を太線で示している。第１グループスイッチ（スイッチ１８−１−１、１８−１−２、１８−１−３、１８−１−４）がオンとなり、ＰチャンネルＭＯＳトランジスタ２１−１、ＮチャンネルＭＯＳトランジスタ２７−１がオンとなる。負論理で動作するＰチャンネルＭＯＳトランジスタ２１−２のゲートにはＶｄｄが印加されるため、ＰチャンネルＭＯＳトランジスタ２１−２はオフとなる。ＰチャンネルＭＯＳトランジスタ２２とＰチャンネルＭＯＳトランジスタ２１−１がカレントミラー回路を形成する。このカレントミラー回路が差動増幅回路２０の能動負荷として機能する。

スイッチ１８−１−４がオンとなり、スイッチ１８−２−４がオフとなるため、正論理で動作するＮチャンネルＭＯＳトランジスタ２７−１はオンとなり、ＮチャンネルＭＯＳトランジスタ２７−２はオフとなる。まとめると、差動増幅回路２０に含まれる各トランジスタのうち、ＰチャンネルＭＯＳトランジスタ２１−２とＮチャンネルＭＯＳトランジスタ２７−２がオフとなり、それ以外はオンとなる。この結果、差動出力電流は接続点Ｐ１の出力経路から取り出される。

接続点Ｐ１の出力経路から取り出された差動出力電流は、位相補償ブロック３００−１により位相補償される。ＮチャンネルＭＯＳトランジスタ３１−１がオンとなるため、出力信号は、ソースフォロア回路３０−１からＶｏｕｔ１として取り出される。一部は帰還電流として、帰還回路４０−１を介して差動増幅回路２０の入力端Ｓに戻る。

接続点Ｐ２は、ＰチャンネルＭＯＳトランジスタ２１−２、ＮチャンネルＭＯＳトランジスタ２７−２のオフにより電流の経路から遮断されている。このため、接続点Ｐ２の出力経路から位相補償ブロック３００−２やソースフォロア回路３０−２、帰還回路４０−２には電流は流れ込まない。したがって、第１グループスイッチをオンするとき、位相補償ブロック３００−２の影響を排除しやすい構成となっている。また、増幅回路１のスイッチ１８−１−３、１８−２−３、１８−１−４、１８−２−４は、いずれも微弱なゲート電流を制御対象とするスイッチである。このため、スイッチ１８−１−２や１８−２−２のように大きな差動出力電流が流れ込むスイッチに比べて、スイッチ自体の浮遊容量による影響を格段に小さくできる。

更に、位相補償ブロック３００−２にスイッチ１８−２−２を設け、これをオフすれば、第１グループスイッチがオンのときの位相補償ブロック３００−２の影響をいっそう確実に排除できる。

図４は、帰還回路４０−２を選択したときの増幅回路１における電流の経路を示す模式図である。図４も、フォトダイオード２から出力された電流が入力信号として、ＮチャンネルＭＯＳトランジスタ２３のゲートに流れ込んでいる状態を示す。図４でも、電流の流れる経路を太線で示している。第２グループスイッチ（スイッチ１８−２−１、１８−２−２、１８−２−３、１８−２−４）がオンとなり、ＰチャンネルＭＯＳトランジスタ２１−２、ＮチャンネルＭＯＳトランジスタ２７−２がオンとなる。負論理で動作するＰチャンネルＭＯＳトランジスタ２１−１のゲートにはＶｄｄが印加されるため、ＰチャンネルＭＯＳトランジスタ２１−１はオフとなる。ＰチャンネルＭＯＳトランジスタ２２とＰチャンネルＭＯＳトランジスタ２１−２はカレントミラー回路を形成する。このカレントミラー回路が差動増幅回路２０の能動負荷として機能する。

スイッチ１８−２−４がオンとなり、スイッチ１８−１−４がオフとなるため、正論理で動作するＮチャンネルＭＯＳトランジスタ２７−２はオンとなり、ＮチャンネルＭＯＳトランジスタ２７−１はオフとなる。まとめると、差動増幅回路２０に含まれる各トランジスタのうち、ＰチャンネルＭＯＳトランジスタ２１−１とＮチャンネルＭＯＳトランジスタ２７−１がオフとなり、それ以外はオンとなる。差動出力電流は接続点Ｐ２の出力経路から取り出される。

接続点Ｐ２の出力経路から取り出された差動出力電流は、位相補償ブロック３００−２により位相補償される。ＮチャンネルＭＯＳトランジスタ３１−２がオンとなるため、出力信号は、ソースフォロア回路３０−２からＶｏｕｔ２として取り出される。一部は帰還電流として、帰還回路４０−２を介して差動増幅回路２０の入力端Ｓに戻る。接続点Ｐ１の出力経路は、ＰチャンネルＭＯＳトランジスタ２１−１、ＮチャンネルＭＯＳトランジスタ２７−１のオフにより電流の経路から遮断されている。

［実施形態２］
増幅回路１は、フォトダイオード２と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードＩＣ（ＰＤＩＣ：Photo Diode Integrated Circuit）と呼ばれる。第２の実施形態では、このＰＤＩＣを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明する。

図５は、光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣ１００の外観例を示す図である。同図に示すＰＤＩＣ１００は、光記録再生装置の中でも特にＣＤ／ＤＶＤ／ＢＤコンパチブルレコーダーに用いられるものであり、２０個のフォトダイオード（Ａ，Ｂ，Ｃ，Ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ａ，ｂ，ｃ，ｄ，ｅ１，ｅ２，ｆ１，ｆ２）を備える。各フォトダイオードは、それぞれ受光部Ｒ−１〜６のいずれかに配置されている。

受光部Ｒ−１〜３はＢＤ／ＤＶＤ記録再生用である。受光部Ｒ−１は４つのフォトダイオードＡ，Ｂ，Ｃ，Ｄにより構成され、ＢＤまたはＤＶＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−２は４つのフォトダイオードＥ１，Ｅ２，Ｅ３，Ｅ４により構成され、ＢＤまたはＤＶＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−３は４つのフォトダイオードＦ１，Ｆ２，Ｆ３，Ｆ４により構成され、ＢＤまたはＤＶＤで反射したサブビームＳＢ２を受光する。

受光部Ｒ−４〜６はＣＤ記録再生用である。受光部Ｒ−４は４つのフォトダイオードａ，ｂ，ｃ，ｄにより構成され、ＣＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−５は２つのフォトダイオードｅ１，ｅ２により構成され、ＣＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−６は２つのフォトダイオードｆ１，ｆ２により構成され、ＣＤで反射したサブビームＳＢ２を受光する。

図６及び図７は、増幅回路１を含む上記ＰＤＩＣ１００の内部回路構成を示す図である。なお、図６及び図７は、２つの図で１つのＰＤＯＣ１００の内部回路構成を示しており、実際には図６の下部と図７の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードＡ及びフォトダイオードａに着目して説明を行うこととする。

図６に示す回路４４は、フォトダイオードＡ及びフォトダイオードａの他、第１の実施形態で説明した増幅回路１を含み、さらにスイッチ４１及びリミッタ回路４２を含んで構成される。

増幅回路１の反転入力端子（−）（＝差動増幅回路２０の反転入力端子（−））には、外部からの制御に応じたスイッチ４１の動作により、記録再生対象メディアがＢＤ又はＤＶＤである場合にフォトダイオードＡが接続され、記録再生対象メディアがＣＤである場合にフォトダイオードａが接続される。一方、増幅回路１の非反転入力端子（＋）（＝差動増幅回路２０の非反転入力端子（＋））には、所定電圧の電源Ｖｓが接続される。これらの構成により、増幅回路１は、フォトダイオードの出力信号に増幅処理を施す。

増幅回路１内のスイッチ１８−１−１、１８−１−２、１８−１−３、１８−１−４、１８−２−１、１８−２−２、１８−２−３、１８−２−４（図６では図示していない）のオンオフは、ゲイン制御部５５により制御される。ゲイン制御部５５は、外部からの指示に従ってハイ信号又はロー信号を生成することにより各スイッチ１８を制御する。

リミッタ回路４２は、増幅回路１から出力された信号の振幅が所定の最大値を超えている場合、超えた分の振幅をクリップして、後段に出力する。

リミッタ回路４２の出力信号は、端子ＶＡ／Ｖａから出力されるとともに、合成回路６７にも入力される。端子ＶＡ／Ｖａからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。

合成回路６７には、上記リミッタ回路４２の出力信号の他、フォトダイオードＢ，Ｃ，Ｄ又はフォトダイオードｂ，ｃ，ｄからも同様にリミッタ回路の出力信号が入力される。これらの各出力信号は合成され、端子ＶＲＦＰ及び端子ＶＲＦＮから出力される。なお、端子ＶＲＦＰ及び端子ＶＲＦＮの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。

図８は、上記ＰＤＩＣ１００を備える光ピックアップ１０１の構成を示す模式図である。光ピックアップ１０１は、レーザ光源１０２と、レーザ光源１０２からのレーザービームを複数に分割する回折格子１０３と、回折格子１０３から出射されたレーザービームを平行光にするコリメートレンズ１０４と、平行光とされたレーザービームを光ディスク２００側へ導くミラー１０５と、ミラー１０５で反射されたレーザービームを円偏光に変換して対物レンズ１０６に入射する１／４波長板１１０と、１／４波長板１１０から入射されたレーザービームをディスク面に収束させる対物レンズ１０６と、光ディスク２００により反射されミラー１０５でさらに反射された光をＰＤＩＣ１００側へ導くビームスプリッタ１０７と、ビームスプリッタ１０７からの反射光を収束させるアナモフィックレンズ１０８と、アナモフィックレンズ１０８によって収束された反射光を受光するＰＤＩＣ１００とを備えている。ＰＤＩＣ１００は、上述したように２０個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。

なお、光ディスク２００に対する対物レンズ１０６の位置は、対物レンズ駆動装置１０９によって高精度に制御される。詳細には、対物レンズ１０６をフォーカス方向へ駆動することにより、光ディスク２００の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク２００のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ１０６をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。

以上、実施の形態に基づいて、増幅回路の特性を改善するための方法について説明した。増幅回路１は、帰還回路４０の選択に応じて、差動増幅回路２０から差動出力電流が取り出されるべき接続点（Ｐ１、Ｐ２）、いいかえれば、差動出力電流の出力経路そのものが変更される。そして各接続点に位相補償ブロック３００を接続している。いわば、差動出力電流の出口が分離されているため、差動出力電流の一部が無関係な位相補償ブロック３００に流れ込みにくい構成となっている。帰還回路４０のインピーダンスによって電圧増幅特性が変化するが、電圧増幅特性に応じて零点調整のための位相補償に最適なキャパシタも異なる。各中間点（Ｑ１、Ｑ２）にそれぞれ異なる位相補償ブロック３００を設けることにより、帰還回路４０の選択に応じて最適な位相補償を実現しやすくなる。

差動増幅回路２０の内部的なスイッチ１８は、差動出力電流のような大電流ではなく、ゲート電流のような小さな電流を制御対象としている。このため、スイッチ１８−１−３、１８−２−３、１８−１−４、１８−２−４が浮遊容量要素を有するとしても、その影響は現れにくい構成となる。

図９は、増幅回路１の電流電圧変換ゲインについてのボード線図である。横軸は周波数を対数軸にて示す。縦軸は、帰還回路４０−１を選択したとき抵抗１６−１−１にかかる電圧とフォトダイオード２の入力電流の比率を示している。実線（ａ）は増幅回路１、点線（ｂ）は増幅回路１００１のように出力経路を１系統とした増幅回路の特性を示す。実線（ａ）の場合においては−３ｄＢとなるカットオフ周波数は１２５ＭＨｚであり、点線（ｂ）の場合においては１０３ＭＨｚであった。すなわち、帰還回路４０に応じて出力経路を切り換えることにより、使用可能な周波数帯域が拡大されている。

図１０は、増幅回路１の利得についてのボード線図である。帰還回路４０−１を選択しているとする。横軸は周波数を対数軸にて示す。縦軸は、オペアンプ１０のオープンループゲインを示す。実線（ｃ）は増幅回路１、点線（ｄ）は増幅回路１００１のように出力経路を１系統とした増幅回路の特性を示す。オペアンプ１０の利得についても周波数特性が改善している。

図１１は、増幅回路１の位相についてのボード線図である。帰還回路４０−１を選択しているとする。横軸は周波数を対数軸にて示す。縦軸は、オペアンプ１０の入力信号（Ｖｉｎ）に対する出力信号（Ｖｏｕｔ）の位相を示す。実線（ｅ）は増幅回路１、点線（ｆ）は増幅回路１００１のように出力経路を１系統とした増幅回路の特性を示す。オペアンプ１０の位相についても周波数特性が改善している。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。

なお、請求項に記載の第１の電流供給経路は、第１の実施形態において、ＶｄｄからＰチャンネルＭＯＳトランジスタ２１に至る経路が対応する。同様に、第２の電流供給経路は、第１の実施の形態において、ＶｄｄからＰチャンネルＭＯＳトランジスタ２２に至る経路が対応する。請求項に記載の第１、第２、第３、第４のスイッチは、第１の実施形態において、スイッチ１８−１−３と１８−２−３のセット、１８−１−１と１８−２−１のセット、１８−１−２と１８−２−２のセット、１８−１−４と１８−２−４のセットがそれぞれ対応する。これら請求項に記載の各構成要件が果たすべき機能は、各実施形態において示された各部材の単体もしくはそれらの連係によって実現されることも当業者には理解されるところである。

１ 増幅回路
２ フォトダイオード
１４ 基準電圧源
１６ 抵抗
１７ キャパシタ
１８ スイッチ
２０ 差動増幅回路
２１、２２ ＰチャンネルＭＯＳトランジスタ
２３、２４、２６、２７、３１ ＮチャンネルＭＯＳトランジスタ
２５ 定電流源
３０ ソースフォロア回路
３２ 定電流源
４０ 帰還回路
４２ リミッタ回路
６７ 合成回路
７４ 浮遊容量
７６ バイアス電圧源
１００ ＰＤＩＣ
１０２ レーザー光源
１０３ 回折格子
１０５ ミラー
２００ 光ディスク
３００ 位相補償ブロック

Claims (8)

1. 一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタと、前記第１の入力トランジスタに動作電流を供給する複数の第１の電流供給回路と、を含み、前記複数の第１の電流供給回路と前記第１の入力トランジスタとのそれぞれの接続点から出力信号が取り出される差動増幅回路と、
   前記複数の第１の電流供給回路のいずれかを活性化させ、前記出力信号が取り出されるべき前記接続点を選択するための第１のスイッチと、
   複数の前記接続点それぞれに接続され、それぞれ対応する前記接続点から取り出される出力信号の位相を補償するための複数のキャパシタと、
   複数の前記接続点から、前記出力信号をそれぞれ受ける複数のソースフォロア回路と、
   前記複数のソースフォロア回路それぞれの出力端と、前記第１及び第２の入力トランジスタのうち前記一方との間に設けられた複数の帰還回路と、
   前記複数の帰還回路のいずれかを選択するための第２のスイッチと、を備え、
   前記第１及び第２のスイッチは、互いに連動するスイッチであることを特徴とする増幅回路。
2. 前記複数の帰還回路は、互いにインピーダンスが異なる回路であり、
   前記複数のキャパシタは、前記複数の帰還回路の電圧増幅特性に対応した互いに異なる静電容量のキャパシタであることを特徴とする請求項１に記載の増幅回路。
3. 前記複数のキャパシタのいずれかを選択するための第３のスイッチと、を更に備え、
   前記第３のスイッチは、前記第１及び第２のスイッチと連動するスイッチであることを特徴とする請求項１又は２に記載の増幅回路。
4. 前記差動増幅回路は、前記第２の入力トランジスタに動作電流を供給する第２の電流供給回路を更に含み、
   第２の電流供給回路はカレントミラー回路の入力側を構成し、前記第１のスイッチにより活性化された第１の電流供給回路は前記カレントミラー回路の出力側を構成することを特徴とする請求項１乃至３のいずれか一項に記載の増幅回路。
5. 前記第１の入力トランジスタから前記複数の第１の電流供給回路に至る経路それぞれに間挿され、所定のバイアス電圧が印加されたときに経路を導通させる複数の第４のトランジスタと、
   前記バイアス電圧の前記第４のトランジスタへの印加を制御するための第４のスイッチと、を更に備え、
   前記第４のスイッチは、前記第１のスイッチにより活性化される第１の電流供給回路から前記第１の入力トランジスタに至る経路上にある前記第４のトランジスタにバイアス電圧を印加するように前記第１のスイッチと連動するスイッチであることを特徴とする請求項１乃至４のいずれか一項に記載の増幅回路。
6. 前記入力信号がフォトダイオードの出力信号であることを特徴とする請求項１乃至５のいずれか一項に記載の増幅回路。
7. 一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタが共通化され、出力信号を複数の出力経路のいずれかから出力する差動増幅回路と、
   前記出力信号が取り出されるべき前記出力経路を選択するための第１のスイッチと、
   前記複数の出力経路それぞれに設けられ、前記出力信号の位相を補償する複数のキャパシタと、
   前記複数の出力経路それぞれに設けられ、前記出力信号を受ける複数のソースフォロア回路と、
   前記複数のソースフォロア回路それぞれに設けられ、各ソースフォロア回路の出力端から前記差動増幅回路の入力端を接続する複数の帰還経路と、
   前記複数の帰還回路のいずれかを選択するための第２のスイッチと、を備え、
   前記第１及び第２のスイッチは、互いに連動するスイッチであることを特徴とする増幅回路。
8. レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備え、
   前記増幅回路は、
   一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタと、前記第１の入力トランジスタに動作電流を供給する複数の第１の電流供給回路と、を含み、前記複数の第１の電流供給回路と前記第１の入力トランジスタとのそれぞれの接続点から出力信号が取り出される差動増幅回路と、
   前記複数の第１の電流供給回路のいずれかを活性化させ、前記出力信号が取り出されるべき前記接続点を選択するための第１のスイッチと、
   複数の前記接続点それぞれに接続され、それぞれ対応する前記接続点から取り出される出力信号の位相を補償するための複数のキャパシタと、
   複数の前記接続点から、前記出力信号をそれぞれ受ける複数のソースフォロア回路と、
   前記複数のソースフォロア回路それぞれの出力端と、前記第１及び第２の入力トランジスタのうち前記一方との間に設けられた複数の帰還回路と、
   前記複数の帰還回路のいずれかを選択するための第２のスイッチと、を備え、
   前記第１及び第２のスイッチは、互いに連動するスイッチであることを特徴とする光ピックアップ。

Images