JPH06506805A - トランスインピーダンス差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 トランスインピーダンス差動増幅器 灸咀旦公１ 本発明は広帯域受信機に用いられるプリアンプ回路に関する。

より詳細には、光フアイバ伝送システムに使われるオプトエレクトロニック受信 機に採用されるトランスインピーダンス増幅回路に関する。

発明の背景 データ、ビデオ、高品位テレビジョンのような高速デジタル通信サービスに対す る需要は今日増大している。こうしたサービスを提供するため、マルチギガビッ ト／秒級て動作する伝送システムが広帯域の能力をもつ光伝送システムの開発を 主に行っている技術者たちによって開発されている。このような高速光伝送シス テムには、光信号を受信し、電気信号を出力する機能をもった広帯域受信機が必 要である。受信した光信号を電気信号出力に変換するためのプリアンプとしてト ランスインピーダンス増幅器か光受信機の応用に広く使われている。しかし従来 のトランスインピーダンス増幅回路の帯域性能は埋め込みトランジスタの帯域の ある一部に限定されたものとなっている。

ここで以下の説明を分かりやすくするため、帯域の性能に関する技術用語２つに つき定義しておくことか重要である。第１のちのは回路またはデバイスの信号応 答かピーク時の応答より３ｄＢ下かったときの周波数である。第２のものは回路 またはデバイスか何らの利得も生じないとき（ＯｄＢ）の周波数、つまり単−利 得力ソトオフ周波数と呼ばれるものてｆ、で表される。従来のトランスインピー ダンス増幅器ではｆ−３、は関係式１／２πＲＣて定義される主極で決定される 。ここてＲは帰還抵抗、Ｃはアクティブトランジスタのケート（またはベース） の入力容量値である。ｆ−３４８は埋め込みトランジスタのｆｌより大たり得す 、実際には少なくともファクタＡ（オーブンループ電圧利得）だけｆｌより低い のか普通である。したがって従来のトランスインピーダンス増幅器の帯域能力を 改善するため、開発者かＲまたはＣを最小にしようとするか、またはその回路に 使われる埋め込みトランジスタの技術を改善しなければならなかった。しかしＲ 値を減少させれば外界のノイズに対する回路の感度を増大させてしまうことにな り、また回路の利得を減少させ、それによって回路の所期の機能の効果を小さな ものにしてしまう。入力ゲートの容量（Ｃ）の値は、使用されるトランジスタの 特性であり、入力ソースがトランジスタのゲートに容量的に結合されるかどうか である。従来の個別部品のトランスインピーダンス増幅器においては、容量結合 はＦＥＴトランジスタのゲート及びバイポーラトランジスタのベースを静電気数 ！（ＥＳＤ）から保護するために使われている。したがって直接的な結合設計を 採用することによってＣを減少させようとする努力は回路の信頼性に関して問題 を惹起するものとなっている。そうでなければＣ値は使用されるトランジスタの 関数なのであるから、Ｃを最小にすることによって帯域を改善するためには採用 されるトランジスタ技術を変更するが改善することが要求される。

トランスインピーダンス増幅器の帯域性能を改善する１方法は、モノリシックト ランスインピーダンスデバイスを作ることである。このようなデバイス、は容量 結合の必要性を無用にするもので、それによってＣ値を減少させる。それだけて なくモノリシックデバイスはまた相互結合した寄生容量を最小にするもので、こ の最小化で帯域性能を改善することがてきる（Ｍｅｙｅｒ。

Ｂｌａｕｓｃｈｉｌｄ、　”Ａ　Ｗｉｄｅ−ｂａｎｄ　Ｌｏｗ−ｎｏｉｓｅ　Ｍ ｏｎｏｌｉｔｈｉｃ　Ｔｒａｎｓｉｍｐｅｄａｎｃｅ　ＡＩ！１ｐｌｉｆｉｅｒ ″、　ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ　５ｔａｔｅ　Ｃ１ｒｃｕ ｉｔｓ。

Ｖｏｌ　５Ｃ−２１，Ｎｏ、　４．　Ａｕｇｕｓｔ　１９８６参照）。別の方法 は、帯域性能の改善に効果をもたらすモノリシック構造内のデバイス技術の帯域 を改善することである。このようなデバイスの１ｅｆｉＩと（７てＣｈａｏｇら か開示したようなＩ　ｎＡ　ＩＡｓ／ＩｎＧａＡｓのへテロ構造を使ったシング ルエンドの高性能トランスインピーダンス増幅器かある。（“Ａ　３　ＧＨｚ　 Ｔｒａｎｓｉｉｐｅｄａｎｃｅ　０ＥＩＣＲｅｃｅｉｖｅｒ　ｆｏｒ　１．３− １．５５　ｕ−ｍ　Ｆｉｂｅｒ−Ｏｐｔｉｃ　５ｙｓｔｅＩｌｌｓ”、　Ｇ−に 、　Ｃｈａｎｇ、　Ｗ、ＰＨｏｎｉｇ、　Ｊ、Ｌ、Ｇ１ｍ１ｅｔｔ　Ｒ，Ｂｈａ ｔ、　Ｃ，に、Ｎｇｕｙｅｎ、　Ｇ、５ａｓａｋｉ、　ａｎｄ　Ｊ、Ｃ。

Ｙｏｕｒｒｇ、ＩＥＥＥ　Ｐｈｏｔｏｎｉｃｓ　Ｌｅｔｔｅｒ、Ｖｏｌ、２．　 Ｎｏ、３．　Ｍａｒｃｈ　１９９０）　しかし従来技術のこれらの例ではｆ−３ ｄａは埋め込みトランジスタのｆ、よりなお相当に低くなっている。

以上述へてきたことに鑑み、本発明の目的は埋め込みトランシスタの帯域以下に 増幅器の帯域を目に見えて制限することのないトランスインピーダンス増幅の回 路構成を提供すること（こある。また、改善された雑音耐力の性能を改善したト ランスインピーダンス増幅器回路構造を提供することも目的である。さらにまた 、トランジスタのゲート（またはベース）（こ入力゛ノースを直接結合すること により引き起こされる信頼性低下の問題を取り除くことにもある。

発明の概要 本発明によればトランスインピーダンス増幅器（よ差動増幅回路構成に作られ、 そこではアクティブトランシスタカ１ケート接地（ベース）カスケード増幅器と してソース（エミ・ツタ）電極間を接続した入力ソースとした信号検出器に接続 される。信号検出器は回路に入力電流を供給し、その回路は大きさ６士等しし） 力１位相か１８０度異ｌ６２つの変化し続ける出力電圧を作る。信号検出器を正 しくバイアスするため２つの並列回路間にある程度のＤＣ電圧差動を供給する一 方、その差動ペアの各並列回路にほぼ同一のＤＣ電流を維持腰対称なＡＣ応答を 作るように差動増幅回路構成における差動ペアか設計されてし）るの力）、本発 明のもう一つの面である。この設計は、差動増幅器中の差動ベア間に対称性を要 求する従来の考え方とは逆のものである。

差動増幅器は帰還を採用していないから、本発明の主極の位Ｗ　［１ｏｃａｔｉ ｏｎ］はｇ、／２ｙｒＣで決定される。ここでｇ、ｃ−ｈ、アクティブトランジ スタへのソース（エミ・ツタ）の入力アドミ・ツタンス、Ｃはゲート容量である 。入力インピーダンス（１／ｇ、）は従来の構成で用いられた帰還抵抗値より常 にかなり小さいので、帯域能力を著しく増大させる。また、本発明では従来技術 と同様出力電圧はトランジスタ電流の利得に依存していないので、この発明の回 路はそこに使うトランジスタの単−利得力ットオフ周波数近くで動作することが できる。さらに、本発明における入力信号はゲート（またはベース）ｉ＠極では なく、アクティブトランジスタのソース（またはエミッタ）電極に接続されてい るので、容量結合は不要で、ゲート（ベース）の感度に起因する信頼性の問題は 解消されている。したかって本発明は従来技術構造の帯域や性能の限界を解消す るものとなっている。

図面の簡単な説明 図１は本発明回路構成の機能モデルである。

図２は光波受信機に用いられた本発明回路構成の機能モデルである。

図３は高速マイクロ波受信機に用いられた本発明回路構成の機能モデルである。

図４は本発明の回路構成の実施例を示す。

発明の詳細な説明 機能モデル 図１は本発明回路構成の機能モデルであるが、これは２つの並列した対称的な回 路１０１ａ、１０１ｂから構成される。各回路は８カノート１５、トランジスタ ３０、及び電流源４０と直列に接続された抵抗部品たる負荷２０からなる。トラ ンジスタ３０は３つの電極３１．３２．３３を有している。バイポーラトランジ スタの場合には、電極３１はコレクタとして、電極３２はエミッタとして、電極 ３３はベースとして知られている。

電界効果トランジスタの場合には、電極３１はトレイン、電極３２はソース、電 極３３はゲートとして知られている。本発明はトランジスタ３０として用いられ るトランジスタのタイプ如何に依存するものではない。

これら２つの回路１０１ａ、１０１ｂは３カ所で結合されている。すなわちノー ド１０と、ノート１１と、それにノード１２ａ、１２ｂ間に接続された信号検出 器５０とである。各並列回路１０１ａ、１０１ｂ間に共通電位差を供給するため ＤＣ電圧をノード１０．１１に印加する。またトランジスタ３０に正しくバイア スし、ノート１２ａ、１２ｂて２つの並列回路１０１ａ、１０１ｂ間に電位差を 確立するため、別途のＤＣ電圧をノート１３．１４に印加する。ノード１０．１ １．１３．１４に印加されるＤＣ７Ｉｉ圧の値は、選択されたトランジスタ３０ のパラメータとの関係で、ノーＦ１２ａ、１２ｂ間の電位差か信号検出器５０を 正しくバイアスするのに十分なものとされる。

入力ノード１０．１１．１３．１４に印加される電圧は、バイポーラトランジス タにとっては線形傾城で、電界効果トランジスタにとっては飽和領域で動作する ように、すなわち電圧変化かあまりトランジスタ電流を変化させない領域で動作 するように、トランジスタ３０をバイアスする。電流源４０は各並列回路１０１ ａ、１０１ｂ内において等しいＤＣ電流を維持する。

各並列回路１０１ａ、１０１ｂを通して等しいＤＣ電流は、各負荷２０に同一の 電圧降下をもたらす。したかって、もし外部から刺激かなければ、出カッ−ｆ” 　１５　ａ、１５ｂて測られた電圧は等しい。しかし信号検出器５０て信号エネ ルギか検出されるとそれは、ノート１２ａ１，１２ｂに入力された電流に変換さ れる。ノー）”１２ａ、１２ｂへ人力供給された電流は、回路１０１ａのノード １０とノード１２ａ間の電流を増加させ、回路１０１ｂのノート１０からノート １２ｂへの電流量を減らす。

その結果、回路１０１ａの負荷２０における電圧降下か増し、回路１０１ｂの負 荷２０への電圧降下が減る。ノード１５ｂて測定された出力電圧の変化は、信号 検出器で受信された信号伝送システムの信号パルスに応して正のパルスとなる。

また、ノー　ト１５　ａで測定された出力電圧における変化は、受信された信号 パルスに応じて負のパルスとなる。ノード１５ａ、１５ｂて測定された電圧パル スは、大きさは同じだが位相が１８０度ずれたものとなる。

もしこのトランスインピーダンス差動増幅回路か光受信機に用いられたら、信号 検出器５０は光検出器となり、信号伝送システム６０は光伝送システムとなろう 。この光検出器は金属−半導体−金属［ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏ ｒ−ｗ＋ｅｔａｌ］　（Ｍ　Ｓ　Ｍ）光検出器、またはＰ−Ｉ−Ｎホトダイオー ドでもよい。もしＰ−Ｉ−Ｎホトダイオードが用いられるのであれば、回路１０ １ａから１０１ｂにかけて検出器に正のバイアスを維持することか必要であるか 、Ｍ　Ｓ　Ｍ光検出器ではバイアスの極性は重要でない。図２は光受信機にＰ− １−Ｎホトダイオード５０”を使った場合の本発明を示すものである。光フアイ バ伝送システムからの光ファイハロ０は光検出器５０て終端し、同光検出器５０ に光学的に接続される。受信した光信号は、トランスインピーダンス差動増幅器 への入力電流となり１．該差動増幅器は上述したように、その入力電流に応した 出力電圧を出す。

また本発明は光受信機に限定されるものではない。回路の構成はどんな高周波受 信機にも適応可能である。信号検出器５０は高周波エネルギ検出器、例えばミリ メートル波検出器のようなものでもあり得るし、信号伝送システムは、マイクロ 彼伝送システムたり得る。図３は広帯域マイクロ波受信機に使われたときの本発 明を示す。高周波導波路７０はミリメートル波検出器５０″に接続されている。

受信されたマイクロ波信号はトランスインピーダンス差動増幅器への入力電流と なる。そして該差動増幅器は前述したように入力電流に応答した出力電圧を出す 。

各回路１０１ａ、１０１ｂは別々の電流源である必要はない。

そうではなく２つの電流源は、一つの電流源か回路１０１ａ、１０１ｂでほぼ同 しＤＣ電流を維持する限り、ノート１２ａ、１２ｂをノート１１につなく一つの 信号電流源に接続することかできる。

本発明の回路構成は、本質的に周波数的に限定されたものてはない。理想的には 周波数能力は埋め込みトランジスタ３０の周波数能力に近いのかよい。しかし検 出器の容量のインパクトや相互結合寄生容量のインパクトは、その回路構成の性 能を埋め込みトランジスタの単一電流利得カットオフ周波数以下にある割合で減 少させるのである。相互結合寄生は信号検出器５０と他の回路部品を１個のチッ プに集積することによって減らすことかできる。

本発明回路の具体例 図４は電界効果トランジスタ（ＦＥＴ）と金属−半導体−金属（ＭＳＭ）光検出 器を用いた本発明の実施例を示す回路図である。本発明のこの実施例について説 明するに当たり、同一の回路部品を指すときは図１〜図４で使用の符号と同一の ものを用いている。図４は入力ノード１０．１１．１３．１４と、出力ノート１ ５ａ、１５ｂを示している。図１のトランジスタ３０は図４ではＦＥＴ３０ａ、 ３０ｂとして示されている。図１の２つの電流源手段４０は図２で埋め込み技術 を示すために拡大されて電源４０ａ、４０ｂとして示されている。

ＦＥＴ３０ａ、３０ｂは１００μｍチャネル幅、１．３μｍ長の高電子移動度ト ランジスタ［ｈｉｇｈ　ｅｌｅｃｔｒｏｎ　Ｉ［１ｏｂｉｌｉｔｙ　ｔｒａｎｓ ｉｓｔｅｒ］　（ＨＥＭＴ）である。０，７Ｖのバイアス電圧では単−利得力ッ トオフ周波数は１４ＧＨｚである。ＭＳＭ光検出器５０′は、大きな内部インピ ーダンスと低い漏れ電流の光でトリカーされる電源である。抵抗器２０ａ、２０ ｂは出力負荷である。

電流源４０ａは回路１０１ａ内のＦＥＴ３０ａのケートからノート１１への第三 の電流路を有するトランジスタ４０１ａ、４０２ａを直列配列しててきている。

この第三の電流路は２つのダイオード４１２．４１３と直列した抵抗器４１０か らなる。

抵抗器４１０とダイオード４１２．４１３は、１．５ｖの基準バイアスをトラン ジスタ４０１ａ、４０１ｂのゲートで供給している。電流源４０ｂはトランジス タ４０１ａ、４０１ｂを直列配列してできている。トランジスタ４０１ａ、４０ １ｂ、および４０２ａ、４０２ｂもＦＥＴである。そのうちのトランジスタ４０ １は４０μｍのチャネル長、トランジスタ４０２は３０μｍのチャネル幅である 。

本発明の本実施例では正６ｖのＤＣ源かノート１０に印加され、負６ＶのＤＣ源 がノート１１に印加される。負３ＶのＤＣ源かＦＥＴ３０ｂのゲートにノード１ ４て印加され、ＦＥＴ３０ａのゲートはノート１３て接地される。しかし２電流 源手段４０ａ、４Ｏｂ内で使うため選択したトランジスタ４０１ａ、４０１　ｂ 、および４０２ａ、４０２ｂの能力は、回路１０１　ａ。

１０１ｂ内のＤＣバイアス電流に十分な等化を行わない。これらはその動作特性 かノート１２ａ、１２ｂて必要なりＣ電圧安定性を供給するので選択された。ル ープ１０１ａ、１０１ｂのＤＣバイアス電流をさらに等化し、入力から出力を分 離するため、トランジスタ１６ａ、１６ｂかノート１５ａと１５ｂの間、及びＦ 　ＥＴ３０　ａとＦＥＴ３０ｂとの間にカスコード配列を追加された。これら２ つのトランジスタは１．５ｖのＤＣ電圧源てバイアスされる。

光検出器５０“に当った光ファイバ６０からの光波パルスによって、その光検出 器から電流か発生し、その電流か回路１−０１ａのノート１０．１２ａ間の電流 を増やし、回路１０１ｂのノート１０からノード１２ｂへ流れる電流を減少させ る。その結果、回路１０１ａの抵抗器２０における電圧降下が増え、回路１０１ ｂの抵抗器２０における電圧降下は減少する。ノート１５ｂての出力電圧の変化 を測定すると受け取った光波パルスに応した正パルスとなる。ノート１５ａでの 出力電圧の変化を測定すると受け取った光波パルスに応した負パルスとなる。ノ ーｌ”１５ａとノード１５ｂて測定した電圧パルスは大きさか等しいか位相か１ ８０度ずれたものとなる。本実施例ではトランジスタ１６ａ、１６ｂは４０μｍ のチャネル長のＨＥＭＴである。

この具体的な本実施例の作動帯域はＦＥＴ３０ａ、３０ｂの単−利得力ットオフ 周波数の約６５％である。もしサブミクロン級のゲートをもつトランジスタを用 いるなら、この回路の作動帯域はＧＨｚレンジの１０倍台となろう。

本発明に係る回路構成の原理は、ここに例示したものに限定されるものではない ことを当業者なら明確に認識する所である。

これら例示のもの以外の実施例か容易に構成され得る。

ＦＩＧ、１ ＦＩＧ、２ ＦＩＧ、３ ＦＩＧ、４ 国際調査報告 フロントページの続き （７２）発明者　ギムレット、ジェームス　ローレンスアメリカ合衆国、０７７ ３３　ニューシャーシー州、ホームデル、ハントリー　ロード（７２）発明者　 リウ、チンビン アメリカ合衆国、０７７０１　ニューシャーシー州、レッド　バンク、ウニラン ド　ロード　１９

Claims (15)

【特許請求の範囲】
1. １．信号検出器と、 ノードをつなぐ第１及び第２の電源と、ノードをつなぐ前記第１電源とノードを つなぐ前記第２電源間にすべて直列に接続された第１の抵抗器、第１の出力手段 、第１のトランジスタ、及び第１の電流源手段とノードをつなぐ前記第１電源及 びノードをつなぐ前記第２電源間にすべて直列に接続された第２の抵抗器、第２ の出力手段、第２のトランジスタ、及び第２の電流源手段にすべて並列に接続さ れたものと、 を有し、 前記信号検出器が前記第１のトランジスタと第２のトランジスタとの間に接続さ れていることを特徴とするトランスインピーダンス差動増幅回路。
2. ２．信号検出器が光波伝送システムに光学的に結合された光検出器を有するもの であって、該光検出器は出力手段における出力電圧の変化を他の出力手段の出力 電圧と大きさが同一で１８０度異なる位相の出力を第１及び第２トランジスタヘ の入力としての電流を生成するための前記光波伝送システムから光波エネルギー を受信するものである請求項１のトランスインピーダンス差動増幅回路。
3. ３．マイクロ波伝送システムに結合されたミリメータ彼検出器を有する信号検出 器であって、該ミリメータ波検出器が出力手段の出力電圧の変化を他の出力手段 の出力電圧と大きさが同一で１８０度異なる位相の出力を第１及び第２トランジ スタヘの入力としての電流を生成するためのマイクロ波伝送システムから電波エ ネルギーを受信するものである請求項１のトランスインピーダンス差動増幅回路 。
4. ４．ノードを接続する第１トランジスタと第２電源に接続した第３トランジスタ と直列に接続した最小の第３及び第４のトランジスタから成る第１電流源手段、 ノードを接続する前記第２トランジスタと第２電源に直列に接続した最小の前記 第五トランジスタ及び第六トランジスタから成る第２電流源手段を有する請求項 １のトランスインピーダンス差動増幅回路。
5. ５．第１及び第２の出力手段が各々出力ノード及びトランジスタとなっている請 求項１のトランスインピーダンス差動増幅回路。
6. ６．第１及び第２のトランジスタがバイポーラトランジスタとなっている請求項 １のトランスインピーダンス差動増幅回路。
7. ７．第１及び第２のトランジスタが電界効果トランジスタである請求項１のトラ ンスインピーダンス差動増幅回路。
8. ８．ノードに接続される第１及び第２の電源と、第１抵抗器と第１出力手段と第 １トランジスタとから成る第１回路であって、前記第１トランジスタが第１電極 と第２電極と第３電極とを持ち、前記第１抵抗器がノードに接続される第１電源 と前記第１出力手段との間に接続され、前記出力手段か前記第１トランジスタの 前記第１電極に接続されたものと、 第２抵抗器と第２出力手段と第２トランジスタとから成る第２回路であって、前 記第２トランジスタは第１電極と第２電極と第３電極とを持ち、前記第２抵抗器 はノードに接続される第１電源と前記出力手段との間に接続され、前記出力手段 は前記第２トランジスタの前記第１電極に接続されたものと、 前記第１及び第２トランジスタの各第３電極に接続された信号エネルギーを検出 して電流に変換をするための信号検出手段と、 前記第１回路と前記第２回路とをノードに接続された前記第２電源に接続する電 流源手段と、 を有するトランスインピーダンス差動増幅回路。
9. ９．第１直流バイアス源を第１トランジスタの第２電極に接続する手段と、第２ 直流バイアス源を第２トランジスタの第２電極に接続する手段とをさらに有する 請求項８のトランスインピーダンス差動増幅回路。
10. １０．信号検出器が光波伝送システムに光学的に結合した光検出器を有し、それ によって該光検出器が出力手段各々における出力電圧に変化を来す第１及び第２ 回路に入力として電流を生成するために光波伝送システムから受信した光波エネ ルギに応じ、前記出力手段の１方の出力電圧の変化が前記出力手段の他方の出力 に等しいが１８０度位相が異なる請求項９のトランスインピーダンス差動増幅回 路。
11. １１．信号検出器が、マイクロ波伝送システムに結合したミリメータ波検出器を 有し、それによって該ミリメータ波検出器が各出力手段の出力電圧に変動を来す 第１及び第２回路に入力として電流を生成するためにマイクロ波伝送システムか ら受信した電波エネルギーに応じるもので、前記出力手段の１方の出力電圧の変 動が前記出力手段の他方の出力に等しいが１８０度位相が異なる請求項９のトラ ンスインピーダンス差動増幅回路。
12. １２．電流源手段が、第１トランジスタとノードに接続された第２電源との間に 接続された第３トランジスタに少なくとも接続された第３及び第４トランジスタ を有し、該第４トランジスタが第２トランジスタとノードに接続された前記第２ 電源との間に接続されている請求項９のトランスインピーダンス差動増幅回路。
13. １３．第１及び第２トランジスタがバイポーラトランジスタであって、第１電極 がコレクタ電極、第２電極がベース電極、第３電極がエミッタ電極である請求項 ８のトランスインピーダンス差動増幅回路。
14. １４．第１及び第２トランジスタが電界効果トランジスタであって、第１電極が ドレイン電極、第２電極がゲート電極、第３電極がソース電極である請求項８の トランスインピーダンス差動増幅回路。
15. １５．第１共通電源に接続されたインピーダンスを有する負荷を直列に接続した １対の並列回路と、第１と第２と第３の電極を有すトランジスタと、第２共通電 源に接続された定電流手段と、前記第１電極に接続された抵抗器、前記第３電極 に接続された定電流源と、前記第２電極に接続された逆バイアス電圧と、 前記並列回路にブリッジされ前記第３電極間に接続された信号検出手段と、 少なくとも前記トランジスタの第１電極の１つに接続された出力手段と、 を有するトランスインピーダンス差動増幅回路。