JP2001057074A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001057074A5 JP2001057074A5 JP1999228393A JP22839399A JP2001057074A5 JP 2001057074 A5 JP2001057074 A5 JP 2001057074A5 JP 1999228393 A JP1999228393 A JP 1999228393A JP 22839399 A JP22839399 A JP 22839399A JP 2001057074 A5 JP2001057074 A5 JP 2001057074A5
- Authority
- JP
- Japan
- Prior art keywords
- node
- potential
- circuit
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 101710032186 CXCL17 Proteins 0.000 description 1
- 230000003334 potential Effects 0.000 description 1
Images
Description
時刻ｔ１に外部電源電位Ｅｘｔ．Ｖｃｃ１が電源断により降下し、参照電位Ｖｒｅｆである１．０Ｖより低くなると、電位検知部５１は、出力をノードＮ３に出力する。応じてノードＮ３、Ｎ４、Ｎ６はそれぞれ、Ｈ、Ｌ、Ｌレベルとなる。電源電位が供給されないため内部回路２８ａはノードＮｏｕｔに信号を与えない。そこで、ＮチャネルＭＯＳトランジスタ６６が導通状態になることにより、ノードＮｏｕｔをＬレベルに固定する。
内部回路１０２と分圧回路１０４とに供給される電源電位は、等しい３．３Ｖの供給源から電源配線を介して与えられている。
電位検知部２６２、インバータ２６４、レベル変換回路２６６は、図７に示した電位検知部１０１、インバータ１１４、レベル変換回路１１６とそれぞれ同様な回路構成を有するため説明は繰返さない。
電位固定回路２５２は、１．５Ｖの電源電位の降下を検知する電位検知部２８２と、電位検知部２８２の出力を受けて反転するインバータ２８４と、インバータ２８４の出力振幅を増幅するレベル変換回路２８６と、レベル変換回路２８６の出力を受けて反転するインバータ２８８と、インバータ２８８の出力をゲートに受け、ノードＮｏｕｔ７と接地ノードとの間に接続されるＮチャネルＭＯＳトランジスタ２９０とを含む。ノードＮｏｕｔ７は、１．５Ｖの電源電位系の電源で駆動される内部回路２５６の出力ノードである。
電位固定回路２５２は、インバータ２８８の出力ノードであるノードＮ４２と接地ノードとの間に接続され、ゲートがノードＮ４１に接続されるＮチャネルＭＯＳトランジスタ２９２をさらに含む。電位固定回路２５２は、３．３Ｖの電源電位系の回路であるので、３．３Ｖの電源電位が電源断により低下したときに不安定な出力ノードを固定する必要があるからである。
１．５Ｖの電源が再投入されると、時刻ｔ３においてノードＮ５１の電位が検知回路３０８の内部の参照電位より高くなり、信号Ａ１はＨレベルからＬレベルに立下る。しかし、判定回路３１２は、まだ信号Ａ２がＬレベルになっていないため、信号Ｒを出力しないので信号ＱはまだＨレベルである。したがって、ノードＮｏｕｔ８は固定されている。
時刻ｔ４においてノードＮ５２の電位が検知回路３０２の内部の参照電位より高くなると、信号Ａ２はＨレベルからＬレベルに立下る。信号Ａ１、Ａ２が両方ともＬレベルになったので判定回路３１２によって電源断は復旧したと判断され、信号ＱはＬレベルになり、ＮチャネルＭＯＳトランジスタ３２６が非導通となり、ノードＮｏｕｔ８の固定は解除される。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22839399A JP4308985B2 (ja) | 1999-08-12 | 1999-08-12 | 半導体装置 |
| US09/516,780 US6340902B1 (en) | 1999-08-12 | 2000-03-01 | Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation |
| KR1020000027643A KR100352966B1 (ko) | 1999-08-12 | 2000-05-23 | 전원 차단을 자가 검지하여 오동작을 방지할 수 있는다전원 노드를 구비하는 반도체 장치 |
| TW089109905A TW540047B (en) | 1999-08-12 | 2000-05-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22839399A JP4308985B2 (ja) | 1999-08-12 | 1999-08-12 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001057074A JP2001057074A (ja) | 2001-02-27 |
| JP2001057074A5 true JP2001057074A5 (ja) | 2006-08-17 |
| JP4308985B2 JP4308985B2 (ja) | 2009-08-05 |
Family
ID=16875775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22839399A Expired - Fee Related JP4308985B2 (ja) | 1999-08-12 | 1999-08-12 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6340902B1 (ja) |
| JP (1) | JP4308985B2 (ja) |
| KR (1) | KR100352966B1 (ja) |
| TW (1) | TW540047B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5041631B2 (ja) * | 2001-06-15 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP3853195B2 (ja) * | 2001-10-29 | 2006-12-06 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2003229490A (ja) * | 2002-02-05 | 2003-08-15 | Matsushita Electric Ind Co Ltd | 半導体装置とその電源断検査方法 |
| CN100350257C (zh) * | 2002-10-22 | 2007-11-21 | 东京毅力科创株式会社 | 电位固定装置、电位固定方法及电容测量装置 |
| JP4184104B2 (ja) * | 2003-01-30 | 2008-11-19 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2007109337A (ja) * | 2005-10-14 | 2007-04-26 | Elpida Memory Inc | 半導体メモリ装置及びメモリモジュール |
| KR20140066391A (ko) | 2012-11-23 | 2014-06-02 | 삼성전자주식회사 | 서든 파워 오프 감지 회로를 포함하는 불휘발성 메모리 장치 및 그것의 서든 파워 오프 감지 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617473A (en) * | 1984-01-03 | 1986-10-14 | Intersil, Inc. | CMOS backup power switching circuit |
| JPH04285437A (ja) | 1991-03-12 | 1992-10-09 | Fujitsu Ltd | 停電検出装置 |
| JPH06140499A (ja) | 1992-10-27 | 1994-05-20 | Toyota Motor Corp | 半導体集積回路 |
| JPH06208423A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 電源回路 |
| US5510735A (en) * | 1994-12-29 | 1996-04-23 | Motorola, Inc. | Comparator circuit for generating a control signal corresponding to a difference voltage between a battery voltage and a power supply voltage |
| JPH10135424A (ja) | 1996-11-01 | 1998-05-22 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| KR19980034730A (ko) * | 1996-11-08 | 1998-08-05 | 김영환 | 외부 인터페이스 전압 자동검출 반도체 장치 |
| JPH10290526A (ja) | 1997-04-14 | 1998-10-27 | Denso Corp | 車載コンピュータの電源装置 |
-
1999
- 1999-08-12 JP JP22839399A patent/JP4308985B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-01 US US09/516,780 patent/US6340902B1/en not_active Expired - Lifetime
- 2000-05-23 TW TW089109905A patent/TW540047B/zh not_active IP Right Cessation
- 2000-05-23 KR KR1020000027643A patent/KR100352966B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
| KR100422588B1 (ko) | 파워 업 신호 발생 장치 | |
| KR100302589B1 (ko) | 기준전압발생기의스타트업회로 | |
| JP4540610B2 (ja) | 半導体集積回路装置及びそれを用いた電源電圧監視システム | |
| KR19980077728A (ko) | I/o전압 감지형 기판전압 발생회로 | |
| JP2001057074A5 (ja) | ||
| JP4748841B2 (ja) | 半導体装置 | |
| KR900011152A (ko) | 전원전압 강하검파 및 초기화회로 재설정 회로 | |
| KR950035091A (ko) | 반도체집적회로 | |
| US7545128B2 (en) | Regulator circuit | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JP3042473B2 (ja) | クロックバッファ回路 | |
| JP4308985B2 (ja) | 半導体装置 | |
| KR100232892B1 (ko) | 파우어-업 신호 발생회로 | |
| KR960019311A (ko) | 양/음 고전압 발생 전원의 출력전위 리셋회로 | |
| US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
| US9753515B2 (en) | Anti-deadlock circuit for voltage regulator and associated power system | |
| KR100265594B1 (ko) | 파워-업회로 | |
| JP3687477B2 (ja) | パワーオンリセット回路 | |
| KR930007005B1 (ko) | 마이콤의 리세트 회로 | |
| KR100279077B1 (ko) | 반도체장치의승압전압발생기 | |
| JP2002100973A (ja) | パワーオンリセット回路 | |
| JP2010153974A (ja) | コンパレータ及び検出回路 | |
| KR19980082678A (ko) | 반도체 장치의 고전위 생성 수단 및 방법 | |
| KR20030047026A (ko) | 파워-업 신호 발생 장치 |