KR950035091A - 반도체집적회로 - Google Patents

반도체집적회로 Download PDF

Info

Publication number
KR950035091A
KR950035091A KR1019950014622A KR19950014622A KR950035091A KR 950035091 A KR950035091 A KR 950035091A KR 1019950014622 A KR1019950014622 A KR 1019950014622A KR 19950014622 A KR19950014622 A KR 19950014622A KR 950035091 A KR950035091 A KR 950035091A
Authority
KR
South Korea
Prior art keywords
node
transistor
potential
discharge
control
Prior art date
Application number
KR1019950014622A
Other languages
English (en)
Other versions
KR100195975B1 (ko
Inventor
가즈히데 요네야
히로유키 고이누마
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950035091A publication Critical patent/KR950035091A/ko
Application granted granted Critical
Publication of KR100195975B1 publication Critical patent/KR100195975B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Abstract

본 발명은 출력트랜지스터가 온하기 까지의 로스타임을 증가시키는 것이 아니고, 출력노드를 작게하는 것이 가능한 반도체집적회로를 제공한다.
고전원노드 또는 저전원노드와 출력노드 사이에 접속되고 콘트롤노드의 전위에 기초하여 온/오프제어되는 출력트랜지스터와, 상기 콘트롤노드와 저전원 노드 사이에 접속되고, 제1제이신호에 기초한 온/오프제어되는 방전용 트랜지스터를 갖추는 반도체집적회로에 있어서, 상기 방전용 트랜지스터의 온시에 이 방전용 트랜지스터와 같은 동작으로 상기 콘토롤노드를 방전하고, 이 콘트롤노드의 전위가 소정레벨까지 저하한 타이밍에서 그 방전동작을 정지하는 임시용 방전회로를 설치하는 것이다.

Description

반도체집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1도에 나타내는 출력단회로의 구체적인 구성을 나타내는 회로도.

Claims (13)

  1. 고전원노드 또는 저전원노드와 출력노드 사이에 접속되고 콘트롤노드의 전위에 기초하여 온/오프제어되는 출력트랜지스터(4)와, 상기 콘트롤노드와 저전원노드 사이에 접속되고 제1제어신호에 기초하여 온/오프제어되는 방전용 트랜지스터(2)를 갖추는 반도체집적회로에 있어서, 상기 방전용 트랜지스터의 온시에 그 방전용 트랜지스터와 같은 동작으로 하여 상기 콘트롤노드를 방전하고 그 콘트롤노드의 전위가 소정레벨까지 저하된 타이밍에서 그 방전동작을 정지하는 임시용 방전회로(3,3a,3b,3c,3c',3d,3d')를 설치한 것을 특징으로 하는 반도체집적회로.
  2. 제1항에 있어서, 상기 임시용 방전회로는 상기 콘트롤노드와 저전원노드사이에 직렬로 접속된 제1 및 제2트랜지스터(3a,3c)와, 상기 제1제어신호를 입력하고 상기 콘트롤노드의 전위가 상기 소정레벨까지 저하한 타이밍으로 제2제어신호를 출력하는 논리게이트(3b,3b')를 갖추고, 상기 제1 및 제2트랜지스터의 어느 한편은 상기 제1제어신호에 기초하여 상기 방전용 트랜지스터와 동시에 온/오프제어되고, 상기 제1 및 제2트랜지스터의 다른 한편은 상기 방전용 트랜지스터의 오프시에 온상태이고 상기 방전용 트랜지스터의 온시에 상기 제2제어신호에 의해 오프되도록 구성된 것을 특징으로 하는 반도체집적회로.
  3. 제1항에 있어서, 상기 임시용 방전회로는 상기 콘트롤노드의 전위를 검출하는 전위검출수단(3d)과, 상기 콘트롤노드와 저전원노드 사이에 접속되고 상기 전위검출수단의 출력에 기초하여 온/오프제어되는 제3트랜지스터(3c')를 갖추고, 상기 방전용 트랜지스터의 온시에 상기 전위 검출수단에 의해 상기 콘트롤노드의 전위가 상기 소정레벨까지 저하한 것일 검출될 때에 상기 제3트랜지스터를 오프하도록 구성된 것을 특징으로 하는 반도체집적회로.
  4. 제2항에 있어서, 상기 논리게이트는 상기 제1제어신호를 반전하여 상기 제2제어신호를 출력하는 인버터(3b,3b')로 된 것을 특징으로 하는 반도체집저회로.
  5. 제3항에 있어서, 상기 전위 검출수단은 상기 제1제어신호와 상기 콘트롤노드의 전위가 입력되는 NAND게이트(3d')로 구성된 것을 특징으로 하는 반도체집적회로.
  6. 고전원노드 또는 저전원노드와 출력노드 사이에 접속되고 콘트롤노드의 전위에 기초하여 온/오프제어되는 출력트랜지스터(64)와, 고전원노드와 상기 콘트롤노드와 저전원노드 사이에 접속되고 제1제어신호에 기초하여 온/오프제어되는 충전용 트랜지스터(61)를 갖춘 반도체집적회로에 있어서, 상기 충전용 트랜지스터의 온시에 그 충전용 트랜지스터와 같은 동작으로 하여 상기 콘트롤노드를 충전하고, 그 콘트롤 노드의 전위가 소정레벨까지 상승한 타이밍에서 그 충전동작을 정지하는 임시용 충전회로(62,62a,62b,62c)를 설치한 것을 특징으로 하는 반도체집적회로.
  7. 제6항에 있어서, 상기 임시용 충전회로는 고전원노드와 상기 콘트롤노드와의 사이에 직렬로 접속된 제1 및 제2트랜지스터(62a,62c)와, 상기 제1제어신호를 입력하고 상기 콘트롤노드의 전위가 상기 소정레벨까지 상승한 타이밍에서 제2제어신호를 출력하는 논리게이트(62b)를 갖추고, 상기 제1 및 제2트랜지스터의 어느 한편은 상기 제1제어신호에 기초하여 상기 충전용 트랜지스터와 동시에 온/오프제어되고, 상기 제1 및 제2트랜지스터의 다른 한편은 상기 충전용 트랜지스터의 오프시에 온상태로 되며 상기 충전용 트랜지스터의 온시에 상기 제2제어신호에 의해 오프하는 것과 같이 구성된 것을 특징으로 하는 반도체집적회로.
  8. 제7항에 있어서, 상기 논리게이트는 상기 제1제어신호를 반전하여 상기 제2제어신호를 출력하는 인버터(62b)인 것을 특징으로 하는 반도체집적회로.
  9. 제7항에 있어서, 상기 제어신호를 승압하는 승압회로(71)를 설치하고, 그 승압회로의 출력측과 상기 컨트롤노드 사이에 상기 충전용 트랜지스터를 접속함과 동시에 상기 제1 및 제2트랜지스터를 직렬로 접속한 것을 특징으로 하는 반도체집적회로.
  10. 제1항 내지 제5항 중의 어느 한 항에 있어서, 상기 콘트롤노드전위의 상기 소정레벨이 상기 출력트랜지스터의 임계치레벨로 된 것을 특징으로 하는 반도체집적회로.
  11. 제6항 내지 9항 중의 어느 한 항에 있어서, 상기 콘트롤노드전위의 상기 소정레벨이 상기 출력트랜지스터의 임계치레벨로 된 것을 특징으로 하는 반도체집적회로.
  12. 고전원노드와 출력노드 사이에 접속된 제1콘트롤노드의 전위에 기초하여 온/오프제어된 제1출력트랜지스터(4)와, 상기 출력노드와 저전원노드 사이에 접속되고, 제2콘트롤노드의 전위에 기초하여 상기 제1출력트랜지스터에 대하여 상보적으로 온/오프제어된 제2출력트랜지스터(64)와, 상기 제1콘트롤노드와 저전원노드의 사이에 접속되고, 제1제어신호에 기초하여 온/오프 제어되는 방전용 트랜지스터(2)와, 고전원노드와 상기 제2콘트롤노드의 사이에 접속되고, 제2제어신호에 기초하여 상기 방전용 트랜지스터에 대해 상보적으로 온/오프제어되는 충전용 트랜지스터(61)를 갖춘 반도체집적회로에 있어서, 상기 방전용 트랜지스터의 온시에 그 방전용트랜지스터와 공통 동작하여 제1콘트롤노드의 전위를 방전하고, 그 제1콘트롤노드의 전위가 소정레벨까지 저하한 타이밍으로 방전동작을 정지하는 임시용 방전회로(3a,3b,3c)와, 그 상기 충전용 트랜지스터의 온시에 그 충전용 트랜지스터와 공통 동작하여 상기 제2콘트롤노드를 충전하고, 그 제2콘트롤노드의 전위가 소정 레벨까지 상승한 타이밍으로 그 충전동작을 정지하는 임시용 충전회로(62a,62b,26c)를 갖추는 것을 특징으로 하는 반도체집적회로.
  13. 제12항에 있어서, 상기 제1콘트롤노드의 전위의 상기 소정레벨은 상기 제1출력트랜지스터의 임계치레벨이고, 상기 제2콘트롤노드의 전위의 상기 소정레벨은 상기 제2출력트랜지스트의 임계치레벨인 것을 특징으로 하는 반도체집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014622A 1994-05-30 1995-05-30 출력버퍼 KR100195975B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-117022 1994-05-30
JP11702294A JP3202481B2 (ja) 1994-05-30 1994-05-30 半導体集積回路

Publications (2)

Publication Number Publication Date
KR950035091A true KR950035091A (ko) 1995-12-30
KR100195975B1 KR100195975B1 (ko) 1999-06-15

Family

ID=14701512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014622A KR100195975B1 (ko) 1994-05-30 1995-05-30 출력버퍼

Country Status (4)

Country Link
US (1) US5576641A (ko)
JP (1) JP3202481B2 (ko)
KR (1) KR100195975B1 (ko)
TW (1) TW269073B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197188B1 (ko) * 1995-04-17 1999-06-15 모리시다 요이치 고내압회로 및 전압레벨 변환회로
DE19527736C1 (de) * 1995-07-28 1996-11-14 Texas Instruments Deutschland Schaltungsanordnung zur Ansteuerung eines dem Speisekreis einer elektrischen Last zugeordneten MOS-Feldeffekttransistors
US6087852A (en) * 1997-12-19 2000-07-11 Texas Instruments Incorporated Multiplexing a single output node with multiple output circuits with varying output voltages
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US6603817B1 (en) * 2000-03-21 2003-08-05 Mitsubisihi Denki Kabushiki Kaisha Buffer circuit capable of correctly transferring small amplitude signal in synchronization with high speed clock signal
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP4492897B2 (ja) * 2000-06-15 2010-06-30 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100465599B1 (ko) 2001-12-07 2005-01-13 주식회사 하이닉스반도체 데이타 출력 버퍼
US7901036B2 (en) 2007-11-12 2011-03-08 Hon Hai Precision Industry Co., Ltd. Print head unit and method for manufacturing patterned layer on substrate with the same
US8233342B2 (en) * 2008-03-14 2012-07-31 International Business Machines Corporation Apparatus and method for implementing write assist for static random access memory arrays
JP2018121243A (ja) * 2017-01-26 2018-08-02 東芝メモリ株式会社 放電回路及び半導体記憶装置
KR20220000587A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 파워 게이팅 제어 회로 및 이를 포함하는 반도체 장치
CN115903986B (zh) * 2023-02-08 2023-05-16 上海海栎创科技股份有限公司 输入输出电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882507B1 (en) * 1987-07-31 1993-03-16 Output circuit of semiconductor integrated circuit device
JPH01305616A (ja) * 1988-06-02 1989-12-08 Toshiba Corp 半導体集積回路の出力回路
US4908528A (en) * 1988-07-21 1990-03-13 Vlsi Technology, Inc. Input circuit having improved noise immunity

Also Published As

Publication number Publication date
JP3202481B2 (ja) 2001-08-27
TW269073B (ko) 1996-01-21
US5576641A (en) 1996-11-19
JPH07321634A (ja) 1995-12-08
KR100195975B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US6229352B1 (en) Power level detection circuit
US20030214329A1 (en) Power-up signal generator in semiconductor device
US3806738A (en) Field effect transistor push-pull driver
KR950035091A (ko) 반도체집적회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR930015274A (ko) 전원투입 검출회로
KR950000499B1 (ko) 반도체 기억장치
US6046617A (en) CMOS level detection circuit with hysteresis having disable/enable function and method
US5489859A (en) CMOS output circuit with high speed high impedance mode
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
JP2983460B2 (ja) 電源供給感知回路
KR960027317A (ko) 반도체 메모리장치의 데이타 출력 버퍼회로
KR20000022571A (ko) 알씨 지연시간 안정화 회로
US4010388A (en) Low power asynchronous latch
KR0154192B1 (ko) 반도체 소자의 저전압 감지회로
JP3742345B2 (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
EP0343872A2 (en) CMOS power-on reset circuit
KR0167261B1 (ko) 전원공급 제어회로
KR100369362B1 (ko) 저주파 대역 감지를 위한 주파수 디텍터
KR100279077B1 (ko) 반도체장치의승압전압발생기
KR100203868B1 (ko) 파워-온 리셋회로
JPS63119323A (ja) 絶縁ゲ−ト型出力バツフア回路
JPH0156568B2 (ko)
KR100480568B1 (ko) 고전압검출부,및이를구비한반도체메모리장치와반도체메모리장치의모드구별방법
JP2006527580A (ja) 電圧変換器用の制御システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee