JP2983460B2 - 電源供給感知回路 - Google Patents
電源供給感知回路Info
- Publication number
- JP2983460B2 JP2983460B2 JP7333838A JP33383895A JP2983460B2 JP 2983460 B2 JP2983460 B2 JP 2983460B2 JP 7333838 A JP7333838 A JP 7333838A JP 33383895 A JP33383895 A JP 33383895A JP 2983460 B2 JP2983460 B2 JP 2983460B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- differential amplifier
- external voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
- Dram (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】夲発明は、電源供給感知回路（Ｐ
ｏｗｅｒ−ｕｐ ＴｒａｎｓｉｔｉｏｎＤｅｔｅｃｔｉ
ｏｎ Ｃｉｒｃｕｉｔ）に係るもので、詳しくは、印加
する電圧が多様な形態の上昇スロープ（Ｒａｍｐｉｎｇ
Ｓｌｏｐｅ）を有していても、電源の供給を正確に感
知し得る電源供給感知回路に関するものである。
ｏｗｅｒ−ｕｐ ＴｒａｎｓｉｔｉｏｎＤｅｔｅｃｔｉ
ｏｎ Ｃｉｒｃｕｉｔ）に係るもので、詳しくは、印加
する電圧が多様な形態の上昇スロープ（Ｒａｍｐｉｎｇ
Ｓｌｏｐｅ）を有していても、電源の供給を正確に感
知し得る電源供給感知回路に関するものである。
【０００２】
【従来の技術】一般に、各種の集積回路に電源が印加す
ると、ロジックフリップフロップ又はレジスターのよう
な記憶素子（ｓｔｏｒａｇｅ Ｅｌｅｍｅｎｔ）は、電
源の供給を感知した後、所定状態に初期化される過程を
経る。該初期化される過程を経る理由は供給されたパワ
ーが安定状態に至る間に、若し外部から予期しない不要
な動作が発生する場合、不利な動作発生から防止するた
めである。このような初期化の過程は、電源供給感知回
路に電源が印加され、電源供給感知パルス（ＰＴＤ Ｐ
ｕｌｓｅ；Ｐｏｗｅｒ−ｕｐ Ｔｒａｎｓｉｔｉｏｎ
Ｄｅｔｅｃｔｉｏｎ Ｐｕｌｓｅ）が発生して、該電源
供給感知パルスが各記憶素子に供給されることにより行
われる。
ると、ロジックフリップフロップ又はレジスターのよう
な記憶素子（ｓｔｏｒａｇｅ Ｅｌｅｍｅｎｔ）は、電
源の供給を感知した後、所定状態に初期化される過程を
経る。該初期化される過程を経る理由は供給されたパワ
ーが安定状態に至る間に、若し外部から予期しない不要
な動作が発生する場合、不利な動作発生から防止するた
めである。このような初期化の過程は、電源供給感知回
路に電源が印加され、電源供給感知パルス（ＰＴＤ Ｐ
ｕｌｓｅ；Ｐｏｗｅｒ−ｕｐ Ｔｒａｎｓｉｔｉｏｎ
Ｄｅｔｅｃｔｉｏｎ Ｐｕｌｓｅ）が発生して、該電源
供給感知パルスが各記憶素子に供給されることにより行
われる。
【０００３】そして、このような従来電源供給感知回路
においては、図４に示したように、ゲート端子が接地さ
れソース端子に印加した外部電圧Ｖｄｄがドレイン端子
に伝達されるＰＭＯＳトランジスター１と、該ＰＭＯＳ
トランジスター１のドレイン端子にソース端子が連結さ
れゲート端子及びドレイン端子が相互接続してノードＮ
Ｄ１に連結されるＰＭＯＳトランジスター２と、ソース
端子及びドレイン端子が外部電圧と前記ノードＮＤ１間
に連結されゲート端子にはインバーター７の出力信号が
フィードバックして印加されるＰＭＯＳトランジスター
３と、前記ノードＮＤ１にゲート端子が連結されドレイ
ン端子及びソース端子が接地されるＮＭＯＳキャパシタ
ー４と、前記ノードＮＤ１の出力信号を順次反転する各
インバーター５、６、７と、前記各ＰＭＯＳトランジス
ター１、２の各ドレイン端子及びソース端子に連結され
るＰＭＯＳキャパシター８と、前記インバーター５の出
力端子のノードＮＤ２にゲート端子が連結されドレイン
端子及びソース端子が外部電圧に連結されるＰＭＯＳキ
ャパシター９と、前記インバーター７の出力信号により
電源供給感知パルスを発生するパルス発生部１０と、を
備えていた。
においては、図４に示したように、ゲート端子が接地さ
れソース端子に印加した外部電圧Ｖｄｄがドレイン端子
に伝達されるＰＭＯＳトランジスター１と、該ＰＭＯＳ
トランジスター１のドレイン端子にソース端子が連結さ
れゲート端子及びドレイン端子が相互接続してノードＮ
Ｄ１に連結されるＰＭＯＳトランジスター２と、ソース
端子及びドレイン端子が外部電圧と前記ノードＮＤ１間
に連結されゲート端子にはインバーター７の出力信号が
フィードバックして印加されるＰＭＯＳトランジスター
３と、前記ノードＮＤ１にゲート端子が連結されドレイ
ン端子及びソース端子が接地されるＮＭＯＳキャパシタ
ー４と、前記ノードＮＤ１の出力信号を順次反転する各
インバーター５、６、７と、前記各ＰＭＯＳトランジス
ター１、２の各ドレイン端子及びソース端子に連結され
るＰＭＯＳキャパシター８と、前記インバーター５の出
力端子のノードＮＤ２にゲート端子が連結されドレイン
端子及びソース端子が外部電圧に連結されるＰＭＯＳキ
ャパシター９と、前記インバーター７の出力信号により
電源供給感知パルスを発生するパルス発生部１０と、を
備えていた。
【０００４】又、このように構成された従来電源供給感
知回路の作用を説明すると次のようであった。先ず回路
に外部電圧が印加すると、該電圧は夫々ターンオンされ
たＰＭＯＳトランジスター１、２を通ってノードＮＤ１
に伝達され、該ノードＮＤ１の電圧はＮＭＯＳキャパシ
ター４を通って所定時間（Ｒ−Ｃ遅延時間）遅延された
後、インバーター５に伝達される。従って、前記ノード
ＮＤ１の出力信号は、印加された外部電圧が所定時間遅
延された形態に表れ、初期にロー状態であったノードＮ
Ｄ１の電圧はハイ状態に遷移され、該ハイ状態の電圧は
各インバーター５、６、７に印加し、順次反転される。
一方、ＰＭＯＳトランジスター３は、前記ノードＮＤ１
がロー状態の場合、前記インバーター７からハイ状態の
出力信号が印加してターンオフされるが、前記ノードＮ
Ｄ１がハイ状態に遷移されると、前記インバーター７か
らロー状態の出力信号が印加してターンオンされ、前記
ノードＮＤ１の状態をハイ状態に維持させる。即ち、該
ＰＭＯＳトランジスター３は、動作初期に前記ノードＮ
Ｄ１をロー状態に維持させ、Ｒ−Ｃ遅延後には該ノード
ＮＤ１をハイ状態に維持させる。且つ、ＰＭＯＳトラン
ジスター１からＰＭＯＳトランジスター２に流れる電流
の量はＰＭＯＳキャパシター８により調整され、前記ノ
ードＮＤ１がロー状態の場合、ＰＭＯＳキャパシター９
によりノードＮＤ２はハイ状態になるので、前記インバ
ーター７の出力信号がハイ状態になり、前記ＰＭＯＳト
ランジスター３はターンオフされる。又、インバーター
７の出力信号がハイ状態からロー状態に遷移されると、
パルス発生部１０からは電源供給感知パルスが発生され
る。
知回路の作用を説明すると次のようであった。先ず回路
に外部電圧が印加すると、該電圧は夫々ターンオンされ
たＰＭＯＳトランジスター１、２を通ってノードＮＤ１
に伝達され、該ノードＮＤ１の電圧はＮＭＯＳキャパシ
ター４を通って所定時間（Ｒ−Ｃ遅延時間）遅延された
後、インバーター５に伝達される。従って、前記ノード
ＮＤ１の出力信号は、印加された外部電圧が所定時間遅
延された形態に表れ、初期にロー状態であったノードＮ
Ｄ１の電圧はハイ状態に遷移され、該ハイ状態の電圧は
各インバーター５、６、７に印加し、順次反転される。
一方、ＰＭＯＳトランジスター３は、前記ノードＮＤ１
がロー状態の場合、前記インバーター７からハイ状態の
出力信号が印加してターンオフされるが、前記ノードＮ
Ｄ１がハイ状態に遷移されると、前記インバーター７か
らロー状態の出力信号が印加してターンオンされ、前記
ノードＮＤ１の状態をハイ状態に維持させる。即ち、該
ＰＭＯＳトランジスター３は、動作初期に前記ノードＮ
Ｄ１をロー状態に維持させ、Ｒ−Ｃ遅延後には該ノード
ＮＤ１をハイ状態に維持させる。且つ、ＰＭＯＳトラン
ジスター１からＰＭＯＳトランジスター２に流れる電流
の量はＰＭＯＳキャパシター８により調整され、前記ノ
ードＮＤ１がロー状態の場合、ＰＭＯＳキャパシター９
によりノードＮＤ２はハイ状態になるので、前記インバ
ーター７の出力信号がハイ状態になり、前記ＰＭＯＳト
ランジスター３はターンオフされる。又、インバーター
７の出力信号がハイ状態からロー状態に遷移されると、
パルス発生部１０からは電源供給感知パルスが発生され
る。
【０００５】
【発明が解決しようとする課題】然るに、このように構
成された従来電源供給感知回路においては、印加する外
部電圧の上昇が緩慢（Ｓｌｏｗ Ｒａｍｐｉｎｇ）なと
き及び急激（ＦａｓｔＲａｍｐｉｎｇ）なときに、電圧
の上昇スロープ（Ｒａｍｐｉｎｇ Ｓｌｏｐｅ）の変化
によりノードＮＤ１に表れる電圧の遅延時間の変化幅が
大きくなるので、電源の供給を正確に感知することが難
しくなるという不都合な点があった。且つ、電源の供給
が急に中断された後、直ちに再供給される場合も電源の
供給を正確に感知することが難しくなるという不都合な
点があった。
成された従来電源供給感知回路においては、印加する外
部電圧の上昇が緩慢（Ｓｌｏｗ Ｒａｍｐｉｎｇ）なと
き及び急激（ＦａｓｔＲａｍｐｉｎｇ）なときに、電圧
の上昇スロープ（Ｒａｍｐｉｎｇ Ｓｌｏｐｅ）の変化
によりノードＮＤ１に表れる電圧の遅延時間の変化幅が
大きくなるので、電源の供給を正確に感知することが難
しくなるという不都合な点があった。且つ、電源の供給
が急に中断された後、直ちに再供給される場合も電源の
供給を正確に感知することが難しくなるという不都合な
点があった。
【０００６】それで、このような問題点を解決するた
め、夲発明者達は研究を重ねた結果、次のような電源供
給感知回路を提供しようとするものである。
め、夲発明者達は研究を重ねた結果、次のような電源供
給感知回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】夲発明の目的は、印加す
る電圧の上昇スロープが多様な形態の場合においても、
電源の供給を正確に感知し得る電源供給感知回路を提供
しようとするものである。
る電圧の上昇スロープが多様な形態の場合においても、
電源の供給を正確に感知し得る電源供給感知回路を提供
しようとするものである。
【０００８】又、夲発明の他の目的は、電源の供給が供
給中一時中断された後、直ちに再供給されても、該電源
の供給を正確に感知し得る電源供給感知回路を提供しよ
うとするものである。
給中一時中断された後、直ちに再供給されても、該電源
の供給を正確に感知し得る電源供給感知回路を提供しよ
うとするものである。
【０００９】そして、このような本発明の目的は、印加
する外部電圧をノードに伝達するＰＭＯＳトランジスタ
と、このノードの出力信号を受けるインバータ列と、該
インバータ列の出力信号に従って電源供給感知信号の電
源供給感知パルスを発生するパルス発生部とを備える電
源供給感知回路において、入力する外部電圧を所定時間
遅延させる遅延部と、一方側入力端子と他方側入力端子
とを有し、該遅延部で遅延されて該一方側入力端子に印
加される外部電圧と遅延されずに直接該他方側入力端子
に印加される外部電圧のレベルを比較し、該比較結果を
ノードに連結される出力端子に出力する差動増幅器と、
該差動増幅器の出力信号と外部電圧とに従って、外部電
圧が印加された初期においては差動増幅器をイネーブル
させ、かつ差動増幅器の出力信号が遅延部からの遅延さ
れた外部電圧が安定状態になったことを示すときには差
動増幅器をディスエーブルさせる差動増幅器制御手段と
を備える電源供給感知回路を提供することにより達成さ
れる。
する外部電圧をノードに伝達するＰＭＯＳトランジスタ
と、このノードの出力信号を受けるインバータ列と、該
インバータ列の出力信号に従って電源供給感知信号の電
源供給感知パルスを発生するパルス発生部とを備える電
源供給感知回路において、入力する外部電圧を所定時間
遅延させる遅延部と、一方側入力端子と他方側入力端子
とを有し、該遅延部で遅延されて該一方側入力端子に印
加される外部電圧と遅延されずに直接該他方側入力端子
に印加される外部電圧のレベルを比較し、該比較結果を
ノードに連結される出力端子に出力する差動増幅器と、
該差動増幅器の出力信号と外部電圧とに従って、外部電
圧が印加された初期においては差動増幅器をイネーブル
させ、かつ差動増幅器の出力信号が遅延部からの遅延さ
れた外部電圧が安定状態になったことを示すときには差
動増幅器をディスエーブルさせる差動増幅器制御手段と
を備える電源供給感知回路を提供することにより達成さ
れる。
【００１０】
【作用】外部電圧が電源供給感知回路に印加する場合、
直接印加する外部電圧と、所定時間遅延されて入力する
外部電圧とのレベルが比較され、該外部電圧の状態に従
い差動増幅器がイネーブル又はディスエーブルされ、外
部電圧の上昇スロープの状態に関係なく、電源の供給が
正確に感知される。
直接印加する外部電圧と、所定時間遅延されて入力する
外部電圧とのレベルが比較され、該外部電圧の状態に従
い差動増幅器がイネーブル又はディスエーブルされ、外
部電圧の上昇スロープの状態に関係なく、電源の供給が
正確に感知される。
【００１１】
【実施例】以下夲発明の実施例に対し図面を用いて説明
する。図１に示したように、夲発明に係る電源供給感知
回路の第１実施例においては、遅延せずに入力する外部
電圧Ｖｄｄと所定時間遅延されて入力する外部電圧のレ
ベルとを比較しその結果を出力する差動増幅器２０と、
該差動増幅器２０により制御され一方側端子に印加する
外部電圧Ｖｄｄを所定時間遅延させて該差動増幅器２０
に出力する遅延部３０と、外部電圧Ｖｄｄがハイ状態か
らロー状態に遷移されるとき該外部電圧Ｖｄｄの状態に
従うように第１ノードＮ１を制御するノード制御部４０
と、前記第１ノードＮ１の電圧状態に従い外部電圧及び
差動増幅器２０の反転された出力信号により該差動増幅
器２０を所定時間イネーブルさせる差動増幅器イネーブ
ル部５０と、外部電圧にソース端子が連結されゲート端
子が接地されドレイン端子が第２ノードＮ２に連結され
て印加する外部電圧を該第２ノードＮ２に伝達するＰＭ
ＯＳトランジスター６１と、第４ノードＮ４の出力信号
を反転する各インバーター６２ー６６と、該インバータ
ー６６の出力信号により電源供給感知信号の電源供給感
知パルスを発生するパルス発生部７０と、を備えてい
る。
する。図１に示したように、夲発明に係る電源供給感知
回路の第１実施例においては、遅延せずに入力する外部
電圧Ｖｄｄと所定時間遅延されて入力する外部電圧のレ
ベルとを比較しその結果を出力する差動増幅器２０と、
該差動増幅器２０により制御され一方側端子に印加する
外部電圧Ｖｄｄを所定時間遅延させて該差動増幅器２０
に出力する遅延部３０と、外部電圧Ｖｄｄがハイ状態か
らロー状態に遷移されるとき該外部電圧Ｖｄｄの状態に
従うように第１ノードＮ１を制御するノード制御部４０
と、前記第１ノードＮ１の電圧状態に従い外部電圧及び
差動増幅器２０の反転された出力信号により該差動増幅
器２０を所定時間イネーブルさせる差動増幅器イネーブ
ル部５０と、外部電圧にソース端子が連結されゲート端
子が接地されドレイン端子が第２ノードＮ２に連結され
て印加する外部電圧を該第２ノードＮ２に伝達するＰＭ
ＯＳトランジスター６１と、第４ノードＮ４の出力信号
を反転する各インバーター６２ー６６と、該インバータ
ー６６の出力信号により電源供給感知信号の電源供給感
知パルスを発生するパルス発生部７０と、を備えてい
る。
【００１２】そして、前記差動増幅器２０においては、
一般の差動増幅器であって、二つのＮＭＯＳトランジス
ター２３、２４の各ソース端子の接続点と、電流ソース
を形成するＮＭＯＳトランジスター２６間に、ＮＭＯＳ
トランジスター２５が追加連結されている。前記ＮＭＯ
Ｓトランジスター２５は、ゲート端子が前記ＮＭＯＳト
ランジスター２３のドレイン端子に接続され、外部電圧
の低い場合においても増幅度を良好にさせる役割を行
う。前記ＮＭＯＳトランジスター２６のゲート端子には
第３ノードＮ３が接続されている。
一般の差動増幅器であって、二つのＮＭＯＳトランジス
ター２３、２４の各ソース端子の接続点と、電流ソース
を形成するＮＭＯＳトランジスター２６間に、ＮＭＯＳ
トランジスター２５が追加連結されている。前記ＮＭＯ
Ｓトランジスター２５は、ゲート端子が前記ＮＭＯＳト
ランジスター２３のドレイン端子に接続され、外部電圧
の低い場合においても増幅度を良好にさせる役割を行
う。前記ＮＭＯＳトランジスター２６のゲート端子には
第３ノードＮ３が接続されている。
【００１３】且つ、前記遅延部３０においては、前記差
動増幅器２０の出力信号により制御され一方側端子に印
加する外部電圧を夫々伝達する各ＰＭＯＳトランジスタ
ー３１ー３３と、該ＰＭＯＳトランジスター３３の他方
側端子と前記差動増幅器２０の一方側入力端子間に連結
され前記各ＰＭＯＳトランジスター３１ー３３から伝達
された外部電圧を充電させ印加した外部電圧を所定時間
遅延させて前記差動増幅器２０に出力する各ＮＭＯＳキ
ャパシター３４、３５と、を備えている。又、前記ノー
ド制御部４０においては、前記各ＰＭＯＳトランジスタ
ー３１ー３３と並列に連結されるＮＭＯＳトランジスタ
ー４２と、該ＮＭＯＳトランジスター４２のゲート及び
ドレイン端子に接続された抵抗４１と、を備え、ゲート
及びソース端子は前記第１ノードＮ１に接続されてい
る。
動増幅器２０の出力信号により制御され一方側端子に印
加する外部電圧を夫々伝達する各ＰＭＯＳトランジスタ
ー３１ー３３と、該ＰＭＯＳトランジスター３３の他方
側端子と前記差動増幅器２０の一方側入力端子間に連結
され前記各ＰＭＯＳトランジスター３１ー３３から伝達
された外部電圧を充電させ印加した外部電圧を所定時間
遅延させて前記差動増幅器２０に出力する各ＮＭＯＳキ
ャパシター３４、３５と、を備えている。又、前記ノー
ド制御部４０においては、前記各ＰＭＯＳトランジスタ
ー３１ー３３と並列に連結されるＮＭＯＳトランジスタ
ー４２と、該ＮＭＯＳトランジスター４２のゲート及び
ドレイン端子に接続された抵抗４１と、を備え、ゲート
及びソース端子は前記第１ノードＮ１に接続されてい
る。
【００１４】更に、前記差動増幅器イネーブル部５０に
おいては、前記第２ノードＮ２に表れる信号を反転する
インバーター５１と、前記第１ノードＮ１の状態に従い
前記第４ノードＮ４に表れる信号を伝達するＮＭＯＳト
ランジスター５２と、第３ノードＮ３にゲート端子が連
結されドレイン端子及びソース端子が共通接続されて外
部電圧の印加されるＰＭＯＳキャパシター５３と、を備
え、前記第３ノードＮ３の出力信号が前記差動増幅器２
０のＮＭＯＳトランジスター２６に印加すると該差動増
幅器２０はイネーブル／ディスエーブルされるようにな
っている。このようにそれらノード制御部４０及び差動
増幅器イネーブル部５０は前記差動増幅器２０を制御す
る差動増幅器制御手段として動作される。且つ、前記パ
ルス発生部７０においては、前記インバーター６６の出
力信号を反転して出力する各インバーター７１ー７５と
それらインバーター７１ー７５から反転されて出力する
信号を否定論理積するＮＡＮＤゲート７６と、該ＮＡＮ
Ｄゲート７６の出力信号を反転して出力するインバータ
ー７７と、を備えている。
おいては、前記第２ノードＮ２に表れる信号を反転する
インバーター５１と、前記第１ノードＮ１の状態に従い
前記第４ノードＮ４に表れる信号を伝達するＮＭＯＳト
ランジスター５２と、第３ノードＮ３にゲート端子が連
結されドレイン端子及びソース端子が共通接続されて外
部電圧の印加されるＰＭＯＳキャパシター５３と、を備
え、前記第３ノードＮ３の出力信号が前記差動増幅器２
０のＮＭＯＳトランジスター２６に印加すると該差動増
幅器２０はイネーブル／ディスエーブルされるようにな
っている。このようにそれらノード制御部４０及び差動
増幅器イネーブル部５０は前記差動増幅器２０を制御す
る差動増幅器制御手段として動作される。且つ、前記パ
ルス発生部７０においては、前記インバーター６６の出
力信号を反転して出力する各インバーター７１ー７５と
それらインバーター７１ー７５から反転されて出力する
信号を否定論理積するＮＡＮＤゲート７６と、該ＮＡＮ
Ｄゲート７６の出力信号を反転して出力するインバータ
ー７７と、を備えている。
【００１５】このように構成された本発明に係る電源供
給感知回路の第１の実施例の作用を説明すると次のよう
である。まず、回路に外部電圧Ｖｄｄが印加すると、初
期にはＮＭＯＳキャパシタ３４、３５により第１ノード
Ｎ１がロー状態に維持され、該第１ノードＮ１のロー状
態によりＮＭＯＳトランジスタ５２はターンオフされ
る。また、外部電圧は、そのゲート電極が接地されてタ
ーンオン状態のＰＭＯＳトランジスタ６１を通って第２
ノードＮ２に印加されるので、該第２のノードＮ２はハ
イ状態に転換される。次いで、該第２ノードＮ２のハイ
状態の電圧はインバータ５１でロー状態に反転され、第
１ノードＮ４にロー状態として現れるが、該ロー状態は
前記ターンオフされたＮＭＯＳトランジスタ５２により
第３ノードＮ３に伝達されなくなるため、該第３ノード
Ｎ３は、電気的にフローティング状態とされ、ＰＭＯＳ
キャパシタ５３のキャパシタンスカップリング作用によ
り該第３ノードＮ３がハイ状態に上昇される。
給感知回路の第１の実施例の作用を説明すると次のよう
である。まず、回路に外部電圧Ｖｄｄが印加すると、初
期にはＮＭＯＳキャパシタ３４、３５により第１ノード
Ｎ１がロー状態に維持され、該第１ノードＮ１のロー状
態によりＮＭＯＳトランジスタ５２はターンオフされ
る。また、外部電圧は、そのゲート電極が接地されてタ
ーンオン状態のＰＭＯＳトランジスタ６１を通って第２
ノードＮ２に印加されるので、該第２のノードＮ２はハ
イ状態に転換される。次いで、該第２ノードＮ２のハイ
状態の電圧はインバータ５１でロー状態に反転され、第
１ノードＮ４にロー状態として現れるが、該ロー状態は
前記ターンオフされたＮＭＯＳトランジスタ５２により
第３ノードＮ３に伝達されなくなるため、該第３ノード
Ｎ３は、電気的にフローティング状態とされ、ＰＭＯＳ
キャパシタ５３のキャパシタンスカップリング作用によ
り該第３ノードＮ３がハイ状態に上昇される。
【００１６】その後、該第３ノードＮ３のハイ状態によ
りＮＭＯＳトランジスタ２６がオンされ、差動増幅器２
０の動作が開始される。該差動増幅器２０に入力する電
圧としては、ＮＭＯＳトランジスタ２４のゲート端子に
直接印加する外部電圧と、所定時間遅延されてＮＭＯＳ
トランジスタ２３のゲート端子に印加する電圧とがあ
る。該ＮＭＯＳトランジスタ２３のゲート端子に印加す
る電圧としては、外部電圧が各ＰＭＯＳトランジスタ３
１−３３と各ＮＭＯＳキャパシタ３４、３５とにより所
定時間（Ｒ−Ｃ遅延時間）遅延して入力される。すなわ
ち、外部電圧が印加した後、前記差動増輻器２０が動作
を開始する以前までは、ターンオンされたＰＭＯＳトラ
ンジスタ６１により第２ノードＮ２はハイ状態を維持
し、該第２ノードＮ２のハイ状態により各ＰＭＯＳトラ
ンジスタ３１−３３はすべてターンオフされる。次い
で、第３ノードＮ３がハイ状態に駆動され、差動増幅器
２０か動作すると、該差動増幅器２０には電流が各トラ
ンジスタ２２、２４、２５、２６を通って流れるので、
前記第２ノードＮ２に現れる差動増幅器２０の出力信号
はロー状態になる。該第２ノードＮ２は、ゲート端子が
接地されて常時ターンオン状態のＰＭＯＳトランジスタ
６１により入力する外部電圧がハイ状態に維持しようと
するが、該ＰＭＯＳトランジスタ６１の大きなチャネル
抵抗値により前記第２ノードＮ２はロー状態に遷移され
る。
りＮＭＯＳトランジスタ２６がオンされ、差動増幅器２
０の動作が開始される。該差動増幅器２０に入力する電
圧としては、ＮＭＯＳトランジスタ２４のゲート端子に
直接印加する外部電圧と、所定時間遅延されてＮＭＯＳ
トランジスタ２３のゲート端子に印加する電圧とがあ
る。該ＮＭＯＳトランジスタ２３のゲート端子に印加す
る電圧としては、外部電圧が各ＰＭＯＳトランジスタ３
１−３３と各ＮＭＯＳキャパシタ３４、３５とにより所
定時間（Ｒ−Ｃ遅延時間）遅延して入力される。すなわ
ち、外部電圧が印加した後、前記差動増輻器２０が動作
を開始する以前までは、ターンオンされたＰＭＯＳトラ
ンジスタ６１により第２ノードＮ２はハイ状態を維持
し、該第２ノードＮ２のハイ状態により各ＰＭＯＳトラ
ンジスタ３１−３３はすべてターンオフされる。次い
で、第３ノードＮ３がハイ状態に駆動され、差動増幅器
２０か動作すると、該差動増幅器２０には電流が各トラ
ンジスタ２２、２４、２５、２６を通って流れるので、
前記第２ノードＮ２に現れる差動増幅器２０の出力信号
はロー状態になる。該第２ノードＮ２は、ゲート端子が
接地されて常時ターンオン状態のＰＭＯＳトランジスタ
６１により入力する外部電圧がハイ状態に維持しようと
するが、該ＰＭＯＳトランジスタ６１の大きなチャネル
抵抗値により前記第２ノードＮ２はロー状態に遷移され
る。
【００１７】次いで、該第２ノードＮ２のロー状態の遷
移により前記各ＰＭＯＳトランジスター３１ー３３は全
てターンオンされ、それらターンオンされた各ＰＭＯＳ
トランジスター３１ー３３と各ＮＭＯＳキャパシター３
４、３５とを外部電圧が順次経てＲ−Ｃ遅延時間だけ遅
延され、該遅延された電圧はＮＭＯＳトランジスター２
３のゲート端子に印加される。その後、該ＮＭＯＳトラ
ンジスター２３に印加した電圧は時間が経過するにつれ
て最大レベル（Ｆｕｌｌ Ｖｃｃ）に上昇され、前記差
動増幅器２０に印加した二つの電圧レベルが殆ど同様に
なると、該差動増幅器２０の出力端子の第２ノードＮ２
は再びハイ状態に遷移される。次いで、該第２ノードＮ
２のハイ状態の電圧がインバーター５１のしきい値電圧
を越えると、第４ノードＮ４の電圧はハイ状態からロー
状態に遷移され、オン状態のＮＭＯＳトランジスター５
２を通って第３ノードＮ３に印加され、差動増幅器２０
がディスエーブルして動作が停止される。
移により前記各ＰＭＯＳトランジスター３１ー３３は全
てターンオンされ、それらターンオンされた各ＰＭＯＳ
トランジスター３１ー３３と各ＮＭＯＳキャパシター３
４、３５とを外部電圧が順次経てＲ−Ｃ遅延時間だけ遅
延され、該遅延された電圧はＮＭＯＳトランジスター２
３のゲート端子に印加される。その後、該ＮＭＯＳトラ
ンジスター２３に印加した電圧は時間が経過するにつれ
て最大レベル（Ｆｕｌｌ Ｖｃｃ）に上昇され、前記差
動増幅器２０に印加した二つの電圧レベルが殆ど同様に
なると、該差動増幅器２０の出力端子の第２ノードＮ２
は再びハイ状態に遷移される。次いで、該第２ノードＮ
２のハイ状態の電圧がインバーター５１のしきい値電圧
を越えると、第４ノードＮ４の電圧はハイ状態からロー
状態に遷移され、オン状態のＮＭＯＳトランジスター５
２を通って第３ノードＮ３に印加され、差動増幅器２０
がディスエーブルして動作が停止される。
【００１８】従って、差動増幅器２０を通る電流は存在
しなくなるので、前記第２ノードＮ２は恒常ターンオン
を維持するＰＭＯＳトランジスター６１により損失なし
に継続ハイ状態を維持し、該第２ノードＮ２からハイ状
態の遷移信号が発生すると、該遷移信号は各インバータ
ー６２ー６６を通ってパルス発生部７０に印加され、電
源供給感知パルスが発生される。即ち、第２ノードＮ２
がハイ状態になると電源供給感知パルスが発生され、各
ＰＭＯＳトランジスター３１ー３３は全てターンオフさ
れる。
しなくなるので、前記第２ノードＮ２は恒常ターンオン
を維持するＰＭＯＳトランジスター６１により損失なし
に継続ハイ状態を維持し、該第２ノードＮ２からハイ状
態の遷移信号が発生すると、該遷移信号は各インバータ
ー６２ー６６を通ってパルス発生部７０に印加され、電
源供給感知パルスが発生される。即ち、第２ノードＮ２
がハイ状態になると電源供給感知パルスが発生され、各
ＰＭＯＳトランジスター３１ー３３は全てターンオフさ
れる。
【００１９】一方、外部電圧が０ＶからＶｄｄへ上昇す
るとき、ノード制御部４０においては、抵抗４１の抵抗
値が極めて大きな値（約５ＴΩ）に設定されており、Ｎ
ＭＯＳトランジスタ４２もゲートおよびソース端子が共
通接続されてターンオフされるので、該抵抗４１の一端
の外部電圧は第１ノードＮ１に伝達される。しかし、外
部電圧がＶｄｄから０Ｖに降下する場合は、ＮＭＯＳト
ランジスタ４２は、電圧レベルの高い端子がドレイン端
子であり、かつ低い方の端子がソース端子となるため、
前記ＮＭＯＳトランジスタ４２のドレインおよびソース
端子は相互交換され、それらドレインおよびソース端子
が相互交換されるとゲートおよびドレイン端子が共通接
続されるので、ＮＭＯＳトランジスタ４２はターンオン
され、各ＮＭＯＳキャパシタ３４、３５の充電電圧が直
ちに放電される。すなわち、該ノード制御部４０は、外
部電圧が０ＶからＶｄｄに上昇するときには、単に、抵
抗４１の抵抗値と遅延部３０のキャパシタの容量値とに
より決定されるＲＣ時定数に従って第１ノードＮ１の電
圧レベルを緩やかに上昇させるだけであり、ＮＭＯＳト
ランジスタ４２のドレインおよびソース端子はそれぞ
れ、外部電圧を受ける端子および第１ノードＮ１に接続
される端子に維持されており、何ら外部電圧降下時のよ
うにドレインおよびソース端子を逆転させてはいない。
しかしながら、この外部電圧がＶｄｄから０Ｖに降下す
るときには、このノード制御部４０は、第１ノードＮ１
の電圧レベルを外部電圧の降下と同時に降下させ、もし
ハイ状態の外部電圧が０Ｖに降下した後再びハイ状態に
上昇する場合、第１ノードＮ１の状態を外部電圧の変化
に従って変化させる。したがって、第１のノードＮ１の
状態変化により、ＮＭＯＳトランジスタ５２のスイッチ
ングが制御され、該ＮＭＯＳトランジスタ５２により差
動増幅器２０が制御されて、外部電圧と遅延外部電圧が
差動増幅されて外部電圧の遮断時再び差動増幅器２０が
増幅動作を行なうことによりパルス発生回路７０からパ
ルスが発生されることになり、したがって外部電圧の瞬
間的な遮断を正確に検知することができ、本発明に係る
電源供給感知回路は外部電圧の変化を正確に感知し得る
ようになる。
るとき、ノード制御部４０においては、抵抗４１の抵抗
値が極めて大きな値（約５ＴΩ）に設定されており、Ｎ
ＭＯＳトランジスタ４２もゲートおよびソース端子が共
通接続されてターンオフされるので、該抵抗４１の一端
の外部電圧は第１ノードＮ１に伝達される。しかし、外
部電圧がＶｄｄから０Ｖに降下する場合は、ＮＭＯＳト
ランジスタ４２は、電圧レベルの高い端子がドレイン端
子であり、かつ低い方の端子がソース端子となるため、
前記ＮＭＯＳトランジスタ４２のドレインおよびソース
端子は相互交換され、それらドレインおよびソース端子
が相互交換されるとゲートおよびドレイン端子が共通接
続されるので、ＮＭＯＳトランジスタ４２はターンオン
され、各ＮＭＯＳキャパシタ３４、３５の充電電圧が直
ちに放電される。すなわち、該ノード制御部４０は、外
部電圧が０ＶからＶｄｄに上昇するときには、単に、抵
抗４１の抵抗値と遅延部３０のキャパシタの容量値とに
より決定されるＲＣ時定数に従って第１ノードＮ１の電
圧レベルを緩やかに上昇させるだけであり、ＮＭＯＳト
ランジスタ４２のドレインおよびソース端子はそれぞ
れ、外部電圧を受ける端子および第１ノードＮ１に接続
される端子に維持されており、何ら外部電圧降下時のよ
うにドレインおよびソース端子を逆転させてはいない。
しかしながら、この外部電圧がＶｄｄから０Ｖに降下す
るときには、このノード制御部４０は、第１ノードＮ１
の電圧レベルを外部電圧の降下と同時に降下させ、もし
ハイ状態の外部電圧が０Ｖに降下した後再びハイ状態に
上昇する場合、第１ノードＮ１の状態を外部電圧の変化
に従って変化させる。したがって、第１のノードＮ１の
状態変化により、ＮＭＯＳトランジスタ５２のスイッチ
ングが制御され、該ＮＭＯＳトランジスタ５２により差
動増幅器２０が制御されて、外部電圧と遅延外部電圧が
差動増幅されて外部電圧の遮断時再び差動増幅器２０が
増幅動作を行なうことによりパルス発生回路７０からパ
ルスが発生されることになり、したがって外部電圧の瞬
間的な遮断を正確に検知することができ、本発明に係る
電源供給感知回路は外部電圧の変化を正確に感知し得る
ようになる。
【００２０】そして、夲発明に係る電源供給感知回路の
第２実施例として次のように構成して使用することもで
きる。即ち、図２に示したように、差動増幅器８０と、
遅延部９０と、差動増幅器イネーブル部１００と、ＰＭ
ＯＳトランジスター６１と、各インバーター６２ー６６
及びパルス発生部７０（図示されず）と、を備え、それ
ら差動増幅器８０、ＰＭＯＳトランジスター６１、各イ
ンバーター６２ー６６及びパルス発生部７０は前記第１
実施例とほぼ同様に構成されるが、その他は次のように
構成されている。前記遅延部９０においては、一方側端
子に印加する外部電圧をノードＮ５に伝達する抵抗９１
と、該ノードＮ５にゲート端子が接続されソース端子及
びドレイン端子が接地されるＮＭＯＳキャパシター９２
と、を備え、所定時間遅延された外部電圧が前記ノード
Ｎ５により前記差動増幅器８０のＮＭＯＳトランジスタ
ー８３に印加されるようになっている。
第２実施例として次のように構成して使用することもで
きる。即ち、図２に示したように、差動増幅器８０と、
遅延部９０と、差動増幅器イネーブル部１００と、ＰＭ
ＯＳトランジスター６１と、各インバーター６２ー６６
及びパルス発生部７０（図示されず）と、を備え、それ
ら差動増幅器８０、ＰＭＯＳトランジスター６１、各イ
ンバーター６２ー６６及びパルス発生部７０は前記第１
実施例とほぼ同様に構成されるが、その他は次のように
構成されている。前記遅延部９０においては、一方側端
子に印加する外部電圧をノードＮ５に伝達する抵抗９１
と、該ノードＮ５にゲート端子が接続されソース端子及
びドレイン端子が接地されるＮＭＯＳキャパシター９２
と、を備え、所定時間遅延された外部電圧が前記ノード
Ｎ５により前記差動増幅器８０のＮＭＯＳトランジスタ
ー８３に印加されるようになっている。
【００２１】且つ、前記作動増幅器イネーブル部１００
においては、ＰＭＯＳキャパシター５３の一方側端子に
ＮＭＯＳトランジスター１０４が接続され、該ＰＭＯＳ
キャパシター５３の他方側端子に抵抗１０５が接続さ
れ、前記ＮＭＯＳトランジスター１０４のゲート及びド
レイン端子は共通接続された後前記ＰＭＯＳキャパシタ
ー５３を通って外部電圧に連結され、該ＮＭＯＳトラン
ジスター１０４のソース端子はＮＭＯＳトランジスター
５２のゲート端子に接続されている。前記抵抗１０５の
一方側端子は前記ＰＭＯＳキャパシター５３を通って外
部電圧に連結され、他方側端子はノードＮ８に接続され
ている。前記ＮＭＯＳトランジスター５２のゲート端子
は抵抗１０６及びＮＭＯＳトランジスター８６のソース
端子を通って接地されている。
においては、ＰＭＯＳキャパシター５３の一方側端子に
ＮＭＯＳトランジスター１０４が接続され、該ＰＭＯＳ
キャパシター５３の他方側端子に抵抗１０５が接続さ
れ、前記ＮＭＯＳトランジスター１０４のゲート及びド
レイン端子は共通接続された後前記ＰＭＯＳキャパシタ
ー５３を通って外部電圧に連結され、該ＮＭＯＳトラン
ジスター１０４のソース端子はＮＭＯＳトランジスター
５２のゲート端子に接続されている。前記抵抗１０５の
一方側端子は前記ＰＭＯＳキャパシター５３を通って外
部電圧に連結され、他方側端子はノードＮ８に接続され
ている。前記ＮＭＯＳトランジスター５２のゲート端子
は抵抗１０６及びＮＭＯＳトランジスター８６のソース
端子を通って接地されている。
【００２２】このように構成された夲発明に係る電源供
給感知回路の第２実施例の作用に対し、前記第１実施例
と異なる部分を説明すると次のようである。即ち、ＮＭ
ＯＳトランジスター５２はＮＭＯＳトランジスター１０
４により制御され、若し、印加する外部電圧が前記ＮＭ
ＯＳトランジスター１０４のしきい値を越えると、該Ｎ
ＭＯＳトランジスター１０４がターンオンされるので、
該ターンオンされたＮＭＯＳトランジスター１０４のソ
ース端子に表れる電圧は前記ＮＭＯＳトランジスター５
２のゲート端子に印加し、該ＮＭＯＳトランジスター５
２はターンオンされる。次いで、外部電圧が０Ｖの場
合、該ＮＭＯＳトランジスター５２のゲート端子は抵抗
１０６により接地されるため該ＮＭＯＳトランジスター
５２のターンオフ状態が確実に維持される。且つ、動作
の初期に、前記ＰＭＯＳキャパシター５３及び抵抗１０
５によりノードＮ８の状態はハイ状態に遷移される。
給感知回路の第２実施例の作用に対し、前記第１実施例
と異なる部分を説明すると次のようである。即ち、ＮＭ
ＯＳトランジスター５２はＮＭＯＳトランジスター１０
４により制御され、若し、印加する外部電圧が前記ＮＭ
ＯＳトランジスター１０４のしきい値を越えると、該Ｎ
ＭＯＳトランジスター１０４がターンオンされるので、
該ターンオンされたＮＭＯＳトランジスター１０４のソ
ース端子に表れる電圧は前記ＮＭＯＳトランジスター５
２のゲート端子に印加し、該ＮＭＯＳトランジスター５
２はターンオンされる。次いで、外部電圧が０Ｖの場
合、該ＮＭＯＳトランジスター５２のゲート端子は抵抗
１０６により接地されるため該ＮＭＯＳトランジスター
５２のターンオフ状態が確実に維持される。且つ、動作
の初期に、前記ＰＭＯＳキャパシター５３及び抵抗１０
５によりノードＮ８の状態はハイ状態に遷移される。
【００２３】また、本発明に係る電源供給感知回路にお
いては、図３（Ａ）、（Ｂ）、（Ｃ）にそれぞれ示すよ
うに、５Ｖ、３Ｖ、２Ｖの外部電圧がそれぞれ電源供給
感知回路に印加される場合、これらの瞬間的な遮断にお
ける電圧上昇時のスロープは互いに異なる。しかしなが
ら、単に外部電圧とその外部電圧の遅延した電圧の差動
増幅を行ない、外部電圧と遅延外部電圧がほぼ同じ電圧
レベルに到達したときにパワーアップ切換パルスを発生
しているために、この外部電圧のスロープに関係なくパ
ワーアップ切換パルスが正確に発生される。
いては、図３（Ａ）、（Ｂ）、（Ｃ）にそれぞれ示すよ
うに、５Ｖ、３Ｖ、２Ｖの外部電圧がそれぞれ電源供給
感知回路に印加される場合、これらの瞬間的な遮断にお
ける電圧上昇時のスロープは互いに異なる。しかしなが
ら、単に外部電圧とその外部電圧の遅延した電圧の差動
増幅を行ない、外部電圧と遅延外部電圧がほぼ同じ電圧
レベルに到達したときにパワーアップ切換パルスを発生
しているために、この外部電圧のスロープに関係なくパ
ワーアップ切換パルスが正確に発生される。
【００２４】
【発明の効果】以上説明したように、本発明に係る電源
供給感知回路においては、差動増幅器に直接印加する電
圧と遅延して入力する電圧との差を利用してこの差動増
幅器のイネーブル／ディスエーブルの制御を行ない、外
部からの電圧と遅延して入力される電圧のレベルがほぼ
一致したときに、パルス信号を生成するように構成して
いるため、電源供給感知回路に印加される外部電圧の上
昇スロープが多様な形態の場合においても、遅延外部電
圧と外部電圧との差に基づいて電源供給が検知されるだ
けであり、このスロープの形態にかかわらず正確に電源
の供給を感知し得るという効果がある。
供給感知回路においては、差動増幅器に直接印加する電
圧と遅延して入力する電圧との差を利用してこの差動増
幅器のイネーブル／ディスエーブルの制御を行ない、外
部からの電圧と遅延して入力される電圧のレベルがほぼ
一致したときに、パルス信号を生成するように構成して
いるため、電源供給感知回路に印加される外部電圧の上
昇スロープが多様な形態の場合においても、遅延外部電
圧と外部電圧との差に基づいて電源供給が検知されるだ
けであり、このスロープの形態にかかわらず正確に電源
の供給を感知し得るという効果がある。
【００２５】又、ＰＭＯＳトランジスター及びＮＭＯＳ
キャパシターを用い、入力電圧の遅延時間を調整するよ
うになっているため、電源供給感知パルスの発生時点を
適宜に制御し得るという効果がある。
キャパシターを用い、入力電圧の遅延時間を調整するよ
うになっているため、電源供給感知パルスの発生時点を
適宜に制御し得るという効果がある。
【図面の簡単な説明】
【図１】夲発明に係る電源供給感知回路の第１実施例を
示した回路図である。
示した回路図である。
【図２】夲発明に係る電源供給感知回路の第２実施例を
示した回路図でる。
示した回路図でる。
【図３】（Ａ）−（Ｃ）は、電源供給感知回路に印加す
る多様な形態の電圧を示した図である。
る多様な形態の電圧を示した図である。
【図４】従来電源供給感知回路図である。
２０、８０：差動増幅器 ３０、９０：遅延部 ４０：ノード制御部 ４１、１０５、１０６：抵抗 ４２、５２、１０４：ＮＭＯＳトランジスター ５０、１００：差動増幅器イネーブル部 ５３：ＰＭＯＳキャパシター ６１：ＰＭＯＳトランジスター ７０：パルス発生部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 19/165 G05F 1/10 G11C 11/413
Claims (10)
- 【請求項１】 印加される外部電圧をノードに伝達する
ＰＭＯＳトランジスタ−と、前記ノードの出力信号を受
けるインバータ列と、前記インバータ列の出力信号に従
って電源供給感知信号の電源供給感知パルスを発生する
パルス発生部とを備える電源供給感知回路において、 入力する外部電圧を所定時間遅延させる遅延部と、一方側入力端子と他方側入力端子とを有し、 該遅延部で
遅延されて前記一方側入力端子に印加される外部電圧と
遅延されずに直接前記他方側入力端子に印加される外部
電圧のレベルを比較し、該比較結果を前記ノードに連結
される出力端子に出力する差動増幅器と、 該差動増幅器の出力信号と前記外部電圧とに従って、前
記外部電圧が印加された初期においては前記差動増幅器
をイネーブルさせ、かつ前記差動増幅器の出力信号が前
記遅延部からの遅延された外部電圧が安定状態になった
ことを示すときには前記差動増幅器をディスエーブルさ
せる差動増幅器制御手段と、 を備えた電源供給感知回路。 - 【請求項２】 前記遅延部は、前記差動増幅器の出力信
号により制御され、一方側端子に印加する外部電圧を他
方側端子に伝達するように直列連結された一つ以上のト
ランジスターと、 該トランジスターの出力端子にゲート端子が連結され、
ドレイン端子およびソース端子が接地され、該トランジ
スターから印加する電圧を充電するように並列連結され
た１つ以上のキャパシターと、 を備え、それら１つ以上のトランジスタおよび１つの以
上のキャパシタの接続点から出力する電圧を前記差動増
幅器の一方側入力端子に出力する、請求項１記載の電源
供給感知回路。 - 【請求項３】前記一つ以上のトランジスターは、ＰＭＯ
Ｓトランジスターである請求項２記載の電源供給感知回
路。 - 【請求項４】前記一つ以上のトランジスターは、外部電
圧端子と前記一つ以上のキャパシターとの間に連結され
た抵抗により交替して使用することもできる請求項２記
載の電源供給感知回路。 - 【請求項５】 前記差動増幅器制御手段は、 外部電圧が印加するとき所定制御信号により制御され、
前記差動増幅器の反転された信号をスイッチングするＮ
ＭＯＳトランジスター（５２）と、 該ＮＭＯＳトランジスター（５２）がターンオフされる
ときそのゲート端子が電気的にフローティング状態とさ
れ、ドレイン端子およびソース端子の接続点に印加する
外部電圧を充電させ、前記ＮＭＯＳトランジスター（５
２）がターンオンされてロー状態の信号が前記ゲート端
子に入力すると、前記差動増幅器をディスエーブルさせ
る制御信号を出力するＰＭＯＳキャパシター（５３）
と、 を備えた請求項１記載の電源供給感知回路。 - 【請求項６】 前記所定制御信号は、ドレイン端子に外
部電圧が印加され、ソース端子はゲート端子と共通に接
続され、前記遅延部および差動増幅器の一方側入力端子
の接続点に連結されたＮＭＯＳトランジスター（４２）
と、 該ＮＭＯＳトランジスタ（４２）のゲート端子およびソ
ース端子の接続点に一端が連結されかつ他端に前記外部
電圧を受ける抵抗（４１）と、 の接続点から出力される請求項５記載の電源供給感知回
路。 - 【請求項７】前記所定制御信号は、ゲート端子及びドレ
イン端子の共通接続端子に外部電圧が印加されるＮＭＯ
Ｓトランジスター（１０４）のソース端子から出力する
ようになる請求項５記載の電源供給感知回路。 - 【請求項８】前記ＮＭＯＳトランジスター（５２）は、
該ＮＭＯＳトランジスター（５２）のゲート端子が抵抗
（１０６）を通って接地される請求項５記載の電源供給
感知回路。 - 【請求項９】前記ＰＭＯＳキャパシター（５３）は、該
ＰＭＯＳキャパシター（５３）のドレイン端子及びソー
ス端子の接続点が抵抗（１０５）を通ってゲート端子に
連結される請求項５記載の電源供給感知回路。 - 【請求項１０】 前記ＰＭＯＳトランジスターは、その
ドレイン端子が前記差動増幅器の出力端子に連結され、
そのソース端子には前記外部電圧が印加され、かつその
ゲート端子は接地され、前記差動増幅器がディスエーブ
ルされるとき前記差動増幅器の出力端子の電圧および前
記ノードの電圧を一定に維持させる、請求項１記載の電
源供給感知回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95P20088 | 1995-07-08 | ||
| KR1019950020088A KR0157885B1 (ko) | 1995-07-08 | 1995-07-08 | 전원 공급 감지 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0933576A JPH0933576A (ja) | 1997-02-07 |
| JP2983460B2 true JP2983460B2 (ja) | 1999-11-29 |
Family
ID=19420144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7333838A Expired - Fee Related JP2983460B2 (ja) | 1995-07-08 | 1995-12-22 | 電源供給感知回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5610542A (ja) |
| JP (1) | JP2983460B2 (ja) |
| KR (1) | KR0157885B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960011205B1 (ko) * | 1993-11-08 | 1996-08-21 | 삼성전자 주식회사 | 반도체메모리장치의 안정된 파워-온을 위한 스타트-엎회로 |
| US6768222B1 (en) * | 2000-07-11 | 2004-07-27 | Advanced Micro Devices, Inc. | System and method for delaying power supply power-up |
| KR100344843B1 (ko) * | 2000-10-24 | 2002-07-20 | 주식회사 하이닉스반도체 | 전압 상승 감지 회로 |
| US6943596B2 (en) * | 2002-03-12 | 2005-09-13 | Broadcom Corporation | Power-on reset circuit for use in low power supply voltage applications |
| US6735142B1 (en) * | 2002-10-01 | 2004-05-11 | Nanoamp Solutions, Inc. | Power-up control circuit with a power-saving mode of operation |
| KR100492801B1 (ko) * | 2002-11-14 | 2005-06-07 | 주식회사 하이닉스반도체 | 리셋신호 발생회로 및 이를 이용한 불휘발성 강유전체메모리 장치 |
| KR100557539B1 (ko) * | 2003-05-30 | 2006-03-03 | 주식회사 하이닉스반도체 | 리셋신호 발생회로 |
| US7504870B2 (en) * | 2006-04-07 | 2009-03-17 | Stmicroelectronics, Inc. | Power-on reset circuit |
| WO2009012735A1 (de) * | 2007-07-23 | 2009-01-29 | Hüttinger Elektronik Gmbh + Co. Kg | Plasmaversorgungseinrichtung |
| JP2009152735A (ja) * | 2007-12-19 | 2009-07-09 | Seiko Instruments Inc | パワーオンクリア回路 |
| CN107229015B (zh) * | 2016-04-29 | 2020-03-24 | 上海良信电器股份有限公司 | 一种用于识别系统电源电压初始上电的检测方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717840A (en) * | 1986-03-14 | 1988-01-05 | Western Digital Corporation | Voltage level sensing power-up reset circuit |
| US4888498A (en) * | 1988-03-24 | 1989-12-19 | Texas Instruments Incorporated | Integrated-circuit power-up pulse generator circuit |
| US5376835A (en) * | 1992-10-22 | 1994-12-27 | Advanced Micro Devices, Inc. | Power-on reset circuit |
| KR960011205B1 (ko) * | 1993-11-08 | 1996-08-21 | 삼성전자 주식회사 | 반도체메모리장치의 안정된 파워-온을 위한 스타트-엎회로 |
| US5508649A (en) * | 1994-07-21 | 1996-04-16 | National Semiconductor Corporation | Voltage level triggered ESD protection circuit |
-
1995
- 1995-07-08 KR KR1019950020088A patent/KR0157885B1/ko not_active IP Right Cessation
- 1995-12-18 US US08/574,005 patent/US5610542A/en not_active Expired - Lifetime
- 1995-12-22 JP JP7333838A patent/JP2983460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0933576A (ja) | 1997-02-07 |
| KR0157885B1 (ko) | 1999-03-20 |
| KR970008885A (ko) | 1997-02-24 |
| US5610542A (en) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612642A (en) | Power-on reset circuit with hysteresis | |
| US5581206A (en) | Power level detection circuit | |
| US5856748A (en) | Sensing amplifier with current mirror | |
| US7436226B2 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
| US5767710A (en) | Power-up reset signal generating circuit for an integrated circuit | |
| JPH07235869A (ja) | 入力バッファ | |
| JP2983460B2 (ja) | 電源供給感知回路 | |
| JPH1188146A (ja) | レベルインターフェース回路 | |
| KR100548558B1 (ko) | 반도체 장치용 내부전압 발생기 | |
| US5027324A (en) | Sense amplifier driver for use in memory device | |
| JP4169288B2 (ja) | 低出力装置用電源投入検出回路 | |
| JPH05168151A (ja) | 電源投入検出回路 | |
| KR100298182B1 (ko) | 반도체메모리소자의출력버퍼 | |
| KR100307637B1 (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
| US6362661B1 (en) | Sense amplifier for use in a semiconductor memory device | |
| JP3249396B2 (ja) | ダイナミック回路 | |
| KR970005570B1 (ko) | 데이타 출력버퍼 | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| US7372321B2 (en) | Robust start-up circuit and method for on-chip self-biased voltage and/or current reference | |
| KR100349356B1 (ko) | 파워 온 리셋 회로 | |
| JP2000252808A (ja) | 集積回路 | |
| US6353560B1 (en) | Semiconductor memory device | |
| KR0137343B1 (ko) | 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법 | |
| KR100576923B1 (ko) | 반도체 소자의 전압 드라이버 회로 | |
| JP3211881B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |