KR930015274A - 전원투입 검출회로 - Google Patents
전원투입 검출회로 Download PDFInfo
- Publication number
- KR930015274A KR930015274A KR1019920022582A KR920022582A KR930015274A KR 930015274 A KR930015274 A KR 930015274A KR 1019920022582 A KR1019920022582 A KR 1019920022582A KR 920022582 A KR920022582 A KR 920022582A KR 930015274 A KR930015274 A KR 930015274A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- power supply
- power
- response
- sensing
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 21
- 230000004913 activation Effects 0.000 claims abstract 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract 5
- 238000009825 accumulation Methods 0.000 claims 5
- 238000007599 discharging Methods 0.000 claims 5
- 238000000034 method Methods 0.000 claims 4
- 230000005669 field effect Effects 0.000 claims 3
- 230000001276 controlling effect Effects 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 238000005728 strengthening Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/145—Indicating the presence of current or voltage
- G01R19/155—Indicating the presence of voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
이 발명은 전원투입검출회로에 관한 것으로 이 전원투입검출회로는 전원투입을 감지하는 용량(1)과, 용량(1)의 출력노드전위에 응답하여 전원투입을 나타내는 신호를 발생하는 신호발생수단(10)을 포함한다.
신호발생회로(11)는 래치회로를 형성하는 인버터회로(111) 및 (112)를 포함한다. 전원투입검출회로는 또 전원투입 및 차단시 인버터회로(111)(112)의 구동능력을 조정하는(120) 또는 활성화타이밍을 지연시키는 활성화제어회로(15)를 포함한다.
조정회로(120)는 전원투입시 인버터회로(111) 및 (112)로 형성된 래치회로의 구동능력을 전원차단시 다르게 한다.
활성화제어회로(15)는 감지회로(100)의 출력노드(ND10)의 전위가 신호 발생회로(110)의 출력노드(ND15)의 출력전위이상으로 상승한 시점에서 신호 발생회로(11)를 활성화한다.
이와같이 구성함으로써 확실하고 안정적으로 전원투입을 검출할 수 있는 전원투입 검출회로를 얻게된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한실시예에 의한 전원투입검출회로의 기능적구성 표시도,
제2도는 제1도의 구체적 구성표시도,
제3도는 P채널 MOS 트랜지스터에 대한 단면구조의 개략적 표시도,
제4도는 N채널 MOS 트랜지스터에 대한 단면구조의 개략적표시도.
Claims (20)
- 전원선(55)에 결합되어 전원전압의 투입 및 차단을 감지하는 감지수단(100)과, 이 감지수단에 결합되고 감지수단에 응답하여 전원전압의 투입을 나타내는 신호를 발생하며 상기 감지수단의 출력에 결합하는 입력과 이 입력에 결합하는 출력이 있는 래치회로수단(11)(12)을 포함하는 신호발생수단(110)과, 전원전압의 투입 및 차단시 상기 래치회로수단의 구동능력을 조정하는 조정수단(120)으로 구성되는 전원투입검출장치.
- 제1항에 있어서, 상기조정수단(120)은 전원전압인가시 상기 감지수단의 출력에 정전하의 축적을 강화시키고, 전원전압차단시 상기 감지수단의 출력에 부전하의 축적을 약화시키도록 상기 래치회로의 구동능력을 조정하는 조절수단(121)을 포함하는 전원투입검출장치.
- 제1항에 있어서, 상기 래치회로수단(110)은 상기 감지수단의 출력에 결합된 입력이 있으며 상기 감지수단의 출력신호를 반전시켜 증폭하여 전원전압의 투입을 나타내는 신호를 발생하는 제1인버터회로수단과, 상기 제1인버터회로수단의 출력과 상기 감지수단의 출력에 결합된 입력이 있으며 상기 제1인버터회로수단의 출력신호를 반전시켜 증폭하는 제2인버터회로수단(111)을 포함하며; 상기 조정수단(120)은 상기 제2인버터회로수단의 구동능력을 상기 감지수단의 출력의 정전하축적이 전원전압인가시 강화되고 상기 감지수단의 출력에 부전하 축적이 상기 전원전압 차단시 안되도록 조정하는 조절수단(121)을 포함하는 전원투입검출장치.
- 제3항에 있어서, 상기 제2인버터회로수단(111)은 상기 제1인버터회로수단(112)에 응답하여 상기 감지수단(100)의 출력을 상기 전원전압레벨로 충전하는 제1트랜지스터소자(P12)와, 상기 제1인터터회로수단의 출력에 응답하여 상기 감지수단의 출력을 다른 전원전압으로서 사용되는 소정기준전압까기 방전하는 제2트랜지스터소자 (N14)를 포함하며, 상기 조절수단(121)은 상기 제2트랜지스터소자와 상기 감지수단의 출력간에 설치되어 전류흐름경도를 제공하는 전류흐름수단(N13)과, 상기 전원선(55)의 전원전압에 응답하여 전류흐름수단이 전원투입시에 제2트랜지스터소자와 상기 감지수단의 출력간의 전류흐름을 차단하는 반면 전류흐름 수단이 전원차단시에는 대전류가 흐르도록 상기 흐름수단의 저항을 제어하는 제어소자(P17)를 포함하는 전원투입검출장치.
- 제1항에 있어서, 상기 조정수단(120)은 전원투입시 전원전압에 응답하여 상기 래치회로에 의하여 상기 감지수단의 출력방전을 약화시키고 전원차단시 상기 래치회로수단에 의하여 상기 감지수단의 출력방전을 강화하는 수단(121)을 포함하는 전원토입검출장치.
- 제1항에 있어서, 상기 래치회로수단(111)(112)은 상기 감지수단(100)의 출력측에 접속된 입력부와 전원투입을 나타내는 상기 신호를 발생하는 출력이 있는 제1인버터회로수단(112)과, 상기 제1인버터회로수단의 출력측에 접속된 입력된 상기 감지수단의 출력에 접속되고 전원투입을 나타내는 상기 신호에 응답하여 상기 감지수단의 출력을 충전ㆍ방전하는 출력이 있는 제2인버터회로수단(111)을 포함하고; 상기 조절수단(121)은 전원전압에 응답하여 상기 제2인버터수단을 통하여 방전의 개시와 정지를 지연시키는 수단(P17)(N13)을 포함하는 전원투입검출수단.
- 제6항에 있어서, 상기 제2인버터회로수단(111)은 상기 제1인버터회로수단(112)의 출력에 응답하여 상기 상기수단(100)의 출력을 충전하는 제1트랜지스터소자(P12)와, 상기 제1인버터회로수단의 출력에 응답하여 상기 감지수단의 출력을 방전하는 제2트랜지스터소자(N14)를 포함하고; 상기 조절수단(121)은 상기 감지수단의 출력과 상기 제2트랜지스터소자(N14)간에 설치된 제3트랜지스터소자(N13)와, 전원 전압에 응답하여 상기 제3트랜지스터소자의 "온" "오프"를 제어하는 대저항의 제어소자(P27)를 포함하는 전원투입검출장치.
- 제7항에 있어서, 상기 제3트랜지스터소자(N3)는 제어게이트가 있는 n채널전계효과 트랜지스터로 구성되고, 상기 제어소자(P17)는 전원전압을 상기 n채널 전계효과트랜지스터의 제어게이트로 전달하는 대저항의 저항소자로 구성된 전원투입검출장치.
- 제1항에 있어서, 상기 조정수단(120)은 상기 래치회로수단(110)의 구동능력을 전원투입시에는 상기 래치회로수단의 출력의 충전을 강화하고 전원차단시에는 래치회로수단의 출력시 정전하의 축적을 억제하도록 제어하는 조절수단(122)을 포함하는 전원 투입검출장치.
- 제9항에 있어서, 상기 래치회로수단은 상기 감지수단의 출력측에 접속된 입력부와 래치회루수단(110)의 출력측에 결합된 출력부가 있으며 래치회로수단의 출력의 충전ㆍ방전을 통하여 상기 감지수단(100)의 출력에 응답하여 전원투입을 나타내는 상기 신호를 발생하는 제1인버터회로수단을 포함하고; 상기 조절수단(122)은 제1인버터회로수단의 출력의 충전 개시ㆍ정지를 지연시키는 수단(P13)(P14)(P15)을 포함하는 전원투입검출장치.
- 제9항에 있어서, 상기 제1인버터회로수단(112)은 상기 감지수단의 출력에 응답하여 감지수단(100)의 출력을 충전하는 제1트랜지스터소자(P1)와, 상기 감지수단의 출력에 응답하여 제1인버터회로의 출력을 방전하는 제2트랜지스터소자(N3)를 포함하고; 상기 조절수단(122)은 제1트랜지스터소자로부터 제1인버터회로수단의 출력부로 전류를 흐르게하는 전류흐름수단(P13)과, 전원투입시에는 상기 전류흐름수단의 저항을 크게하고 전원차단시에는 전류흐름수단의 저항을 축소시키는 제어소자(P14)(P15)를 포함하는 전원투입검출소자.
- 제11항에 있어서, 상기 전류흐름수단(P13)은 대전류공급능력이 있는 제3트랜지스터로 구성되고, 상기 제어소자(P14)(P15)는 상기 제3트랜지스터소자의 "온""오프"를 지연시키는 수단을 포함하는 전원투입검출소자.
- 제1항에 있어서, 상기 래치회로수단(10)은 상기 감지수단의 출력에 응답하여 래치회로수단의 출력을 충전하는 제1트랜지스터소자(P1)와, 상기 감지수단의 출력에 응답하여 래치회로수단의 출력을 방전하는 제2트랜지스터소자(N3)를 포함하고 상기 제1 및 제2의 트랜지스터소자는 인버터회로를 구성하며; 상기 조정수단(120)은 상기 제1트랜지스터소자와 래치회로수단의 출력측간에 설치되고 제어게이트가 있는 제3트랜지스터소자(P13)와, 상기 제3트랜지스터소자의 제어게이트에 결합되고 상기 제3트랜지스터소자를 통상적으로 "온"하는 대저항의 저항수단을 포함하는 전원투입검출장치.
- 제13항에 있어서, 상기 제3트랜지스터소자(P13)는 P채널 전계효과트랜지스터로 구성되고, 상기 저항수단(P14)(P15)은 접지전위를 제어게이트로 전달하는 대저항의 저항소자를 포함하는 전원투입검출장치.
- 제14항에 있어서, 상기 저항소자(P14)(P15)는 상기 제어게이트와 접지전위간 순방향의 제1저항체저속 트랜지스터소자(P15)와 상기 제어게이트와 접지전위간 역방향의 제2저항체 접속트랜지스터소자를 포함하는 전원 투입검출장치.
- 제1항에 있어서, 전원전압에 응답하여 신호발생수단(11)의 활성화를 지연시키는 활성화제어수단(15)를 추가로 구성한 전원투입검출장치.
- 제16항에 있어서, 상기 활성화제어수단(150)은 상기 전원선에 결합되고 동작전원으로서 전원 전압을 대저항을 통하여 상기 신호발생수단(110)에 인가하는 저항수단을 포함하는 전원투입검출장치.
- 전원선(55)상 전원전압의 인가를 검출하는 장치에 있어서, 상기 전원선(55)에 결합되고 전원투입을 감지하는 감지수단(100)과, 상기 감지수단의 출력에 응답하여 전원투입을 나타내는 신호를 발생하는 신호발생수단(110)과, 전원선에 결합되고 전원투입보다 지연시켜 신호발생수단은 활성화하는 활성화제어수단(150)으로 구성된 전원투입검출장치.
- 제18항에 있어서, 상기 활성화제어수단(150)은 상기 전원선(55)에 결합되고 대저항의 저항수단(P30)과, 상기 저항수단을 통하여 전원전압이 인가되고 이 인가된 전원전압을 동작전원으로 상기 신호발생수단(110)으로 공급하는 신호선(60)을 포함하는 전원투입검출장치.
- 제18항에 있어서, 신호발생수단(110)에 응답하여 신호발생수단의 출력을 증폭하는 구동수단(40)을 추가 구성하고, 상기 활성화제어수단(150)이 전원전압의 투입에 대하여 구동 수단의 활성화를 지연시키는 전원투입검출 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331748A JP2816508B2 (ja) | 1991-12-16 | 1991-12-16 | 電源投入検出回路 |
| JP91-331748 | 1991-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015274A true KR930015274A (ko) | 1993-07-24 |
| KR960010113B1 KR960010113B1 (ko) | 1996-07-25 |
Family
ID=18247177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920022582A KR960010113B1 (ko) | 1991-12-16 | 1992-11-27 | 전원투입 검출회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5374923A (ko) |
| JP (1) | JP2816508B2 (ko) |
| KR (1) | KR960010113B1 (ko) |
| DE (1) | DE4239318B4 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0665648A1 (en) * | 1994-01-31 | 1995-08-02 | STMicroelectronics S.r.l. | Circuit for recovering initial condictions when starting-up an integrated circuit device |
| US5570050A (en) * | 1994-03-08 | 1996-10-29 | Intel Corporation | Zero standby current power-up reset circuit |
| US5612642A (en) * | 1995-04-28 | 1997-03-18 | Altera Corporation | Power-on reset circuit with hysteresis |
| KR0153603B1 (ko) * | 1995-05-16 | 1998-12-15 | 김광호 | 반도체 장치의 파워-업 리세트신호 발생회로 |
| US5703510A (en) * | 1996-02-28 | 1997-12-30 | Mitsubishi Denki Kabushiki Kaisha | Power on reset circuit for generating reset signal at power on |
| KR100228384B1 (ko) * | 1996-11-27 | 1999-11-01 | 정선종 | 집적회로 내장형 공급전원 지연회로 |
| JPH1186525A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | パワーオンリセット回路 |
| GB2333672B (en) * | 1998-01-27 | 2003-06-25 | Stasys Ltd | Analysing tactical data link messages |
| US6201320B1 (en) * | 1998-02-02 | 2001-03-13 | Fluke Corporation | Automatic power turn-on circuit for a battery-powered voltage measurement apparatus |
| KR100301368B1 (ko) * | 1998-06-12 | 2001-10-27 | 윤종용 | 파워온리셋회로 |
| JP2000068922A (ja) * | 1998-08-20 | 2000-03-03 | Sharp Corp | 携帯端末装置 |
| US6288584B1 (en) * | 2000-10-05 | 2001-09-11 | Pericom Semiconductor Corp. | Zero standby-current power-on reset circuit with Schmidt trigger sensing |
| JP4574960B2 (ja) * | 2003-06-24 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 車両用電源制御装置及び制御チップ |
| KR100908550B1 (ko) * | 2006-10-31 | 2009-07-20 | 주식회사 하이닉스반도체 | 파워 온 리셋 회로 |
| CN101751099B (zh) * | 2008-12-18 | 2012-01-25 | 鸿富锦精密工业（深圳）有限公司 | 信号发生电路 |
| EP3783372B1 (en) | 2019-06-24 | 2022-12-07 | Shenzhen Goodix Technology Co., Ltd. | Glitch signal detection circuit, security chip, and electronic device |
| EP3783371B1 (en) | 2019-06-24 | 2022-09-07 | Shenzhen Goodix Technology Co., Ltd. | Glitch signal detection circuit, security chip, and electronic apparatus |
| US11313150B1 (en) * | 2019-10-30 | 2022-04-26 | Elie Ribacoff | Magnetic lock release indicator / power failure indicator |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2042445A1 (de) * | 1969-09-23 | 1971-04-15 | Verbundnetz Elektroenergie Veb | Schaltungsanordnung und Gerat zur beruhrungsfreien Hochspannungsprüfung |
| DE3332940C1 (de) * | 1983-09-13 | 1984-07-19 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltungsanordnung zum Erfassen der Ausfallzeit einer Versorgungsspannung |
| JPS60112314A (ja) * | 1983-11-22 | 1985-06-18 | Honda Motor Co Ltd | 電圧変動検出回路 |
| JPH0834420B2 (ja) * | 1986-04-04 | 1996-03-29 | 日本電気株式会社 | パワ−オン・リセツト回路 |
| JPH0628016B2 (ja) * | 1987-03-26 | 1994-04-13 | 日本電気株式会社 | イニシヤル判別回路 |
| JPS63245219A (ja) * | 1987-03-31 | 1988-10-12 | 東芝ライテック株式会社 | 電源装置 |
| JP2741022B2 (ja) * | 1987-04-01 | 1998-04-15 | 三菱電機株式会社 | パワーオンリセツトパルス発生回路 |
| JP2541585B2 (ja) * | 1987-11-18 | 1996-10-09 | 富士通株式会社 | リセット信号発生回路 |
| JPH01201711A (ja) * | 1988-02-08 | 1989-08-14 | Fujitsu Ltd | 初期電源投入検出回路 |
| JP2644324B2 (ja) * | 1989-04-25 | 1997-08-25 | 古河電気工業株式会社 | Ａ▲ｌ▼又はＡ▲ｌ▼合金の気相ろう付法 |
| JP2724893B2 (ja) * | 1989-12-28 | 1998-03-09 | 三菱電機株式会社 | 半導体集積回路装置 |
| JP2563215B2 (ja) * | 1990-06-20 | 1996-12-11 | セイコー電子工業株式会社 | 半導体集積回路装置 |
| JPH0474015A (ja) * | 1990-07-13 | 1992-03-09 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
1991
- 1991-12-16 JP JP3331748A patent/JP2816508B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-16 US US07/945,783 patent/US5374923A/en not_active Expired - Fee Related
- 1992-11-23 DE DE4239318A patent/DE4239318B4/de not_active Expired - Fee Related
- 1992-11-27 KR KR1019920022582A patent/KR960010113B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE4239318A1 (en) | 1993-06-17 |
| JP2816508B2 (ja) | 1998-10-27 |
| KR960010113B1 (ko) | 1996-07-25 |
| DE4239318B4 (de) | 2004-01-29 |
| JPH05168151A (ja) | 1993-07-02 |
| US5374923A (en) | 1994-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930015274A (ko) | 전원투입 검출회로 | |
| US4812679A (en) | Power-on reset circuit | |
| EP0137933B1 (en) | Signal line precharging tristate drive circuit | |
| US5767710A (en) | Power-up reset signal generating circuit for an integrated circuit | |
| KR950702760A (ko) | 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt) | |
| KR950030341A (ko) | 반도체 소자의 부스트랩 회로 | |
| KR970700395A (ko) | 고전압 검출을 이용한 항복 방지용 회로(breakdown protection circuit using high voltage detection) | |
| KR930018856A (ko) | 제어된 출력레벨을 가지는 출력 버퍼 | |
| KR100272164B1 (ko) | 모드레지스터셋회로를갖는반도체장치 | |
| JP3225075B2 (ja) | パワーオンリセット回路 | |
| US5610542A (en) | Power-up detection circuit | |
| KR950035091A (ko) | 반도체집적회로 | |
| KR930005029A (ko) | 내부 전원 강압 회로 | |
| KR960006283A (ko) | 데이타 출력버터 | |
| JPH03206709A (ja) | パワーオン・リセット回路 | |
| US6169445B1 (en) | Current mode transmitter | |
| KR960032483A (ko) | 복수 범위의 전원 전압용 반도체 메모리 디바이스 | |
| KR100279077B1 (ko) | 반도체장치의승압전압발생기 | |
| JP3633653B2 (ja) | 半導体メモリ装置 | |
| KR0122314Y1 (ko) | 파워업 검출장치 | |
| KR100230374B1 (ko) | 감지증폭기 | |
| KR970029799A (ko) | 반도체 기억장치의 파워라인 커플링 방지 회로 | |
| KR950002230A (ko) | 저전압 이피롬용 개선된 출력 버퍼 회로 | |
| KR20030085237A (ko) | 파워 온 리셋 회로 | |
| KR0152352B1 (ko) | 논리 레벨 천이기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040709 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |