JPH05328253A - 信号条件づけ装置 - Google Patents
信号条件づけ装置Info
- Publication number
- JPH05328253A JPH05328253A JP3194679A JP19467991A JPH05328253A JP H05328253 A JPH05328253 A JP H05328253A JP 3194679 A JP3194679 A JP 3194679A JP 19467991 A JP19467991 A JP 19467991A JP H05328253 A JPH05328253 A JP H05328253A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- output
- input
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003750 conditioning effect Effects 0.000 title claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000001143 conditioned effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 102100030796 E3 ubiquitin-protein ligase rififylin Human genes 0.000 description 1
- 101710128004 E3 ubiquitin-protein ligase rififylin Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/70—Circuits for processing colour signals for colour killing
- H04N9/71—Circuits for processing colour signals for colour killing combined with colour gain control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Television Receiver Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Feedback Control In General (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
する。カウンタ20の計数値は出力信号として使われ
る。出力信号は比較器12により入力信号と比較され、
カウンタ20が計数上げするか計数下げするかを決める
制御信号を発生する。比較器14は入力信号とオフセッ
ト数を合計したものと出力信号とを比較する。比較器1
2と14からの信号はオアゲート18に供給される。オ
アゲート18からの信号はカウンタ20を作動化/非作
動化する。入力信号が比較的一定の振幅の期間の間、カ
ウンタ20は1単位値だけ、計数上げしたり計数下げし
ない。 【効果】 制御信号に急激な変化が生じないようにする
ことができる。
Description
の変化を制御する条件づけ装置に関する。
コーダ、音声信号処理回路などの多くの装置において、
振幅あるいは周波数のパラメータの範囲内で生じる入力
信号に関して信頼性をもって動作するように装置を条件
づける制御信号が発生される。テレビジョン受像機にお
けるこの種の制御信号の一例としては、自動利得制御
(AGC)信号および自動クロミナンス制御(ACC)
信号などがある。通常、これらの制御信号は、例えば、
制御される信号を受け取る入力端子と、パラメータとし
て制御される入力信号が得られる出力端子を有する利得
制御要素を含んでいる閉ループのサブシステムにおいて
発生される。制御信号は、制御される出力信号に応答
し、基準値に対するその出力信号の個別のパラータを測
定し、例えば制御要素を制御するための差の値を発生す
る装置により発生される。
は悪影響を与えることがあるから、制御信号の急激な変
化が信号制御要素に直接供給されることは望ましくな
い。例えば、AGC信号における急激な変化は再生され
たビデオ画像にフリッカーを発生させる。それ故、制御
信号はよく低域通過フィルタを介して信号制御要素に結
合される。
の信号形式で処理されるディジタルのハードウェアで構
成されている。(ここで、“2進信号”とは、信号のパ
ラメータ(例えば、振幅)を表わす数を定める“1”と
“0”から成るサンプル・データ信号を意味するもので
あり、2進信号、2の補数信号、2進化10進信号、グ
レイ符号信号などを含むものである。)2進形式(以
下、ディジタル形式という)の信号を処理する場合、ア
ナログ回路の簡単なディジタル・アナログである回路で
或る種の処理機能を実現することは色々な理由により具
合が悪い。一例として、多数のサンプル遅延要素、重み
付け回路およびディジタル合計回路を必要とする長い時
定数を有するディジタルの低域通過フィルタがある
時定数を制御する回路を含んでいる。この回路は、制御
された時定数を有する出力信号に対応する蓄積値を増減
させる手段を含んでいる。出力信号および入力信号に応
答する比較回路は、予め定められる速度で蓄積値を選択
的に増減するために蓄積値を増減させる手段を条件づけ
る。
の実施例を示す。図1において、条件づけられる“入力
信号”はNビットから成る並列ビット形式であり、条件
づけられた信号、すなわち“出力信号”もNビットから
成る並列ビット形式であるものとする。この出力信号は
Pビットのアップ/ダウンカウンタ20(P>N)によ
り発生されるが、カウンタ20から発生される計数値の
上位Nビットだけが出力信号として使われる。
Aに供給され、出力信号は比較器12の第2の入力ポー
トBに結合される。比較器12は入力信号が出力信号を
越えるときは常に論理値“1”の出力信号値を発生し、
そうでなければ論理値“0”の出力信号値を発生する。
比較器12から供給される論理レベルはカウンタ20の
アップ/ダウン(U/D)制御端子に結合される。論理
値“1”および“0”のU/D制御値はそれぞれ計数上
げおよび計数下げするようにカウンタ20を条件づけ
る。
る。定数値から成るオフセット数が信号合計器10の第
2入力に供給される。信号合計器10は、入力信号とオ
フセット数の合計に等しい出力信号を発生する。通常、
Nビットの値を合計するように構成される信号合計器は
N+1ビットの出力ポートを有する。信号合計器10か
ら供給される出力信号の上位Nビットだけが使われる。
オフセット数は比較的小さい値であり、例えば、2〜6
である。
比較器14の第1の入力ポートAに結合され、カウンタ
20から発生される出力信号は比較器14の第2の入力
ポートBに結合される。合計器10から供給される信号
がカウンタ20から発生される出力信号を越える時は常
に比較器14は論理値“1”の出力値を発生し、さもな
ければ論理値“0”の出力値を発生する。比較器14か
ら発生される出力信号は反転回路16に供給され、そこ
で論理値は反転される(補数化される)。
信号は2入力オアゲート18の各入力端子に結合され
る。オアゲート18の出力信号はカウンタ20のイネー
ブル端子に結合される。オアゲート18から発生される
出力信号はそれが論理値“1”の値のときカウンタ20
が増減するように作動化し、論理値“0”のときカウン
タ20が増減しないようにする。
0のクロック入力端子に供給され、カウンタ20が作動
化されるとき、カウンタ20はそれに貯えられている現
計数値を各クロックパルスについて1単位だけ増減す
る。カウンタ20が12ビットのカウンタであり、N=
7であるものとすると、Nビットの出力信号は32個の
クロックパルス毎に1単位だけ増減するにすぎない。時
定数、すなわち出力信号のスルーレートはクロック信号
の周波数により決まる。従って、クロック信号の周波数
は設計的事項である。
を参照しながら説明する。図3に関して、入力信号IN
PUTおよび出力信号OUTPUTは便宜上アナログ形
式で描かれている。入力信号のサンプル周波数はカウン
タ20に供給されるクロック信号CLOCKの周波数よ
りずっと高いものと仮定する。またPはNに等しく、す
なわちカウンタ20はNビットのカウンタであるものと
仮定する。従って、カウンタ20が作動化されるとき、
出力信号は各クロック信号について増減する。信号IN
PUTは比較器12の入力ポートAに結合され、信号I
NPUT+OFFSETは比較器14の入力ポートAに
結合される。信号OUTPUTは比較器12と14の各
入力ポートBに結合される。A>B12およびA>B
14の波形は、所定の入力信号について比較器12と1
4からそれぞれ発生される出力信号である。ENABL
Eの波形はオアゲート18から供給される出力信号であ
る。
作動化され、比較器12の出力は高い。この期間の間、
カウンタ20はクロック信号のサイクル毎に1単位だけ
その計数値を増加させるように条件づけられる。信号O
UTPUTは信号INPUTのスルーレートに比べて比
較的遅い速度で正に変化することが分る。
は再び作動化されるが、この期間の間比較器12の出力
は低く、従ってカウンタ20はその計数値を減少させる
ように条件づけられる。信号OUTPUTはクロック信
号のサイクル当り1単位だけ減少し、信号INPUTの
負方向のスルーレートに比べて比較的長い負方向のスル
ーレートを発生する。図3に示される他のすべての時間
において、イネーブル信号は低く、カウンタ20は増減
することはできない。これらの時間の間、最後の計数値
がカウンタ20に貯えられる。
従するようにカウンタ20を作動化し、比較器14と反
転回路16は入力信号の負方向の変化に追従するように
カウンタ20を作動化する。比較器14に結合される入
力信号に供給されるオフセット値は、例えば、時間t4
−t5の間のように入力信号が比較的一定のとき、1単
位だけ交互に増減することができないように組み込まれ
る。
PUTの正方向のスルーレートと負方向のスルーレート
は等しい。これらは増減する期間の間、カウンタ20に
異なる周波数のクロック信号を選択的に供給することに
より等しくないようにしてもよい。比較器12からの出
力信号はカウンタ20に供給される2つのクロック信号
間の選択を行うために用いることができる。
に示すように、出力信号は各クロックサイクルについて
1単位だけ増減された。代りに、PがQビットだけNよ
り大きいと、出力信号は2Qクロックサイクル毎に1単
位だけ増減される。
器14に供給される入力信号に供給されるのではなく
て、比較器14に結合される出力信号に供給されること
を除けば、図1に示す装置と同様のものである。図2に
おいて、オフセット値および出力信号は減算器400の
減数入力ポートおよび被減数入力ポートにそれぞれ結合
され、そこで一定のオフセット値が出力信号から引かれ
る。この減算器400から発生される出力信号からオフ
セット値を引いたものは比較器14の入力ポートBに結
合される。図2に示す回路の動作は図1に示す回路につ
いて説明したものと同様である。
力信号のダイナミックレンジがNビットの信号で表わす
ことのできる全ての取り得る値を含むならば、信号合計
器と減算器400の出力値はオーバーフローしたり、ア
ンダーフローすることがあることが分る。オーバーフロ
ーおよびアンダーフローは生じないようにしなければな
らない。さもないと、これらの回路は間違った結果を生
ずることになる。オーバーフローおよびアンダーフロー
の防止は、オーバーフローおよび/またはアンダーフロ
ーが生じる期間の間、合計器10または減算器400か
ら発生される出力値をそれらのダイナミックレンジの限
界に対応する値にクランプすることにより実現すること
ができる。この種の回路はディジタル信号処理の技術分
野の当業者に知られているから、ここでは説明しない。
この回路は、比較的長い時定数を信号に与える必要のあ
る集積回路に用いられる。この回路は、集積回路形式で
実現される比較的小さい値のキャパシタンスを使用する
という点において簡単な低域通過フィルタに比べて利点
がある。
200に結合され、オフセット値VREFは端子201
に結合される。出力信号は結線220から得られる。入
力信号および出力信号は図1における比較器12に対応
する比較器208の各入力端子に結合される。入力信号
およびオフセット値はそれぞれ抵抗R1およびR2を介
してノード202に供給される。抵抗R1,R2,R7
および増幅器204と206は電圧合計回路網を形成す
る。抵抗R1,R2およびR7は等しい値であり増幅器
204は高利得のものであると仮定する。それ故、増幅
器206から供給それる出力信号はVINPUT+V
OFFSETに等しい。ここでVINPUTおよびV
OFFSETは入力信号とオフセット信号の振幅値であ
る。入力信号とオフセット信号を加えたものおよび出力
信号は図1の比較器14に対応する比較器210の各入
力端子に結合される。比較器208と210は、それら
の(+)入力端子に供給される信号が(−)入力端子に
供給される信号を越えるときだけ高レベルの出力信号を
発生し、そうでなければ低レベルの出力信号を発生す
る。
信号は、エミッタ結合トランジスタ212と抵抗R3を
含むアナログのオアゲートの各入力端子に供給される。
オアゲートの出力はスイッチS1を制御するように結合
され、信号CLOCKを別のスイッチS2とS3に選択
的に通過させる。このクロック信号は、スイッチS2と
S3に結合されるとき、それが高レベルのパルスであれ
ばスイッチS2とS3を閉じ、低レベルのパルスならば
スイッチS2とS3を開く。スイッチS2とS3の制御
端子および大地電位間に結合される抵抗R6はクロック
パルスが無いときスイッチS2とS3が開いていること
を確実にするものである。
幅器214で反転され、スイッチS2とS3の各信号入
力端子に結合される。スイッチS2とS3の信号出力端
子は結線220に対してゲート制御される電流源として
動作するように接続されたP形のトランジスタP1とN
形のトランジスタN1の制御電極にそれぞれ結合され
る。積分コンデンサC1は結線220と一定電位点間に
結合される。
的負にバイアスされるとき、コンデンサC1に充電電流
を供給し、その制御電極が比較的正にバイアスされると
き実効的に開放回路にされる。トランジスタN1は、そ
の制御電極が比較的正にバイアスされるとき、コンデン
サC1に充電電流を供給し、その制御電極が比較的負に
バイアスされるとき実効的に開放回路にされる。トラン
ジスタP1の制御電極と正の供給電位間に結合される抵
抗R4およびトランジスタN1の制御電極と大地間に結
合される抵抗R5は、スイッチS2とS3が開いている
とき、トランジスタP1とN1がバイアスされないこと
を確実にするものである。
(作動化される)と、比較器208の出力がそれぞれ高
い値であるか低い値であるかどうかに依存して、コンデ
ンサC1は選択的に充電されあるいは放電される。充電
(または放電)の増大は、クロックパルスの幅およびト
ランジスタP1(N1)のパラメータに依存する。正お
よび負の出力スルーレートは、トランジスタP1とN1
について選択された相対的設計パラメータに依存して同
じであったり、異なったりする。
S1が閉じているとき各クロックパルスについて1充電
単位だけ増減する。この応答レートは、出力(220)
と比較器208および210の入力端子間の帰還路にお
ける減衰器を含ませることにより長くすることができ
る。
路のブロック図である。
け回路のブロック図である。
す。
け回路を一部ブロック図で示し、一部概略図で示したも
のである。
Claims (1)
- 【請求項1】 入力信号を受け取る入力端子と、 出力信号を供給する出力端子と、 前記入力信号および前記出力信号に応答し、前記入力信
号が前記出力信号より大きいとき第1の状態をとり、前
記入力信号が前記出力信号より小さいとき第2の状態を
とる第1の信号を発生する手段と、 前記入力信号および前記出力信号に応答し、前記入力信
号が前記出力信号よりも予め定められるオフセット値だ
け大きいとき前記第2の状態を示し、そうでなければ前
記第1の状態を示す第2の信号を発生する手段と、 出力値を貯える手段を含んでおり、前記第1の信号によ
り示される状態に応答し、前記第1および第2の信号の
何れかが前記第1および第2の状態の中の予め定められ
る一方を示すならば前記出力値を増減させる手段とを含
んでいる、信号条件づけ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US520204 | 1990-05-07 | ||
US07/520,204 US5063580A (en) | 1990-05-07 | 1990-05-07 | Apparatus for conditioning a control signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05328253A true JPH05328253A (ja) | 1993-12-10 |
JP3230191B2 JP3230191B2 (ja) | 2001-11-19 |
Family
ID=24071602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19467991A Expired - Fee Related JP3230191B2 (ja) | 1990-05-07 | 1991-05-02 | 信号の変化を制御する装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5063580A (ja) |
EP (1) | EP0456102B1 (ja) |
JP (1) | JP3230191B2 (ja) |
KR (1) | KR100224285B1 (ja) |
CN (1) | CN1050485C (ja) |
CA (1) | CA2039793A1 (ja) |
DE (1) | DE69112696T2 (ja) |
ES (1) | ES2076403T3 (ja) |
FI (1) | FI102648B (ja) |
MY (1) | MY106140A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2805682B1 (fr) * | 2000-02-28 | 2002-05-31 | St Microelectronics Sa | Dispositif de comparaison a tres base consommation |
DE102004042489B4 (de) | 2004-08-31 | 2012-03-29 | Siemens Ag | Medizinische Untersuchungs- oder Behandlungseinrichtung mit dazugehörigem Verfahren |
KR101728559B1 (ko) * | 2011-11-25 | 2017-04-20 | 엘에스산전 주식회사 | Plc 고속카운터 모듈의 입력회로 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3916327A (en) * | 1973-09-04 | 1975-10-28 | Stephen H Lampen | Output circuit for a voltage-divider device |
US3989931A (en) * | 1975-05-19 | 1976-11-02 | Rockwell International Corporation | Pulse count generator for wide range digital phase detector |
US4086538A (en) * | 1975-12-29 | 1978-04-25 | Honeywell Inc. | Gated pulse generator |
US4321460A (en) * | 1977-01-03 | 1982-03-23 | Lanier Business Products, Inc. | Digital control apparatus |
DE2723299C3 (de) * | 1977-05-24 | 1981-06-19 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Anordnung mit einem Einstellknopf zum Erzeugen von Fortschaltimpulsen für ein digitales Stellglied |
DE3142199A1 (de) * | 1980-11-03 | 1982-06-16 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Schaltungsanordnung zur verstaerkung elektrischer signale, die mit einer schaltung zum ausgleichen einer unerwuenschten komponente versehen ist |
JPS60137117A (ja) * | 1983-11-30 | 1985-07-20 | Nec Home Electronics Ltd | デイジタルフイルタ回路 |
US4635102A (en) * | 1984-10-24 | 1987-01-06 | Rca Corporation | Chroma signal amplitude control apparatus |
US4715051A (en) * | 1985-04-12 | 1987-12-22 | Giardina Joseph J | Electronic potentiometer |
DE3521610A1 (de) * | 1985-06-15 | 1986-12-18 | Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn | Geraet zum erkennen relativer extrema |
-
1990
- 1990-05-07 US US07/520,204 patent/US5063580A/en not_active Expired - Lifetime
-
1991
- 1991-04-04 CA CA002039793A patent/CA2039793A1/en not_active Abandoned
- 1991-04-08 MY MYPI91000580A patent/MY106140A/en unknown
- 1991-05-02 EP EP91107060A patent/EP0456102B1/en not_active Expired - Lifetime
- 1991-05-02 DE DE69112696T patent/DE69112696T2/de not_active Expired - Fee Related
- 1991-05-02 JP JP19467991A patent/JP3230191B2/ja not_active Expired - Fee Related
- 1991-05-02 ES ES91107060T patent/ES2076403T3/es not_active Expired - Lifetime
- 1991-05-02 KR KR1019910007071A patent/KR100224285B1/ko not_active IP Right Cessation
- 1991-05-06 CN CN91103192A patent/CN1050485C/zh not_active Expired - Fee Related
- 1991-05-06 FI FI912175A patent/FI102648B/fi active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
DE69112696D1 (de) | 1995-10-12 |
US5063580A (en) | 1991-11-05 |
MY106140A (en) | 1995-03-31 |
DE69112696T2 (de) | 1996-02-08 |
CA2039793A1 (en) | 1991-11-08 |
JP3230191B2 (ja) | 2001-11-19 |
EP0456102A2 (en) | 1991-11-13 |
CN1050485C (zh) | 2000-03-15 |
FI102648B1 (fi) | 1999-01-15 |
KR100224285B1 (ko) | 1999-10-15 |
FI912175A (fi) | 1991-11-08 |
KR910021165A (ko) | 1991-12-20 |
EP0456102B1 (en) | 1995-09-06 |
FI102648B (fi) | 1999-01-15 |
FI912175A0 (fi) | 1991-05-06 |
CN1056389A (zh) | 1991-11-20 |
EP0456102A3 (en) | 1992-01-08 |
ES2076403T3 (es) | 1995-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4254303A (en) | Automatic volume adjusting apparatus | |
US4996529A (en) | Auto-zeroing circuit for offset cancellation | |
US7061416B2 (en) | Adaptive-type sigma-delta A/D converter | |
US7002408B2 (en) | Data signal amplifier and processor with multiple signal gains for increased dynamic signal range | |
US6816013B2 (en) | Automatic gain control device | |
US5955925A (en) | Digital AGC circuit | |
US4799024A (en) | Circuit arrangement to monitor the time spacing of signals | |
US8532313B2 (en) | Audio processing system for an audio output device | |
JPH05328253A (ja) | 信号条件づけ装置 | |
US5448308A (en) | Apparatus for clamping a video signal level | |
JPH04207521A (ja) | 時定数調整回路 | |
US5594440A (en) | A/D converter having a variable integrator whose time constant can be changed | |
US7227588B2 (en) | Clamping system for clamping a video signal by using a charge-pump circuit | |
US5060178A (en) | System for analog-digital-analog conversion | |
US7023370B2 (en) | Shared parallel digital-to-analog conversion | |
CN112088491A (zh) | 调制器 | |
JPH1027210A (ja) | コンパンディング積分器 | |
JP2773822B2 (ja) | 自動利得調整回路 | |
JPH0661863A (ja) | 直流ディザ入力型δς変調型ad変換器 | |
JP3054888B2 (ja) | オート・ゼロ回路 | |
JP2789933B2 (ja) | デジタル積分回路 | |
JPH06216777A (ja) | 発振検出装置 | |
JPH0787397B2 (ja) | 自動利得制御方式 | |
JPH04235410A (ja) | ピーク値検出回路 | |
CN117833870A (zh) | 时钟产生电路以及图像传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |