DE3142199A1 - Schaltungsanordnung zur verstaerkung elektrischer signale, die mit einer schaltung zum ausgleichen einer unerwuenschten komponente versehen ist - Google Patents
Schaltungsanordnung zur verstaerkung elektrischer signale, die mit einer schaltung zum ausgleichen einer unerwuenschten komponente versehen istInfo
- Publication number
- DE3142199A1 DE3142199A1 DE19813142199 DE3142199A DE3142199A1 DE 3142199 A1 DE3142199 A1 DE 3142199A1 DE 19813142199 DE19813142199 DE 19813142199 DE 3142199 A DE3142199 A DE 3142199A DE 3142199 A1 DE3142199 A1 DE 3142199A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- input
- output
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Analogue/Digital Conversion (AREA)
Description
liiips' Bloeilampenfabnekrn, Πι .s.<:\ "y:.:- -":Ί\- \"Ί 1 3142199
PHF 80587 ^ 15.10.81
Schaltungsanordnung zur Verstärkung elektrischer Signale, die mit einer Schaltung zum Ausgleichen einer unerwünschten
Komponente versehen ist; Vervielfachungsstufen mit dieser Verstärkerschaltung sowie Transversalfilter mit
derartigen Vervielfachungsstufen.
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Verstärken eines elektrischen Signals, das
einerseits aus einem gewünschten intermittierenden Signal und andererseits aus einer unerwünschten Komponente mit
einer die Unterbrechungsfrequenz des intermittierenden Signals erheblich unterschreitenden Amplitudenänderungsfrequenz
zusammengesetzt ist, wobei dieses elektrische Signal an einem ersten Eingang mit einem bestimmten Vorzeichen
eines mit einer Schaltung zum Ausgleich der unerwünschten Komponente versehenen Verstärkers empfangen wird.
In einem Verstärker kommt es häufig vor, dass durch Drifterscheunungen einem Eingangssignal Null ein
von Null verschiedenes Ausgangs signal entspricht. Um die
Beseitigung dieser unerwünschten Komponente des Ausgangssignals sicherzustellen, wird oft auf folgende ¥eise verfahren:
Nachdem das Ausgangssignal abgenommen worden ist, wird es
auf geeignete Weise abgeschwächt und dem Eingang des Verstärkers derart wiederzugeführt, dass es von dem Haupt-Gingangssignal
oder dem gewünschten Signal subtrahiert wird. Diese Beseitigung kann bewirkt werden entweder mit
Hilfe einer völlig analogen Schaltung- was die einer solchen Schaltung inhärenten Regelschwierigkeiten mit sich
bringt (siehe z.B. die US-PS Nr. 4.042.885, und insbesondere die darin beschriebene Nul'lregel schaltung 18), oder
dagegen mit Hilfe einer völlig digitalen Schaltung. Das letztere Verfahren ergibt kostspielige Ausführungen, weil
der Rückkopplungsweg zu beiden Seiten eines Digitalspeichers einen das Ausgangssignal des Verstärkers abnehmenden
Analog/Digitalumsetzer und einen Digital/Analogumsetzer,
der sicherstellt, dass das Signal zur Unterdrückung der unerwünschten Komponente am zweiten. Eingang des Ver- .
stärkors wiedereingeführt wird, enthalten muss.
2 .. . - . ι I
PlIF 80587 *f 15. 1Ο.HI
Die Erfindung hat die Aufgabe, eine Verstärkerschaltung
anzugeben, in der die Schaltung zum Ausgleichen der unerwünschten Komponente unter Beibehaltung der Vorteile
einer digitalen Ausführung einfach und wenig aufwendig aufgebaut ist.
Diese Aufgabe löst die Erfindung dadurch, dass diese Schaltung zum Ausgleich der unerwünschten Komponente
enthält:
(a) einen Komparator, der am Ausgang des Verstärkers angeordnet ist und mindestens einmal während mindestens
eines Unterbrechungsintervalls des gewünschten intermittierenden Signals Y^. die verstärkte unerwünschte
Komponente aufnimmt und mit einem Bezugsschwellwert vergleicht;
(b) einen Zähler, der an einem ersten Eingang das Ausgangssignal
des Komparators empfängt und seinen Inhalt abhängig vom ¥ert dieses Ausgangs signals des
Komparators durch einen einem zweiten Eingang zugeführten, von einer zugehörigen Taktschaltung erzeugten
Takt vorwärts oder rückwärts zählt, um ein digitales Signal zum Ausgleich der unerwünschten Komponente
zu liefern; und
(c) einen Digital/Anordnung, der am Ausgang des Zählers
(c) einen Digital/Anordnung, der am Ausgang des Zählers
angeordnet und an einem zweiten Eingang des Verstär-
1^ 25 kers mit einem dem bestimmten Vorzeichen des ersten
Eingangs entgegengesetzten Vorzeichen das Signal zum
Ausgleich der unerwünschten Komponente liefert.
Die angewandte Struktur der Ausgleichsschaltung
ist also tatsächlich die einer schrittweise arbeitenden Schaltung, bei der der Inhalt eines Zählers allmählich
in der einen oder anderen Richtung, je nach dem Vorzeichen des Unterschiedes zwischen der Amplitude der unerwünschten
Komponente und dem Bezugsschwellwert geändert wird, derart, dass ein geeigneter Ausgleich der unerwünschten Komponente
erhalten wird, indem von dem zu verstärkenden elektrischen Signal das analoge Ausgleichssignal der unerwünschten
Komponente subtrahiert wird, das an dem Aus-
PIIF 80587 9 15.10.81
gang des Digital/Analogumsetzers verfgabr ist, der hinter
dem Zähler angeordnet ist. Eine derartige Struktur ist also verhältnismässig einfach sowie wenig aufwendig, weil
nur ein einziger Umsetzer verwendet zu werden braucht, während sie eine einfache Regelung gestattet, weil die
Genauigkeit der durchgeführten Korrektur mit der Form des Difti lal/Analogunisetzrers (seiner Anzahl Bits), mit der Genauigkeit
des Zählers und mit dem Takt der Vergleiche und der in dem Zähler durch das Ergebnis dieser Vergleiche
1^ ausgelösten Zählungen zusammenhängt.
Eine Ausgestaltung der Erfindung für eine Vervielfachungsstufe,
die mit einer Verstärkerschaltung nach der Erfindung versehen ist, um den Ausgleich einer Drift—
erscheinung der genannten Vervielfachungsschaltung zu bewirken
ist dadurch gekennzeichnet, dass dem Verstärker
eine Vervielfachungsschaltung vorangeht, die an einem
ersten Eingang ein elektrisches Signal empfängt, das einerseits aus einem gewünschten intermittierenden Signal
V und andererseits aus einer unerwünschten Komponente
V_ zusammengesetzt ist, während sie an einem zweiten Eingang
ein gequanteltes Signal VQ. empfängt, das sieh zyklisch
derart ändert, dass der Index schrittweise zwischen 1 und N variiert, wobei diese Vervielfachungsschaltung an
dem ersten Eingang mit einem bestimmten Vorzeichen des Verstärkers das Produktsignal V (V + V ) liefert; das
die Schaltung zum Ausgleichen der unerwünschten Komponente weiter einen Differenzspeicher mit. Tf Pi.iStzen enthält, der
zwischen dem Ausgang des Zählers und dem Eingang des Digital/Analogumsetzers
angeordnet und für jeden Wert desIndexes i und als Funktion des Wertes des Ausgangs signals
des Komparators den Digitalwert des diesem Wert des Indexes entsprechendem Ausgleichssignals wenigstens solange
speichert, bis wieder ein Vergleich für denselben sich zyklisch ändernden Wert des Indexes i durchgeführt
wird, und dass der Ausgang des Differenzspeichers weiter mit einem dritten Eingang des Zählers verbunden ist, der
den Inhalt des Zählers auf den Digitalwert am Ausgang des
PHF 80587 X 15.10.1981
Differenzspeichers einstellt.
Bei einer komplexeren Ausführungsform ist die Vervielfachungsstufe dadurch gekennzeichnet, dass eine
Addierschaltung zwischen dem Ausgang der Vervielfachungsschaltung
und dem ersten Eingang mit einem bestimmten Vorzeichen des Verstärkers angeordnet ist; dass die Ausgänge
von (Μ-"!) anderen Vervielfachungsschaltungen auf gleiche
Weise mit (Μ-!) anderen Eingängen der Addierschaltung verbunden
sind; dass jede der M Vervielfachungsschaltungen, ■ die auf diese Weise parallel angeordnet sind, an ihrem ersten
Eingang ein elektrisches, einerseits aus einem gewünschten Signal und andererseits aus einet· unerwünschten Komponente
mit einer die Unterbrechungsfrequenz des intermittierenden
entsprechenden Signals erheblich unterschreitenden Amplitudenänderungsfrequenz
zusammengesetztes Signal und an ihrem zweiten Eingang ein gequanteltes Signal empfängt und
am entsprechenden Eingang der Addierschaltung das Produktsignal liefert, wobei sich die Indexe i und j zwischen 1
und N bzw. zwischen 1 und M ändern und alle Signale zugleich auf Null eingestellt werden; und dass der Differenzspeicher
der Schaltung zum Ausgleich der unerwünschten Komponente N Speicherplätze enthält, die je für den Wert des Indexes
dem er zugeordnet ist, den Dip;italwert des diesem Wert dos
Indexes i (iji tHfri'prili pfulmi Au rif1; I
<> 1 < ■! ι η π i /-ν"11 ' ■"' "Im KiiiiU t i on
<l*vi /*"*■■ 25 Wertes des Aaagangsaifjiiiil .a dna Κυιιιρπ ruLo :i\s wmi i c;a tuns aol,iii{/;(!
speichern, bis wieder ein Vergleich für denselben Wert des sich zyklisch ändernden Indexes durchgeführt wird. '-,
Diese Vervielfachungsstufe, die gemäss demselben
Prinzip wie eine solche Stufe mit nur einer einzigen Vervielfachungsschaltung
arbeitet, unter der Bedingung, dass alle gewünschten intermittierenden Signale Vn. auf zweckmassige
Weise gleichzeitig auf Null geregelt werden, findet vorteilhafterweise Anwendung in einem Zeitbereiclitranave rsal·-
filter, das ein Netzwerk von Verzögeruiigs J eitungen enthäLt.
Nach einer weiteren Ausgestaltung der Erfindung ist dieses Filter dadurch gekennzeichnet, dass es eine Verviel f achuiiß'sstufe
enthält, in der die gewünschten intermittierenden Signale VT. die M an den Anzapfungen des Netzwerks von
• Λ (V · · 4 W *
PHF 80587 /f 15. 10. 1981
Verzögerungsleitungen verfügbaren Signale und die gequantelten Signale V_. die M Gewichtungskoeffizienten
des Filters·sind, die für jeden ¥ert des Indexes i am entsprechenden
Eingang derrespektiven M Vervielfachungs—
schaltungen über eine Stufe zur Digital/Analo.g-Umsetzung dieser Gewichtungskoeffizienten geliefert werden, die am
Ausgang einer Schaltung zur Speicherung der Koeffizienten
zwischen diesem Speicher undden zweiten Eingängen der Vervielfachungsschaltungen angeordnet ist.
Bei einer vereinfachten Ausführungsform des
Filters enthält die Stufe zur Digital/Analog-Umsetzung der Gewichtungskoeffizienten M Digital/Analog-Umsetzer, die
hintor der Schaltung zur Speicherung der Gewichtungskoeffi-κϊenten
parallel angeordnet sind und deren Ausgänge mit
dem zweiten Eingang der respektiven M Vervielfachungsschaltungen verbunden sind.
Bei einer komplexeren Abwandlung des Filters ist es möglich, die Schaltungen zum Ausgleich der unerwünschten
Komponente identische Schaltungen dazu zu be-
2onutzen, während eines anfänglichen Einstellzyklus oder während periodisch angewandter Zyklen die Nullregelung
und die Regelung des dynamischen Bereiches jeder der Vervielfachungsschaltungen
durchzurühren.
Das Filter ist dann dadurch gekennzeichnet, dass es einerseits M zweite Schaltungen zum Ausgleich der
unerwünschten Komponente enthält, in jeder von denen ein zweiter Komparator , dem am Ausgang des Verstärkers angeschlossen
ist und einen Vergleich des Ausgangssignals dieses Verstärkers mit einem SchwellwertNull durchführt;
3Qeirien zweiten Zähler; eine zweite Takt schaltung; einen
zweiten Differenzspeicher und einen zweiten Digital/Analog-Umsetzer
angeordnet sind; dass es andererseits M dritte Schaltungen zum Ausgleich der unerwünschten Komponente
enthält, in jeder von denen ein dritter Komparator, der
35ebenfalls am Ausgang des Verstärkers angeschlossen ist und
einen Vergleich des Ausgangssignals dieses Verstärkers mit
einem für alle Gewichtungskoeffizienten, des Filters identi-
PHF 80587 β 15.10,1981
sehen und durch den gewünschten dynamischen Bereich in
jeder Vervielfachungsschaltung bestimmten Schwellwert
durchführt; einen dritten Zähler; eine dritte Taktschaltung,
einen dritten Differenzspeicher und einen dritten Digital/ Analog-Umsetzer angeordnet sind; dass die M Digital/Analog-Umsetzer
der Stufe zur Umsetzung der (1-ewichtungskoeffizienten
multiplizierende Umsetzer sind, bei jedem von denen der Nullregeleingang und der analoge Eingang mit dem Ausgang
derjenigen der M zweiten Ausgleichsschaltungen bzw. mit
dem Ausgang derjenigen der M dritten Ausgleichsschaltungen
verbunden sind, die ihm zugeordnet sind, und der digitale Eingang mit dem Ausgang der Schaltung zur Speicherung der
Gewichtungskoeffizienten verbunden und der Ausgang, an dem
ein analoges Produktsignal der an den analogen und digitalen Eingängen vorhandenen Signale vorhanden ist, mit dem
zweiten Eingang derjenigen der M VervieIfachungsschaltungen
verbunden ist, die diesem Umsetzer zugeordnet ist, und dass ein Steuerglied den M zweiten und den M dritten Ausgleichsschaltungen
zugeordnet ist und Zyklen zur Nullregelung und zur Regelung des dynamischen Bereiches jeder der Vervielfachungsschaltungen
auslöst.
Bei einer zweiten Ausführungsform enthält das
Filter eine zweite und eine dritte Schaltung zum Ausgleich der unerwünschten Komponente, die aus einem zweiten bzw»
einem dritten Komparator, die am Ausgang des Verstärkers angeordnet sind und einen Vergleich mit einem Schwellwert
Null bzw, mit einem für alle Gewichtungskoeffizienten des Filters identischen und durch den gewünschten dynamischen
Bereich jeder Vervielfachungsschaltung bestimmten Schwell-
wert durchführen; einem zweiten bzw. einem dritten Zähler; einer zweiten bzw. einer dritten Taktschaltung, einem
zweiten bzw. einem dritten Differenzspeicher und einem
zweiten bzw. einem dritten Digital/Analog-Umsetzer aufgebaut sind; dass die Umsetzungsstufe einen multiplizierenden
.
Digital/Analog-Umsetzer und eine Grenzflächen- und
PHF 80587 J?' i5.IO.i98l
Entschachtelungsschaltung enthält: dass für diesen multiplizierenden Umsetzer der Nullregeleingang und der
analoge Eingang mit dem Ausgang der zweiten bzw. mit dem Ausgang der dritten Schaltung zum Ausgleich der unerwünschten
Komponente und der digitale Eingang mit dem Ausgang der Schaltung zur Speicherung der Gewichtungskoeffizienten
verbunden und der Ausgang, an dem ein analoges Produktsignal der an den analogen und digitalen
Eingänge vorhandenen Signale vorhanden ist, mit dem Eingang der Schnittstellen und Demultiplexschaltung verbunden
ist, die M Ausgänge enthält, die mit je dem zweiten Eingang einer der respektiven M Vervielfachungsschaltungen
verbunden sind, und dass ein Steuerglied den zweiten und dritten Ausgleichsschaltungen zugeordnet ist und Zyklen
zur Nullregelung und zur Regelung des dynamischen Bereiches jeder der Vervielfachungsschaltungen auslöst.
Bei einer dritten Ausführungsform wird ein schnelles
Transversalfilter dadurch erhalten, dass zwei Transversalfilter
nach einer der vorhergehenden Ausführungs-
formen zusammen geschaltet werden. Auf diese Weise ist
das Filter nicht während jedes der Regelzyklen unbrauchbar, sondern ist es künftighin möglich, einen Regelzyklus eines
dieser Filter beim Normalbetrieb des anderen Filters zu steuern, und umgekehrt.
Einige Ausführungsformen der Erfindung sind in
der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Ausführungsbeispiel einer Schaltung
zui' Verstärkung eines elektrischen Signals nach der
30
Erfindung,
Figuren 2 und 3 zwei Ausführungsbeispiele einer Vervielfachungsstufe mit einer Verstärkerschaltung nach
der Erfindung, und
Figuren h bis 6 drei Ausführungsbeispiele von
Transversalfiltern, die mit Vervielfachungsstufen versehen
sind, die eine Verstärkerschaltung nach der Erfindung ent-
PHF 8O587 äf - ^
halten.
Die an Hand der Fig« 1 beschriebene Ausführungsform
der Verstärkerschaltung nach der Erfindung enthält einen Verstärker 1, der an einem ersten Eingang 11 (der
hier positiv oder nichtinvertierend ist) ein elektrisches, einerseits aus einem gewünschten intermittierenden Signal .
V_T und andererseits aus einer unerwünschte Komponente V-.
(die hier den Drift des Verstärkers bildet) zusammenge-
r
setztes Signal empfängt; ein Driftsignal verändert sich
setztes Signal empfängt; ein Driftsignal verändert sich
^ naturgemäss nur langsam und weist hier jedenfalls eine
Amplitudenänderungsfrequenz auf, die viel niedriger als die XJnterbrechungsfrequenz des gewünschten intermittierenden
Signals V,, ist. Diesem Verstärker 1 ist nach der Erfindung eine Schaltung 2 zum Ausgleich der unerwünschten
1^ Komponente V^ zugeordnet, die einen Komparator 20, einen
Zähler 21, eine Taktschaltung 22 und einen Digital/Analog-Umsetzer
23 enthält.
In dieser Schaltung 2 ist der Komparator 20 am Ausgang des Verstärkers 1 angeordnet, um die unerwünschte
verstärkte Komponente abzunehmen, wobei in den Unterbrechungsintervallen des gewünschten intermittierenden
Signals V„ diese Komponente mit einem Bezugsschwellwert,
hier Null, verglichen wird. Der Zähler 21 empfängt an einem ersten Eingang 21a das Ausgangssignal des Komparators
20 und an einem zweiten Eingang 21b das von der Taktschaltung 22 gelieferte Steuersignal. Als Reaktion
auf dieses Steuersignal und im durch die Frequenz dieses Signals bestimmten Takt wird der Inhalt des Zählers 2i
während jeder der so durch die Taktschaltung 22 bestimmten Abtastperioden um eine Quantelungsschritt vorwärts
oder rückwärts geschoben, wobei die Tatsache, ob der Zähler vorwärts oder rückwärts zählt, von dem Vorzeichen
des Unterschiedes zwischen der unerwünschten abgenommenen
Komponente V0 und dem Bezugs schwellwert abhängig ist
(der Zähler zählt zoB. vorwärts, wenn dieses Vorzeichen
positiv ist, und im entgegengesetzten Fall zählt er
rückwärts). Schliesslich liefert der Digital/Analοg-Umsetzer
23, der am Ausgang des Zählers 21 angeordnet ist und das digitale Signal zum Ausgleich der unerwünschten
Komponente empfängt, das von diesem Umsetzer geliefert wird, selber das Ausgleichssignal in analoger Form und
führt es einem zweiten Eingang 12 des Verstärkers 1 mit einem dem des ersten Eingangs 11 entgegengesetzten Vorzeichen
zu (Dieser zweite Eingang ist hier also negativ oder invertierend).
Das analoge Signal zum Ausgleich der unerwünschten Komponente, das auf diese ¥eise erzeugt ist, wird von
dem am Eingang 11 des Verstärkers 1 subtrahiert, um die Effekte des Drift dieses Verstärkers zu unterdrücken oder
erheblich herabzusetzen. Es ist tatsächlich klar, dass
die Genauigkeit einer derartigen Korrektur und die Fehlerkorrekturgeschwindigkeit von dem von der Taktschaltung
bestimmten Arbeitstakt abhängen. Je grosser die Anzahl der von dieser Taktschaltung gelieferten Steuersignale während
jeweils eines Unterbrechungsintervalls des gewünschten intermittierenden Signals -V-. ist, desto wirksamer ist der
Ausgleich der unerwünschten Komponente V~c
Die obenbeschriebene Verstärkerschaltung kann in eine Vervielfachungsstufe der in Fig. 2 dargestellten
Art eingebaut sein. In diesem Falle geht dem Verstärker
eine Vervielfachungsschaltung 3 voran, die an einem ersten
Eingang 3I ein elektrisches, einerseits aus dem gewünschten
intermittierenden Signal V„ und andererseits aus einer
unerwünschten zu unterdrückenden Komponente V^ zusammengesetztes
Signal und an einem zweiten Eingang 32 ein
gequanteltes Signal VQ. empfängt, bei dem sich der Index
i zwischen 1 und N zyklisch ändert, indem er periodisch
nach Beendigung des Zyklus wieder dieselben ¥erte annimmt, wobei die Änderung schrittweise erfolgt, so dass
für einen bestimmten ¥ert von i das entsprechende Signal
V_. konstant bleibt. Das Produktsignal V„. χ (VTT + V_J ,
Oil tiX U U
das von der Vervielfachungsschaltung 3 geliefert wird,
wird dem ersten Eingang 11 des Verstärkers 1 zugeführt.
PHF 80587 Χ» 15.10.81-
Übrigens enthält die hier mit k bezeichnete Schaltung zum Ausgleich der unerwünschten Komponente ausser
den Elementen 20 bis 23 nach Fig. 1 noch einen sogenannten
Differenzspeicher 2k, der zwischen dem Ausgang
des Zählers 21 und dem Eingang des Digital/Analog-Umsetzers
23 angeordnet ist. Dieser Speicher Zh dient dazu,
für jeden ¥ert des Indexes i den Dxgitalwert des ihm entsprechenden Aus gleiche signals zur Verfügung zu halten,
wobei dieser Wert für jedes von der Taktschaltung 22 gelieferte Steuersignal durch das Ergebnis des von dem Komparator 20 durchgeführten Vergleiches und durch die entsprechende
Abänderung des Inhalts des Zählers 21 bestimmt wird. Diese Speicherung muss wenigstens so lange erfolgen,
bis wieder ein Vergleich für denselben Wert des sich zyklisch ändernden Indexes i durchgeführt wird, und zu diesem
Zeitpunkt, zu dem der Index i wieder denselben Wert annimmt, empfängt der Zähler über eine zwischen dem Ausgang
des Differenzspeichers 24 und einem dritten Eingang
21c des Zählers 21 hergestellte Verbindung den Wert, den das digitale Ausgleichesignal während des vorhergehenden
Durchgangs des Kindexes i durch denselben Wert aufwies. So werden für denselben Wert des Indexes i, trotz der inzwischen
für die anderen Werte von i vorgenommenen Korrekturen, die aufeinanderfolgenden Korrekturen zueinander
addiert, um sicherzustellen, dass ein vollständiger Äx\s~ gleich der unerwünschten Komponente Vn mehr oder weniger
schnell gemäss dem Takt der Taktimpulse erhalten wird.
Bei einer komplexeren in Fig. 3 dargestellten Ausführungsform enthält die Vervielfachungsstufe nun M
VervieIfachungsschaltungen 3a bis 3m, die parallelgeschaltet
sind und an ihrem ersten Eingang 3IJ (wobei sich
der Index j zwischen 1 und M ändert) ein elektrisches;,
einerseits aus einem gewünschten intermittierenden Signal Vn und andererseits aus einer unerwünschten Komponente V
J (deren Amplitudenänderungsfrequenz ebenfalls viel J
niedriger als die Unterbrechungsfrequenz des gewünschten
intermittierenden entsprechenden Signals V,j ist) zusam-
PHF 8O587 JT\ 15.10.81
mengesetztres Signal und an ihrem zweiten Eingang 32j ein
gequanteltes Signal V_. . (wobei sich i zwischen 1 und N
ändert) empfangen. Jedes Produktsignal VQ. ..(V„ + Vn ),
das von der entsprechenden Vervielfachungsschal- J
tung 3j geliefert wird, wird dem ersten entsprechenden Eingang 5j einer Addiersehaltung 5 zugeführt, die zwischen
diesen M parallelgeschalteten Vervielfachungsschaltungen 3a bis 3m und dem ersten Eingang 11 des Verstärkers 1 angeordnet
ist. Zwischen dem Ausgang des Verstärkers 1 und seinem zweiten Eingang 12 ist die Schaltung 4 zum Ausgleich der unerwünschten Komponente vorgesehen, die dieselben
Elemente 20 bis 24 wie in Fig. 2 enthält. Der Differenzspeicher 24 dieser Schaltung 4 muss N" Speicherplätze
enthalten, die je dazu bestimmt sind, den Digital— wert des jedem Wert von i zugeordneten Ausgleichs signals
aufzuzeichnen und. dann diesen Digitalwert wenigstens so
lange zu speichern, bis wieder ein Vergleich für denselben Wert des sich zyklisch ändernden Indexes i durchgeführt
wird.
Die eben beschriebene Vervielfachungsstufe
wirkt genau gemäss demselben Prinzip wie die nach Fig. 2,
unter der Bedingung, dass die gesamte unerwünschte am Ausgang des Verstärkers 1 vorhandene Komponente auf zweckmässige
Weise abgenommen werden kann. Es ist dazu notwendig, dass wenigstens während eines gewissen Zeitintervalls,
das genügend ist, um diese Abnahme durchzuführen, alle intermittierenden gewünschten Signale Vn. gleichzeitig
Null sind. J
Eine wesentliche Anwendung der Vervielfachungsstufe nach Fig. 3 ist an Hand der Fig. 4 beschrieben, die
ein Zeitbereichtransversalfilter zeigt. Dieses Filter enthält ein Netzwerk von (M-1) Verzögerungsleitungen 40b bis
40m, eine Vervielfachungsstufe der in Fig. 3 dargestellten
Art (die somit dieselben Elemente enthält), eine-Schaltung 41 zur Speicherung der Gewichtungskoeffizienten des Filters
und eine Stufe zur Digital/Analog-Umsetzung dieser Koeffizienten, die zwischen der Schaltung 4i und den Ver-
K. * ¥ β
PHP 80587 l·^ 15.10.81
vielfachungsschaltungen 3a bis 3*n der Vervlelfachungsstufe
angeordnet ist. In der hier beschriebenen Ausführungsform ist die Stufe zur Digital/Analog-Umsetzung der
Koeffizienten aus M Digital/Analog-Umsetzern 42a bis 42m
aufgebaut, die parallel hinter der Speicherschaltung 41
angeordnet sind und von denen jeder Ausgang mit dem zweiten Eingang der entsprechenden Vervielfachungsschaltung
der respektiven M Vervielfachungsschaltungen verbunden
ist (der Ausgang des Umsetzers 42a ist mit dem zweiten
Eingang 32a der Vervielfachungsschaltung 3a verbunden,
USAV. ) .
Diese an den zweiten Eingängen 32a bis 32m für
jeden Wert des Indexes i empfangenen Sifjnale bilden also
die gequantelten Signale Vn. ., mit denen die gewünschten
intermittierenden Signale Vn multipliziert werden müssen,
die den ersten Eingängen 31a- bis 3"lm der Schaltungen 3a
bis 3m über das Netzwerk von Verzögerungsleitungen 4Ob bis
40m zugeführt werden (die Signale V sind die M Signale,
die an den M Anzapfungen des Netzwerks von (M-i) Verzö-
2^ gerungsleitungen zur Verfügung stehen). Die Schaltung 4
zum Ausgleich der unerwünschten Komponente (die genau mit der vorhergehenden Schaltung identisch und hier nicht im
Detail dargestellt ist) der Vervieiracliuiigssciial tung
stellt, die oben, den gesamten Ausgleich der Driftsignale
der Vervielfacliungsschaltunßon 'Ja bis 3'" und des Verstärkers
1 sicher, unter dor Bedi.iif/mi^, dass auch hier die unerwünschte
Komponente auf zweckmässige Weise abgenommen werden kann (was erzielt werden kann, wenn alle Signale
VT gleichzeitig Null sein können).
3^ 1^ Bei einer ersten Abwandlung des ebenbeschriebenen
Transversalfilters kann dieses Filter andere Schaltungen zum Ausgleich der unerwünschten Komponente enthalten.
Tatsächlich sind bei Betrachtung des Filters nach Fig. k die Digital/Analog-Umsetzer 42a bis 42m übliche
Umsetzer. Indem diese durch sogenannte multiplizierende Digital/Analog-Umsetzer ersetzt werden, ist es möglich,
dem analogen Eingang und dem Nullregeleingang jedes dieser
PHF 80587 12 15.10.81
multiplizierenden Umsetzer eine besondere Schaltung zum
Ausgleich der unerwünschten Komponente zuzuordnen, wie dies nachstehend angegeben ist.
Fig. 5 j anhand deren die genannte erste Abwandlung
beschrieben wird, enthält alle Elemente der Fig. k,
ausgenommen die nur in der betreffenden Abwandlung verwendeten Elemente, und zwar die Digital/Analog-Umsetzer, die
am Ausgang der Schaltung kl zur Speicherung der Gewichtungskoeffizienten des Filters angeordnet sind und hier
durch multiplizierende Digital/Analog-Umsetzer 50a bis 50m ersetzt sind, die parallel hinter dieser Speicherschaltung
kl angeordnet sind. Zur Vereinfachung der Fig. sind darin nicht die den Vervielfachern 3a bis 3m vorgeordneten
Elemente dargestellt, die denen der Fig. k entsprechen. Die Ausgänge dieser Umsetzer 50a bis 50m, an
denen analoge Produktsignale der an ihren analogen und digitalen Eingängen angelegten Signale vorhanden sind,
sind mit den respektiven zweiten Eingängen 3^a bis 32m
der Vervielfachungsschaltungen 3a bis 3m verbunden. Die
digitalen Eingänge 51a bis 51m jedes dieser multiplizierenden
Umsetzer sind mit je einem entsprechenden Ausgang des Speichers kl verbunden. Das Transversalfilter nach
Fig. 5 enthält ferner ausser den Elementen nach Fig. 4 M
zweite Schaltungen zum Ausgleich der unerwünschten Kompo-
^5 nente, die hier mit 204a bis 204m bezeichnet sind und
selber je einen zweiten Komparator, der am Ausgang des Verstärkers 1 angeschlossen ist, um einen Vergleich des
Ausgangssignals dieses Verstärkers mit einem Schwellwert Null zu ermöglichen; einen zweiten Zähler; eine zweite
3^ Taktschaltung; einen zweiten Differenzspeicher und einen
zweiten Digital/Analog-Umsetzer enthalten, wobei diese Elemente genau mit den Elementen 20 bis Zk der Schaltung
k übereinstimmen und daher nicht dargestellt sind.
Ein Steuerglied 100 ist dieser Reihe von M
zweiten Schaltungen 204a bis 204m zugeordnet, um während
unwirksamer Perioden des Filters oder vor dem Anfang der Wirksamkeit des Filters den Ablauf eines Zyklus zur Null-
einstellung automatisch auszulösen. Dieser Ablauf ist folgender:
Indem ein geeignetes Signal dem Eingang des Transversalfilters zugeführt wird, wird das Anlegen einer
kurzzeitig konstanten Spannung V = an den ersten Eingang
31 j jeder der Vervielfachungsschaltungen 3&· bis Jm gesteuert.
¥enn einer der an den zweiten Eingang 32j dieser
Schaltungen angelegten Gewichtungskoeffizienten gleich Null ist, muss ein Signal, das ebenfalls gleich Null ist,
am Ausgang der entsprechenden Vervi el fach ungs schaltung 3j zur Verfügung stehen. Wenn diese Bedingung nicht geprüft
wird, wird für eine bestimmte Schaltung 3j der festgestellte Unterschied durch eine Wirkung der Schaltung 204j zum
Ausgleich der unerwünschten zu dieser schlecht geregelten Vervielfachungsschaltung gehörigen Komponente unterdrückt«
Die Wirkung der Schaltungen 204a bis 204m ist gleich der der
obenbeschriebenen Schaltungen:
Die aufeinanderfolgenden Vergleiche des Ausgangssignals
des Verstärkers 1 haben nach den schrittweise Vorwärts- oder Rückwärtszählen des Zählers die Erzeugung eines digitalen
Signals zur Unterdrückung der unerwünschten Komponente
zur Folge, das dann nach der Umsetzung in analoger Form dem Nullregeleingaiif; 52 j dos multiplizierenden Umsetzers
5Oj des Weges j des Transversalfilters zugeführt
wird. Das analoge Aus gangs signal der Schaltung 204j zum
Ausgleich der unerwünschten Komponente ist derart, dass nun das Ausgangssignal der Vervielfachungsschaltung 3j
Null ist, wenn der entsprechende von dem Speicher kl gelieferte
Gewichtungskoeffizient Null ist.
Das Transversalfilter nach Fig. 5 enthält
schliesslich stets ausser den Elementen nach Fig. 4 eine
neue Reihe von M dritten Schaltungen zum Ausgleich der unerwünschten Komponente, die mit 3O4a bis 3O4m bezeichnet
sind. Gleich wie die Schaltungen k und 204a bis 204m,
enthalten diese Schaltungen 3O4a bis 3O4m selber je einen
zweiten Komparator, der an den Ausgang des Verstärkers 1 angeschlossen ist, um einen Vergleich des Atis gangs signals
w ■* ·
• W » ·ϊ W *- *■
PHF 80587 3& 15.10.81
Vorstfix-kers mit oxnem für alle Gewichtungskoeffizxenben
des Filters identischen und durch den gewünschten dynamischen Bereich in jeder Vervieifachungsschaltung 3 j
bestimmten Schwellwert zu ermöglichen; einen dritten Zähler,
eine dritte Taktschaltung, einen dritten Differenzspeicher
und einen dritten Digital/Analog-Umsetzer (wie
oben sind diese Elemente mit den die Schaltung 4 und die Schaltungen 204a bis 204m bildenden Elementen identisch
und daher nicht dargestellt sind.
Gleich wie bei den M zweiten Schaltungen 204a bis 204m ist das Steuerglied 100 hier vorgesehen, um im
allgemeinen nach einem Zyklus zur Nullregelung mit Hilfe
dieser Schaltungen 204a bis 204m und jedenfalls während
iinwirkyann·· L- Poivi udon des Fxlbor-s oder vor der Wirksamkeit
des Filters den Ablauf eines zweiten automatischen Regelzyklus (hier eines Zyklus zur Regelung des dynamischen
Dex-eiclies) auszulösen. Tatsächlich kann, wenn dem Eingang
des Filters ein bekanntes Signal zugeführt wird, für das die Durchlasskennlinie dieses Filters bekannt
^0 ist, dann die Amplitude des Gewichtungskoeffizienten
derart korrigiert werden, dass auf zweckmässige ¥eise dieser
¥ert erhalten wird. Die Regelung des dynamischen Bereiches besteht also darin, dass für ein bekanntes Eingangssignal
des Filters ein Sxgnal mit einer vorher bestimmten Amplitude am Ausgang jeder der Vervielfachungsschal tungeil 3a bis 3m erhalten wird, wenn der entsprechende
Gewichtungskoeffizient auf dem Wert 1 genormt ist; jeder Unterschied in bezug auf dieses Signal mit vorher
bestimmter Amplitude kann mit Hilfe der betreffenden Schaltung 3O4j zum Ausgleich der unerwünschten Komponente
unterdrückt werden.
Die Wirkung der Ausgleichsschaltungen 3O4a bis
3O4m ist selbstverständlich der obenbeschriebenen Wirkung
ähnlich: Die aufeinanderfolgenden Vergleiche des Ausgangs-
signals des Verstärkers 1 haben nach dem schrittweisen Vorwärts- oder Rückwärtszählen des Zählers die Erzeugung
eines digitalen Signals zum Ausgleich der unerwünschten
.::.:.. 1 Γ:.Χ 1 3142193
PHF 80587 V& 15.10.81
Komponente zur Folge, das dann nach der Umsetzung in analoger Form dem analogen Eingang 53J des multiplizierenden
Umsetzers 50j des Weges j des Transversalfilters zugeführt wird. Das analoge Ausgangs signal des Ausgangs der
Schaltung 3O4j zum Ausgleich der unerwünschten Komponente
ist derart, dass nun der dynamische Bereich des Ausgangssignals der Vervielfachungsschaltung 3j auf richtige Weise
gemäss den obenstehenden Anweisungen geregelt wird. Für jeden Weg j des Filters wird auf gleiche Weise verfahren,
wobei nacheinander jeder Gewichtungskoeffizient gleich dem
genormten Wert 1 gemacht wird und gleichzeitig alle anderen Koeffizienten gleich Null gemacht werden.
In bezug auf das Filter nach Fig. 5 kann eine,
zweite nun an Hand der Fig; 6 beschriebene Ausführungsform verwendet werden, die darin besteht, dass die M zweiten
und die M dritten oben beschriebenen Ausgleichsschaltungen durch eine einzige zweite und eine einzige dritte
Schaltung zum Ausgleich der unerwünschten Komponente ersetzt
werden, die mit 21 h bzw. 31^· bezeichnet und denen
^O ein einziger multiplizierender Digital/Analog-Umsetzer
350 und eine Schnittstellen- und Demultiplexschaltung 351 zugeordnet sind.
Die zweiten und dritten Schaltungen 21k bzw.
314 zum Ausgleich der unerwünschten Komponente weisbn ei—
^5 ne mit der der M zweiten und der M dritten Schaltungen
20A- a bis 204m bzw. 3O4a bis 3O4m identische Struktur auf,
die hier daher nicht nochmals beschrieben wird. Der Nullregeleingang und der analoge Eingang der multiplizierenden Umsetzers 350 sind mit dem Ausgang der zweiten bzw,
mit dem Ausgang der dritten Schaltung 21 k bzw. 31^ zum
Ausgleich der unerwünschten Komponente verbunden, während
sein digitaler Eingang des verschachtelte Ausgangssignal
der Schaltung 4i zur Speicherung der Gewichtungskoeffizienten
empfängt. Der Ausgang des Umsetzers 350, an dem das Produktsignal der an den analogen und digitalen Eingängen
vorhandenen Signale auftritt, ist mit dem Eingang der Schnittstellen- und Demultiplexschaltung 351 verbunden,
PHF 80587 *Τ 15.10.81
die M Ausgange enthält, die mit je einem der respektiven
zweiten Eingänge einer der M VervieIfachungsschaltungen
3a bis 3m verbunden sind. Wie oben löst das Steuerglied
100 zu dem gewünschten Zeitpunkt die Zyklen zur automatischen
Nullregelung bzw. zur automatischen Regelung des dynamischen Bereiches des Umsetzers 350 aus.
Der Vorteil der Schaltung 351 ist deutlich: Die
Komplexität der Schaltung wird in bezug auf die Ausführungsform
nach Fig. 5 erheblich herabgesetzt, weil nur
W zwei Schaltungen zum Ausgleich der unerwünschten Komponente
statt M dieser Schaltungen verwendet werden, wobei die Gewichtungskoeffizienten durch die Schaltung 351 zu
den betreffenden Vervielfachungsschaltungen geschaltet werden. Derartige Schnittstellen und Demultiplexschal-
^ tungen sind bereits bekannt und werden hier also nicht
beschrieben; insbesondere sei auf die in Fig. 2 des Aufsatzes von P.B. Denyer, J. Mayor und J.W. Arthur mit dem
Titel "Miniature programmable transversal filter using CCD/MOS technology" in "Proceedings of the I.E.EnE.,
Band 67, Nr. 1, Januar 1979, S. 42 - 50 dargestellte
Schaltung verwiesen.
Selbstverständlich ist die Erfindung nicht auf die hier beschriebenen und dargestellten Ausführungsbeispiele
beschränkt, sondern es sind im Rahmen der Erfindung
noch andere Abwandlungen dieser Beispiele möglich. Es können zwei Transversalfilter der oben im
Detail beschriebenen Art parallelgeschaltet werden, um ein schnelles Transversalfilter zu erhalten. Tatsächloch
ist das so erhaltene Gebilde zu jedem Zeitpunkt betriebsbereit, weil durch die Parallelschaltung ein Zyklus (zur
Nullregelung und zur Regelung des dynamischen Bereiches)
eines der Filter während eines normalen Arbeitszyklus des anderen Filters ausgelöst werden kann, und umgekehrt.
Claims (8)
- PHF 8Ο587 J* i5.IO.8i /PATENTANSPRÜCHE;Verstärkeranordnung für ein Signal das eine Signalkomponente enthält, die in regelmässig wiederkehrenden Zeitabschnitten einen festen Signalwert annimmt, welche Anordnung einen Verstärker mit einem Eingang zum Empfangen des Signals und eine Gegenkopplungsschleife enthält, dadurch, gekennzeichnet, dass diese Gegenkopplungsschleife enthält;einen Komparator (20), der mit dem Ausgang des Verstärkers (1) verbunden ist zum Vergleichen des Aus-'0 gangssignals mit einem Referenzsignal während der hervor— genannten Zeitabschnitten;einen Zähler (21) mit einem ersten Eingang (21a) der mit dem Komparator (20) verbunden ist, einen zweiten Eingang (21b) der mit einer Taktschaltung (22) verbunden^ ist und einem Ausgang, wobei der Inhalt des Zählers (21 ) mit dem von der Taktschaltung (22) auferlegten Takt er- --.höht oder erniedrigt wird, je nach Polarität des Ausgangssignals des Komparators (2θ).; 'und einen Digital/Analog-Umsetzer (23) der am^0 Ausgang des Zählers angeordnet ist und das analoge Gegenkopplungssignal für den Verstärker liefert.
- 2. Vervielfachungsstufe mit einer Verstärkerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass dem Verstärker (i) eine Vervielfachungsschaltung (3) vorangeht, die an einem ersten Eingang (31) ein elektrisches, einerseits aus einem gewünschten intermittierenden Signal V,, und andererseits aus einer unerwünschten Komponente XL zusammengesetztes Signal und an einem zweiten Eingang(32) ein gequanteltes Signal V_. mit sich zyklisch undschrittweise zwischen 1 und N änderndem Index i empfängt,wobei diese Vervielfachungaschaltung am ersten Eingang ^g mit einem bestimmten Vorzeichen des Verstärkers das Pro— %'"Mz.. ■': Γ:. '/< 1 3H2199PHF 80587 3^ 15.10.81duktsignal VQ. (V„ + V ) liefert; dass die Schaltung (2) zum Ausgleich der unerwünschten Komponente weiter einen Differenzspeicher (24) mit N Plätzen enthält, der zwischen dem Ausgang des Zählers (21) und dem Eingang des Digital/Analog-TJmsetzers (23) angeordnet und für jeden Wert des Indexes i und als Funktion des Wertes des Ausgangssignals des !Comparators (20 ) den Digitalwert des diesem Wert des Indexes entsprechenden Ausgleichssignals wenigstens solange speichert, bis wieder ein Vergleich für denselben Wert des sich zyklisch ändernden Indexes i durchgeführt wird, und dass der Ausgang des Differenzspeichers (24) weiter mit einem dritten Eingang (21c) des Zählers (21) verbunden ist, der den Inhalt des Zählers auf den Digitalwert am Ausgang des Differenzspeichers (24) einstellt.
- 3. Vervielfachungsstufe nach Anspruch 2, dadurch gekennzeichnet, dass eine Addierschaltung (5) zwischen dem Ausgang der Vervielfachungsschaltung und dem ersten Eingang mit einem bestimmten Vorzeichen des Verstärkers(1) angeordnet ist; dass die Ausgänge von (Μ-!) anderen Vervielfachungsschaltungen auf gleiche Weise mit (Μ-!) anderen Eingängen der Addierschaltung verbunden sind; dass jede der M Vervielfachungsschaltungen (3a bis 3m), die auf diese Weise parallel angeordnet sind, an- ihrem ersten Eingang (31j) ein elektrisches, einerseits aus einem gewünschten Signal V und andererseits aus einer unerwünschten Komponente V_ mit einer die Tinte rbrechungs— frequenz des intermittierenden entsprechenden Signals Vn erheblich unterschreitenden Amplitudenanderungsfrequenz zusammengesetztes Signal und an ihrem zweiten Eingang (32j) ein gequanteltes Signal V .empfängt und am entsprechenden Eingang (5j) der Addierschaltung (5) das Produktsifynal VQ. . (V„ + V ) liefert, wobei sich die Indexe i und j zwischen 1 und N bzw. zwischen 1 und Mändern und alle Signale V». zugleich auf Null eingestellt werden; und dass der Differenzspeicher (24) der Schaltung (4) zum Ausgleich der unerwünschten Komponente N Speicher-platze enthält, die je für den Wert des Indexes i, dem er zugeordnet ist, den Digitalwert des diesem Vert des Indexes i entsprechenden Ausgleichssignals als Funktion des Vertes des Ausgangssignals des Komparators (20) wenigstens solange speichern, bis wieder ein Vergleich für denselben Wert das sich zyklisch ändernden Indexes i durchgeführt wird.
- 4. Zeitbereichtransversalfilter, das ein Netzwerk von Verzögerungsleitungen enthält, dadurch gekennzeichnet, dass es eine Vervielfachungsstufe nach Anspruch 3 enthält, in der die gewünschten intermittierenden Signale V„ die M an den Anzapfungen des Netzwerks von Verzögerungsleitungen (4Ob bis 4Om) verfügbaren Signale und die gequantelten Signale V . . die M Gewichtungskoeffizienten des Filters sind, die für jeden Wert des Indexes i am entsprechenden Eingang der respektiven M Vervielfachungsschaltungen (3a bis 3m) über eine Stufe zur Digital/Analog-Umsetzung dieser Gewichtungskoeffizienten geliefert werden, die am Ausgang einer Schaltung 4l zur Speicherung2^ der Koeffizienten zwischen diesem Speicher und den zweiten Eingängen (32j) der Vervielfachungsschaltungen (3a- bis 3m) angeordnet ist.
- 5. Transversalfilter nach Anspruch 4, dadurch gekennzeichnet, dass die Stufe zur Digital/Analog-TJmsetzung2^ der Gewichtungskoeffizienten M Digital/Analog-Umsetzer (42a bis 42m) enthält, die hinter der Schaltung (4i) zur Speicherung der Gewichtungskoeffizienten parallel angeordnet sind und deren Ausgänge mit dem zweiten Eingang (32j) der respektiven M Vervielfachungsschaltung (3a bis 3m) verbunden sind.
- 6. Transversalfilter nach Anspruch 5s dadurch gekennzeichnet, dass es einerseits M zweite Schaltungen zum Ausgleich der unerwünschten Komponente (2O4a bis 204m) enthält, in jeder von denen ein zweiter Komparator, der am Ausgang des Verstärkers (1) angeschlossen ist und einen Vergleich des Ausgangssignals dieses Verstärkers mit einem Schwellwert Null durchführt; einen zweiten Zähler;PHF 80587 S* 15.10.81eine zweite Taktschaltung; einen zweiten Differenzspeicher und einen zweiten Digital/Analog-Umsetzer angeordnet sind; dass es andererseits M dritte Schaltungen zum Ausgleich der unerwünschten Komponente (3O4a bis 3°4m) enthält, in jeder von denen ein dritter Komparator, der ebenfalls am Ausgang des Verstärkers (i) angeschlossen ist und einen Vergleich des Ausgangssignals dieses Verstärkers mit einem für alle Gewichtungskoeffizienten des Filters identischen und durch den gewünschten dynamischen Bereich in jeder Vervielfachungsschaltung (3j) bestimmten Schwellwert durchführt; einen dritten Zähler; eine dritte Taktschaltung, einen dritten Differenzspeicher und einen dritten Digital/Analog-Umsetzer angeordnet sind; dass die M. Digital/Analog-Umsetzer der Stufe zur Umsetzung der Gewichtungskoeffizienten multiplizierende Umsetzer (50a bis 50m) sind, bei jedem von denen der Nullregeleingang und der analoge Eingang mit dem Ausgang derjenigen der M zweiten Ausgleichsschaltungen (204a bis 204m) bzw. mit dem Ausgang derjenigen der M dritten Ausgleichsschaltungen (3O4a bis 3O4m) verbunden sind, die ihm zugeordnet sind, und der digitale Eingang mit dem Ausgang der Schaltung (4i) zur Speicherung der Gewichtungskoeffizienten verbunden und der Ausgang, an dem ein analoges Produktsignal der an den analogen und digitalen Eingängen vorhandenen Signale vorhanden ist, mit dem zweiten Eingang (32j) derjenigen der M Vervielfachungsschaltungen (3a- bis 311O verbunden ist, die diesem Umsetzer (5Oj) zugeordnet ist, und dass ein Steuerglied (IOO) den M zweiten und den M dritten Ausgleichsschaltungen zugeordnet ist und Zyklen zur Nullregelung und zur Regelung des dynamischen Bereiches jeder der Vervielfachungsschaltungen (3a biss 3m) auslöst.
- 7. Transversalfilter nach Anspruch 4, dadurch gekennzeichnet, dass es eine zweite und eine dritte Schaltung zum Ausgleich der unerwünschten Komponente (214 und 314) enthält, die aus einem zweiten bzw. einem dritten Komparator, die am Ausgang des Verstärkers (1) angeord-V (t -PHF 80587 S» 15.10.81net sind und einen Vergleich mit einem Schwellwert Null bzw. mit einem für alle Gewichtungskoeffizienten des Filters identischen und durch den gewünschten dynamischen Bereich jeder Vervielfachungsschaltung (3j) bestimmten Schwellwert durchführen; einem zweiten bzw. einem dritten Zähler; einer zweiten bzw. einer dritten Taktschaltung, einem zweiten bzw. einem dritten Differenzspeicher und einem zweiten bzw»1 einem dritten Digital/Analog-Umsetzer aufgebaut sind; dass die Umsetzungsstufe einen multiplizierenden Digital/Analog-Umsetzer (35O) und eine Grenzflächen- und Entschachtelungsschaltung (351 ) enthälts dass für diesen multiplizierenden Umsetzer (35O) derNullregeleingang und der analoge Eingang mit dem Ausgang der zweiten bzw. mit dem Ausgang der dritten Schaltung zum Ausgleich der unerwünschten Komponente und der digitale Eingang mit dem Ausgang der Schaltung (4i) zur Speicherung der Gewichtungskoeffizienten verbunden und der Ausgang, an dem ein analoges Produktsignal der an den analogen und digitalen Eingänge vom an denen Signale vorhanden ist, mit dem Eingang der Schnittstellen und Demultiplexschaltung (351) verbunden ist, die Ausgänge enthält, die mit je dem zweiten Eingang (32j) einer der respektiven M Vervielfachungsschaltungen (3a bis 3j) verbunden sind, und dass ein Steuerglied (100) den zweiten und drittel!Ausgleichsschaltung (214 bzw. 31^) zugeordnet ist und Zyklen zur Nullregelung und zur Regelung des dynamischen Bereiches jeder der Vervielfachungsschaltungen (3a bis 3j) auslöst.
- 8. Schnelles Transversalfilter, dadurch gekeiinzeichnet, dass zwei Transversalfilter nach einem der Ansprüche 6 und 7 parallelgeschaltet werden, wobei ein Regelzyklus eines der Transversalfilter während eines normalen Arbeitszyklus des anderen Filters ausgelöstwird und umgekehrt.
35
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8023468 | 1980-11-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3142199A1 true DE3142199A1 (de) | 1982-06-16 |
Family
ID=9247623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813142199 Withdrawn DE3142199A1 (de) | 1980-11-03 | 1981-10-24 | Schaltungsanordnung zur verstaerkung elektrischer signale, die mit einer schaltung zum ausgleichen einer unerwuenschten komponente versehen ist |
Country Status (4)
Country | Link |
---|---|
US (1) | US4476438A (de) |
JP (1) | JPS57106215A (de) |
DE (1) | DE3142199A1 (de) |
GB (1) | GB2087181A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4700059A (en) * | 1986-03-13 | 1987-10-13 | Dionex Corporation | Chromatographic optical detector with logarithmic calibration circuit |
US5063580A (en) * | 1990-05-07 | 1991-11-05 | Thomson Consumer Electronics, Inc. | Apparatus for conditioning a control signal |
US6081558A (en) * | 1997-08-20 | 2000-06-27 | Integration Associates, Inc. | Apparatus and method for low power operation with high sensitivity in a communications receiver |
US6548878B1 (en) | 1998-02-05 | 2003-04-15 | Integration Associates, Inc. | Method for producing a thin distributed photodiode structure |
US6753586B1 (en) | 1998-03-09 | 2004-06-22 | Integration Associates Inc. | Distributed photodiode structure having majority dopant gradient and method for making same |
WO2000074232A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Amplificateur de compensation de distorsion du type predistorsion |
EP1258983B1 (de) * | 2001-05-18 | 2010-09-08 | Alcatel Lucent | Offsetregelung eines Operationsverstärkers |
WO2010126490A1 (en) * | 2009-04-28 | 2010-11-04 | Hewlett-Packard Development Company, L.P. | Performing multiplication using an analog-to-digital converter |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4229703A (en) * | 1979-02-12 | 1980-10-21 | Varian Associates, Inc. | Zero reference and offset compensation circuit |
ZA805415B (en) * | 1979-09-14 | 1981-08-26 | Plessey Overseas | Digitally controlled wide range automatic gain control |
-
1981
- 1981-10-24 DE DE19813142199 patent/DE3142199A1/de not_active Withdrawn
- 1981-10-28 US US06/315,845 patent/US4476438A/en not_active Expired - Fee Related
- 1981-10-30 GB GB8132755A patent/GB2087181A/en not_active Withdrawn
- 1981-10-31 JP JP56173732A patent/JPS57106215A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4476438A (en) | 1984-10-09 |
JPS57106215A (en) | 1982-07-02 |
GB2087181A (en) | 1982-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2820425C2 (de) | Binärer Zufallsrauschgenerator zur stochastischen Kodierung | |
DE2112374A1 (de) | Analog-Zeit-Umwandlungssystem | |
DE3026230C2 (de) | ||
DE3147409A1 (de) | Verfahren und anordnung zur a/d-wandlung | |
DE2724347C2 (de) | Deltamodulator mit einem quantisierenden Vergleicher | |
DE3142199A1 (de) | Schaltungsanordnung zur verstaerkung elektrischer signale, die mit einer schaltung zum ausgleichen einer unerwuenschten komponente versehen ist | |
DE2732264A1 (de) | Verfahren und wandler zur umwandlung digitaler abtastwerte in ein analoges ausgabesignal | |
DE2554744A1 (de) | Digitale schaltung fuer automatische verstaerkungsregelung | |
DE2256193A1 (de) | Verfahren und schaltungsanordnungen zur signalentzerrung mit hoher einstellgeschwindigkeit | |
DE3300196A1 (de) | Phasenstarre schaltung | |
DE4214797C2 (de) | Verfahren und Vorrichtung zum Steuern des Hochlaufintervalls eines Analog-Digital-Umsetzers | |
EP0541878B1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE2820426C2 (de) | Analog-Rauschgenerator mit von einer Punktregelung ausgehender voreinstellbaren Verteilung | |
DE2718229C2 (de) | Codiereinrichtung zur Umsetzung eines analogen Eingangssignals in ein PCM-Signal hoher Auflösung | |
DE2059862A1 (de) | Analog-Digitalwandler unter Verwendung eines Integrators | |
DE1292178B (de) | Analog-Digital-Umsetzer mit einem Impulsgenerator | |
EP0146652A1 (de) | Digitaler FM-Demodulator für digitalisierte FM-Signale | |
DE2547725A1 (de) | Analog-digital-wandler | |
DE10029424A1 (de) | Digitales Interpolationsfilter | |
DE3240175A1 (de) | Adaptives analog/digital-konvertersystem | |
DE3621083A1 (de) | Regelverfahren zur erzeugung einer stellgroesse und schaltungsanordnung zum ausueben dieses regelverfahrens | |
DE3124194A1 (de) | "frequenzabfuehlschaltung" | |
DE2833855C3 (de) | Schaltungsanordnung zur Korrektur von Zeitfehlern | |
DE1791173B1 (de) | Entzerrerschaltung fuer linear verzerrte impulsfolgen | |
DE4233410C1 (de) | Digital/Analog-Umsetzverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |