DE3621083A1 - Regelverfahren zur erzeugung einer stellgroesse und schaltungsanordnung zum ausueben dieses regelverfahrens - Google Patents

Description

Die Erfindung betrifft ein Regelverfahren zur Erzeugung einer Stellgröße in Abhängigkeit von einem aus einem Ist­ wert und einem Sollwert gebildeten, die Regelabweichung darstellenden Eingangssignal, bei denen das Eingangssignal differenziert wird.

Ein solches Regelverfahren ist z.B. aus dem Buch von Werner Leonhard "Einführung in die Regelungstechnik" (lineare Regelvorgänge), Vieweg-Verlag, 3. Auflage, 1978, bekannt und dient z.B. dazu, die Temperatur oder den Druck einer Vorrichtung zu regeln. Bei dem Regelverfahren wird ein Ausgangssignal, aus welchem die Stellgröße abgeleitet wird, durch Differentiation des Eingangssignals erzeugt. Eine Schaltungsanordnung zur Ausübung dieses Regel­ verfahrens enthält einen Differential-Regler (D-Regler), dessen Sprungantwort zuerst eine hohe Amplitude aufweist und danach langsam abklingt. Es hat sich gezeigt, daß verschiedene Systeme, die der Schaltungsanordnung nachge­ schaltet sind und mit deren Hilfe aus dem Ausgangssignal die Stellgröße gewonnen wird, nur begrenzte Ausgangs­ signale verarbeiten. Solche Systeme haben nämlich einen begrenzten Aussteuerbereich und würden solche Ausgangs­ signale, deren Amplituden einen bestimmten Wert über­ schreiten, abschneiden, wodurch das zeitliche Integral dieser Signale verkleinert wird.

Tritt also ein Ausgangssignal auf, das in den nach­ folgenden Stufen begrenzt würde, so wird aus dem ursprüng­ lich linearen Regelsystem ein nichtlineares. Das gesamte Regelsystem kann dadurch instabil werden. Um eine Instablität des Regelsystems zu vermeiden, müßte der Gültigkeitsbereich der Parameter, wie z.B. Vorhaltezeit oder Proportionalitätsfaktor, eingeschränkt werden, was den Einsatzbereich derartiger Regelsysteme beschränken würde.

Der Erfindung liegt somit die Aufgabe zugrunde, ein Regel­ verfahren zur Erzeugung einer Stellgröße zu schaffen, mit dem das Regelsystem stabil bleibt, wenn ein Eingangssignal mit zu hohen Amplituden auftritt.

Diese Aufgabe wird bei einem Regelverfahren der eingangs genannten Art dadurch gelöst, daß durch Subtraktion eines Integrationssignals von dem Eingangssignal ein Subtrak­ tionssignal gebildet wird und daß das Integrationssignal durch Integration des auf einen Minimum- bzw. Maximumwert eines vorgegebenen Begrenzungsintervalls begrenzten Subtraktionssignals gebildet wird, aus welchem die Stell­ größe abgeleitet wird.

Bei diesem Regelverfahren wird das Subtraktionssignal auf den Minimum- bzw. Maximumwert nur dann begrenzt, wenn das Subtraktionssignal kleiner bzw. größer als der Minimum- bzw. Maxiumumwert ist. Es ergibt sich also ein begrenztes Subtraktionssignal. Der Minimumwert und der Maximumwert sollten so gewählt werden, daß das begrenzte Subtraktions­ signal bei der weiteren Verarbeitung nicht mehr begrenzt wird. Bei dem erfindungsgemäßen Regelverfahren entspricht das zeitliche Integral des begrenzten Subtraktionssignals dem zeitlichen Integral des Subtraktionssignals. Das wird dadurch erreicht, indem aus dem begrenzten Subtraktions­ signal durch Integration ein Integrationssignal gebildet wird, welches dem Eingangssignal invertiert zugeführt wird. Es hat sich gezeigt, daß bei Ausübung des Regel­ verfahrens in einem Regelsystem die Stabilität auch bei Eingangssignalen mit zu hohen Amplituden gewährleistet ist.

Um bei dem Regelverfahren die Vorhaltezeit zwischen dem Eingangssignal und dem begrenzten Subtraktionssignal festzulegen, wird vorzugsweise vor der Bildung des Subtraktionssignals das Eingangssignal mit einer Konstanten multipliziert.

Bei einer Weiterbildung des Regelverfahrens nach der Erfindung ist vorgesehen, daß das Eingangssignal mit einer Proportionalitätskonstanten multipliziert und dann mit dem begrenzten Subtraktionssignal zu einem Ausgangssignal addiert wird, aus welchem die Stellgröße abgeleitet wird.

Das erfindungsgemäße Regelverfahren kann auch mit digitalen Mitteln durchgeführt werden, indem zunächst der analoge Istwert in einen Analog-Digital-Umsetzer in einen digitalen Istwert umgesetzt wird, daß anschließend der digitale Istwert einer Digitalrechenanordnung zugeführt wird, in der ein digitales begrenztes Subtraktionssignal bzw. digitales Ausgangssignal gebildet wird, welches in einem Digital-Analog-Umsetzer in ein analoges begrenztes Subtraktionssignal bzw. analoges Ausgangssignal umgesetzt wird, aus welchem die Stellgröße abgeleitet wird. Im Analog-Digital-Umsetzer wird ein digitaler Istwert erzeugt, der als Folge amplitudendiskreter Abtastwerte mit einer durch ein Abtastsignal bestimmten Abtastfrequenz vorliegt. Das Abtastsignal wird von der Digitalrechen­ anordnung erzeugt. Der Digital-Analog-Umsetzer bekommt ebenfalls das Abtastsignal von der Digitalrechenanordnung.

Die Erfindung betrifft ferner eine Schaltungsanordnung zum Ausüben des erfindungsgemäßen Regelverfahrens. Bei einer ersten Ausführungsform ist eine Überlagerungsstufe zur Subtraktion des Integrationssignals vom Eingangssignal vorgesehen, dessen Ausgang mit einem das begrenzte Subtraktionssignal liefernden Amplitudenbegrenzer ver­ bunden ist, dem ein Integrator parallel geschaltet ist, der das begrenzte Subtraktionssignal integriert und ein Integrationssignal liefert.

Eine solche Schaltungsanordnung bildet, wenn die Begrenzungswirkung noch nicht eintritt, einen DTl-Regler mit der Übertragungsfunktion:

F = p T _s /(1 + p T _s ) ,

wobei p die komplexe Frequenz und Ts die Integrationszeit­ konstante ist. Der Amplitudenbegrenzer ist dabei so ausge­ legt, daß in den nachfolgenden Systemen keine Begrenzung erfolgt.

Um bei einem solchen Regler die Vorhaltezeit festlegen zu können, ist als Weiterbildung der Schaltungsanordnung nach der Erfindung vor die Überlagerungsstufe ein erster Multiplizierer geschaltet, der das Eingangssignal mit der Konstanten multipliziert. Die Konstante ist der Quotient aus der Vorhaltezeitkonstanten und der Integrationszeit­ konstanten sein.

Unter der Voraussetzung, daß die Begrenzungswirkung noch nicht eintritt, läßt sich der DTl-Regler zu einem PDTl-Regler erweitern, indem ein zweiter Multiplizierer zur Multiplikation des Eingangssignals mit der Proportionalitätskonstanten und ein Addierer vorgesehen ist, der die Addition zwischen dem Ausgangssignal des zweiten Multiplizierers und des begrenzten Subtraktions­ signals durchführt.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Regelkreissystem, indem eine Schaltungs­ anordnung zur Erzeugung einer Stellgröße verwendet wird,

Fig. 2 eine im Regelsystem nach Fig. 1 verwendbare Schaltungsanordnung zur Ausübung des Regelverfahrens,

Fig. 3 eine zweite im Regelsystem nach Fig. 1 verwendbare Schaltungsanordnung zur Ausübung des Regelverfahrens und

Fig. 4 ein Flußablaufdiagramm zur Erläuterung einzelner Verfahrensschritte in der Schaltungsanordnung nach Fig. 3.

In Fig. 1 ist ein Regelsystem dargestellt, mit dem das erfindungsgemäße Regelverfahren ausgeübt werden kann. Einem Addierer 1 (Vergleichsstelle) wird der Sollwert Xs und der Istwert Xi zugeführt. Im Addierer 1 wird die Regeldifferenz zwischen dem Sollwert Xs und dem Istwert Xi gebildet. Der Ausgang des Addierers 1 ist mit einem Eingang eines Reglers 2 verbunden. Dem Regler 2 wird ein Eingangssignal Xe zugeführt, das die Regelabweichung (Regeldifferenz) darstellt. Das Reglerausgangssignal Xa wird einem Stellglied 3 zugeführt, das eine Stellgröße abgibt, die einer Regelstrecke zugeführt wird. Der Regelstrecke kann man die Regelgröße entnehmen, die in einem Meßglied 5 gemessen und als Istwert Xi dem Addierer 1 zugeführt wird. Soll z. B. die Temperatur in einem Raum, der von einer Zentralheizung erwärmt wird, auf einem bestimmten Wert gehalten werden, so ist z. B. ein Meßglied vorgesehen, das die Temperatur mißt und als elektrisches Signal, welches den Istwert darstellt, der Vergleichsstelle 1 zuführt. Die gewünschte Temperatur wird als Sollwert der Vergleichsstelle 1 zugeleitet. Mit Hilfe des Reglers wird aus der Regelabweichung ein Ausgangssignal gebildet, welches ein Stellglied, das beispielsweise das Ventil an dem Heizungskörper sein kann, verstellt. Die Stellgröße ist hierbei die Heißwasserzufuhr.

Wenn ein Regler verwendet wird, der einen D-Anteil auf­ weist, gibt der Regler bei großen positiven bzw. negativen Regelabweichungen ein Ausgangssignal ab, das zu hohe Amplituden aufweist, welche in dem nachfolgenden Stell­ glied häufig begrenzt werden. Durch diese Begrenzung in dem Stellglied 3 kann der gesamte Regelkreis instabil werden.

In der Fig. 2 ist eine Schaltungsanordnung des Reglers 2 dargestellt, die zur Ausübung des erfindungsgemäßen Regel­ verfahrens dient und die Stabilität des Regelkreises auch bei Eingangssignalen mit zu hohen Amplituden gewähr­ leistet. Das Eingangssignal Xe wird hierbei einem ersten Multiplizierer 10 zugeführt, der das Eingangssignal Xe mit einem Koeffizienten C 1 multipliziert. Ein solcher Multiplizierer kann z.B. als Verstärkerschaltung ausge­ bildet sein, deren Verstärkungsfaktor gleich dem Koeffizienten C 1 ist. Das Ausgangssignal X 1 des Multipli­ zierers 10 wird einem ersten Eingang einer Überlagerungs­ stufe 11 zugeführt, deren zweitem Eingang ein Integrator­ ausgangssignal X 2 eines Integrators 12 zugeleitet wird. In der Überlagerungsstufe 11 wird ein Subtraktionssignal X 3 gebildet, welches die Differenz zwischen dem Eingangs­ signal X 1 und dem Integrationssignal X 2 darstellt. Das Subtraktionssignal X 3 bildet das Eingangssignal für einen Amplitudenbegrenzer 13. Das Ausgangssignal X 4 des Amplitudenbegrenzers 13 ist gleich dem Subtraktions­ signal X 3, wenn dieses nicht größer als ein Maximum­ wert YMAX oder nicht kleiner als ein Minimumwert YMIN ist. Ist das Subtraktionssignal X 3 größer als der Maximumwert YMAX, ist das Ausgangssignal X 4 gleich dem Maximumwert YMAX. Ist das Subtraktionssignal X 3 kleiner als der Minimumwert YMIN, ist das Ausgangssignal Y 4 gleich diesem Minimumwert YMIN. Der Ausgang des Amplitudenbegrenzers 13 ist einerseits mit einem ersten Eingang eines Addierers 14 und andererseits mit dem Eingang des Integrators 12 verbunden. Der Integrator 12 bildet also aus dem Ausgangssignal X 4 des Amplitudenbegrenzers 13 das Integrationssignal X 2. Die Übertragungsfunktion des bisher beschriebenen Reglers lautet (unter der Voraussetzung, daß die Begrenzerwirkung noch nicht eintritt):

F = p Tv/(1 + p Ti),

wobei p die komplexe Frequenz, Tv die Vorhaltezeit­ konstante und Ti die Integrationszeitkonstante ist. Die Integrationszeitkonstante Ti wird durch den Integrator 12 bestimmt. Der Koeffizient C 1 ist der Quotient aus der Vorhaltezeitkonstanten Tv und der Integrationszeit­ konstanten Ti. Mit dem Multiplizierer 10 wird also die Vorhaltezeit dieses Reglers bestimmt. Der Regler hat ein DTl-Verhalten, wenn keine Begrenzung vorliegt.

Dieser Regler kann einen Proportionalitätsanteil erhalten, indem das Eingangssignal Xe in einem zweiten Multipli­ zierer 15 mit einer Proportionalitätskonstanten C 2 multi­ pliziert und das Ausgangssignal X 5 dieses Multipli­ zierers 15 dem zweiten Eingang des Addierers 14 zugeführt wird, der das Ausgangssignal X 4 des Amplituden­ begrenzers 13 mit diesem Multipliziererausgangssignal X 5 addiert und das Reglerausgangssignal Xa bildet. Damit das Reglerausgangssignal Xa durch das Signal X 5 nicht zu groß und in einer nachfolgenden Stufe begrenzt wird, muß entweder der Koeffizient C 2 so gewählt werden, daß keine Begrenzung auftritt, oder ein weiterer Amplitudenbegrenzer eingefügt werden. Der zweite Multiplizierer 15 kann ebenfalls durch eine Verstärkerschaltung realisiert werden, deren Verstärkungsfaktor gleich dem Koeffizien­ ten C 2 ist.

Der Amplitudenbegrenzer kann z.B. als Differenzverstärker realisiert werden und der Integrator z.B. mit Hilfe eines Operationsverstärkers, der mit einem Widerstand-Kondensa­ tor-Glied beschaltet ist.

Der Minimumwert YMIN und der Maximumwert YMAX sollten so gewählt werden, daß in dem nachfolgenden Stellglied 3 keine weitere Begrenzung des Signales erfolgt. Die erfindungsgemäße Schaltungsanordnung des Reglers 2 bewirkt, daß das zeitliche Integral des Ausgangssignales X 4 des Amplitudenbegrenzers 13 gleich dem zeitlichen Integral des Subtraktionssignales X 3 ist. Dies wird dadurch erreicht, daß das Ausgangssignal X 4 des Amplitudenbegrenzers 13 über den Integrator 12 zu der Überlagerungsstufe 11 zurückgeführt wird. Der Anteil des zeitlichen Integrals des Subtraktionssignales X 3, der außerhalb der Begrenzungswerte liegt, wird mittels des Integrators 12 gespeichert und dem Inhalt des zeitlichen Integrales des Ausgangssignales X 4 des Amplitudenbegrenzers 13, welches innerhalb der Begrenzungswerte liegt, hinzugefügt.

Es hat sich gezeigt, daß durch die erfindungsgemäße Schaltungsanordnung der Regelkreis stabil bleibt, wenn ein solches Eingangssignal mit zu hohen Amplituden vorliegt.

Die in Fig. 2 dargestellte Schaltungsanordnung könnte auch mit digitalen Schaltelementen realisiert werden. Dazu muß das Eingangssignal Xe einem Analog-Digital-Wandler zugeführt werden, der ein digitales Signal erzeugt und dieses einerseits dem Multiplizierer 10 und andererseits dem Multiplizierer 15 zuführt. Die Multiplizierer 10 und 15 und ebenfalls die Überlagerungsstufe 11 und der Addierer 14 könnten an sich bekannte digitale Schalt­ elemente sein.

Der Amplitudenbegrenzer 13 kann mittels einer logischen Schaltung realisiert werden. Eine solche logische Schaltung kann z. B. einen ersten Vergleicher enthalten, der ein Signal abgibt, das einen ersten Zustand aufweist, wenn das Subtraktionssignal X 3 größer als der Maximumwert YMAX ist, und sonst einen zweiten Zustand. Liegt der erste Zustand vor, wird ein erster Speicher freigegeben, der den Maximumwert YMAX als Ausgangssignal X 4 des Amplitudenbegrenzers 13 abgibt. Des weiteren enthält die logische Schaltung einen zweiten Vergleicher, der ein Signal abgibt, das einen ersten Zustand aufweist, wenn das Subtraktionssignal X 3 kleiner als der Minimumwert YMIN ist, und sonst einen zweiten Zustand. Liegt der erste Zustand vor, wird ein zweiter Speicher freigegeben, der den Minimumwert YMIN als Ausgangssignal X 4 des Amplitudenbegrenzers 13 abgibt. Schließlich kann die logische Schaltung noch eine Auswerteschaltung enthalten, die das Subtraktionssignal X 3 als Ausgangssignal X 4 des Amplitudenbegrenzers 13 abgibt, wenn die Ausgangssignale der beiden Vergleicher im zweiten Zustand sind.

Der Integrator 12 kann mit einem Addierer realisiert werden, dessen erstem Eingang sein Eingangssignal und dessen zweitem Eingang das Ausgangssignal eines Registers zugeführt wird. Das Ausgangssignal des Addierers stellt das Ausgangssignal des Integrators dar. Das Eingangssignal des Registers ist dieses Ausgangssignal.

Eine weitere Realisierung der Schaltungsanordnung nach Fig. 2 ist mit digitalen Schaltelementen in Fig. 3 darge­ stellt. In Fig. 3 wird in einem Analog-Digital-Umsetzer 20 der analoge Istwert in einen digitalen Istwert umge­ wandelt, der als binär codierter Abtastwert vorliegt. Der Ausgang des Analog-Digital-Umsetzers 20 ist mit einem Eingang 21 einer Digitalrechenanordnung 22 verbunden. Die Digitalrechenanordnung 22 umfaßt einen Mikroprozessor 23, einen Festwertspeicher 24 (ROM), einen Schreib/Lese­ speicher 25 (RAM), einen Eingabebaustein 26 und einen Ausgabebaustein 27. Der Eingang 21 der Digitalrechen­ anordnung 22 ist auch ein Eingang des Eingabe­ bausteins 26. Der Eingabebaustein 26 weist einen weiteren Eingang 28 auf, der mit einer Eingabeanordnung 29 ver­ bunden ist, in der der Sollwert und weitere Werte, wie z.B. die Konstanten C 1 und C 2 eingestellt werden. Der Mikroprozessor 23 ist mit den einzelnen Bausteinen, d.h. Festwertspeicher 24, Schreib/Lesespeicher 25 und den Ein­ und Ausgabebausteinen 26 und 27 über Steuer-, Daten- und Adreßleitungen verbunden. Im Festwertspeicher 24 ist ein Programm abgespeichert, das der Mikroprozessor 23 ausführt. Im Schreib/Lesespeicher 25 werden veränderbare Daten während des Rechenvorgangs abgespeichert. In der Digitalrechenanordnung 22 wird ein digitales Ausgangs­ signal erzeugt, das über den Ausgabebaustein 27 an einen Digital-Analog-Umsetzer 30 abgegeben und in ein analoges Ausgangssignal umgesetzt wird. Aus diesem analogen Ausgangssignal wird in einem Stellglied eine Stellgröße erzeugt.

Die Digitalrechenanordnung 22 steuert auch den Analog- Digital-Umsetzer 20 und den Digital-Analog-Umsetzer 30. Nachdem dem Digital-Analog-Umsetzer 30 ein Ausgangsabtast­ wert zugeführt wurde, wird ein neuer Abtastwert aus dem analogen Sollwert gebildet.

Mit Hilfe des in Fig. 4 dargestellten Flußablaufdiagramms werden die einzelnen Verfahrensschritte (Rechenschritte) erläutert, die in der Digitalrechenanordnung 22 zur Erzeugung eines Ausgangsabtastwertes für den Digital- Analog-Umsetzer 30 benötigt werden. Wie in Block 30 dargestellt ist, werden zuerst der Istwert Xi und der Sollwert Xs eingelassen. Anschließend wird der Eingangswert Xe gebildet, indem der Istwert Xi vom Sollwert Xs subtrahiert wird (Block 31). Im nächsten Verfahrensschritt wird der Eingangswert Xe mit dem Koeffizienten C 1 multipliziert, wodurch, wie in Block 32 gezeigt ist, ein Wert X 1 entsteht. Der Integrationswert X 2, der während des vorhergehenden Programmablaufes gebildet wurde, wird von dem Wert X 1 subtrahiert (Block 33). Der dadurch gebildete Subtraktionswert X 3 wird, wie in Block 34 dargestellt ist, mit einem Maximumwert YMAX verglichen. Ist der Wert X 3 größer als YMAX, wird der Wert X 4 gleich dem Maximumwert YMAX gesetzt (Block 35). Falls dies nicht der Fall ist, wird der Subtraktionswert X 3 mit dem Minimumwert YMIN verglichen (Block 36). Ist der Wert X 3 kleiner als der Minimumwert YMIN, wird der Wert X 4 gleich dem Minimumwert YMIN gesetzt (Block 37). Ist der Subtraktionswert X 3 aber größer als der Minimumwert YMIN, wird der Wert X 4 gleich dem Subtraktionswert X 3 gesetzt (Block 38). Im nächsten Verfahrensschritt wird die Integration des Wertes X 4 durchgeführt. Wie in Block 39 dargestellt, wird der Wert X 4 mit dem im vorherigen Programmablauf berechneten Integrationswert X 2 addiert, woraus ein neuer Integrationswert X 2 entsteht. Der nächste Verfahrensschritt führt eine Multiplikation des Eingangswertes Xe mit einem Koeffizienten C 2 durch, wodurch ein Wert X 5 gebildet wird (Block 40). Auch hierbei muß beachtet werden, daß der Koeffizient C 2 nicht zu groß gewählt wird, um eine Begrenzung des Reglerausgangssignals im nachfolgenden Stellglied zu vermeiden. Schließlich wird noch eine Addition zwischen dem Wert X 5 und dem Wert X 4 durchgeführt (Block 41). Das Ergebnis dieser Addition ist der Ausgangsabtastwert Xa.

Die während des Programmablaufs gebildeten Werte stellen Abtastwerte der in Fig. 2 beschriebenen analogen Signale dar.

Claims (6)

1. Regelverfahren zur Erzeugung einer Stellgröße in Abhängigkeit von einem aus einem Istwert (Xi) und einem Sollwert (Xs) gebildeten, die Regelabweichung darstellenden Eingangssignal (X 1), bei dem das Eingangssignal (X 1) differenziert wird, dadurch gekennzeichnet, daß durch Subtraktion eines Integrationssignals (X 2) von dem Eingangssignal (X 1) ein Subtraktionssignal (X 3) gebildet wird, und daß das Integrationssignal (X 2) durch Integration des auf einen Minimum- bzw. Maximumwert eines vorgegebenen Begrenzungsintervalls begrenzten Subtraktionssignals (X 4) gebildet wird, aus welchem die Stellgröße abgeleitet wird.

2. Regelverfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Bildung des Subtraktionssignals (X 3) das Eingangssignal (Xe) mit einer Konstanten (C 1) multipliziert wird.

3. Regelverfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das Eingangssignal (Xe) mit einer Proportionalitätskonstanten (C 2) multipliziert und dann mit dem begrenzten Subtraktionssignal (X 4) zu einem Ausgangssignal (Xa) addiert wird, aus welchem die Stellgröße abgeleitet wird.

4. Regelverfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zunächst der analoge Istwert (Xi) in einem Analog-Digital-Umsetzer (20) in einen digitalen Istwert umgesetzt wird, daß an­ schließend der digitale Istwert einer Digitalrechen­ anordnung (22) zugeführt wird, in der ein digitales begrenztes Subtraktionssignal bzw. digitales Ausgangs­ signal gebildet wird, welches in einem Digital-Analog- Umsetzer (30) in ein analoges begrenztes Subtraktions­ signal (X 4) bzw. analoges Ausgangssignal (Xa) umgesetzt wird, aus welchem die Stellgröße abgeleitet wird.

5. Schaltungsanordnung zum Ausüben des Regel­ verfahrens nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Überlagerungsstufe (11) zur Subtraktion des Integrationssignals (X 2) vom Eingangs­ signal (X 1) vorgesehen ist, dessen Ausgang mit einem das begrenzte Subtraktionssignal (X 4) liefernden Amplituden­ begrenzer (13) verbunden ist, dem ein Integrator (12) parallel geschaltet ist, der das begrenzte Subtraktions­ signal (X 4) integriert und ein Integrationssignal (X 2) liefert.

6. Schaltungsanordnung nach Anspruch 5 zum Ausüben des Regelverfahrens nach Anspruch 2, dadurch gekennzeichnet, daß vor die Überlagerungs­ stufe (11) ein erster Multiplizierer (10) geschaltet ist, der das Eingangssignal (Xe) mit der Konstanten (C 1) multipliziert. 7. Schaltungsanordnung nach Anspruch 5 oder 6 zum Ausüben des Regelverfahrens nach Anspruch 3, dadurch gekennzeichnet, daß ein zweiter Multipli­ zierer (15) zur Multiplikation des Eingangssignals (Xe) mit der Proportionalitätskonstanten (C 2) und in einem Addierer (14) vorgesehen ist, der die Addition zwischen dem Ausgangssignal (X 5) des zweiten Multiplizierers und des begrenzten Subtraktionssignals (X 4) durchführt.