DE2554744A1 - Digitale schaltung fuer automatische verstaerkungsregelung - Google Patents

Digitale schaltung fuer automatische verstaerkungsregelung

Info

Publication number
DE2554744A1
DE2554744A1 DE19752554744 DE2554744A DE2554744A1 DE 2554744 A1 DE2554744 A1 DE 2554744A1 DE 19752554744 DE19752554744 DE 19752554744 DE 2554744 A DE2554744 A DE 2554744A DE 2554744 A1 DE2554744 A1 DE 2554744A1
Authority
DE
Germany
Prior art keywords
signal
multiplier
digital
output
sign
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752554744
Other languages
English (en)
Other versions
DE2554744C2 (de
Inventor
Jun Gardner Dulaney Jones
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2554744A1 publication Critical patent/DE2554744A1/de
Application granted granted Critical
Publication of DE2554744C2 publication Critical patent/DE2554744C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/08—Amplitude regulation arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Feedback Control In General (AREA)

Description

Aktenzeichen der Anmelder in: IiA 974 001
Digitale Schaltung für automatische Verstärkungsregelung
Die Erfindung betrifft digitale Signalverarbeitung und insbesondere eine digitale automatische Verstärkungsregelungsschaltung, die sich für Datensignal-Demodulatoren und andere Arten aer Verarbeitung .digital codierter Analogsignale eignet.
In vielen Fällen hat man bereits analoge Datensignal-Verarbeitungsschaltungen durch digitale Datensignal-Verarbeitungsschaltungen ersetzt. In digitalen Verarbeitungsanlagen wie auch bei Analogsystemen ist es in vielen Fällen erforderlich, das Signal innerhalb eines bestimmten Pegelbereiches zu normalisieren. Bei Analogsystemen wird dies mit Schaltungen für automatische Verstärkungsregelung erreicht. Fign. 1 und 2 zeigen aabei zwei allgemein übliche Detektorschaltungen, die unter Verwendung von digitaler Filtertechnik aufgebaut sind, bei denen eine automatische Verstärkungsregelung notwendig ist. Fig. 1 zeigt einen quadratischen Detektor für Frequenzumtastung (FSK), wie er normalerweise für die Demodulation frequenzumgetasteter Datensignale im Bereich bis 1,200 Bit/sec und darunter benutzt wird. Fig. 2 zeigt einen Detektor, wie er normalerweise
609826/0900
für mit differentieller Phasensprungraodulation (DPSE) modulierte üatensignale im Bereich zwischen 2CX)O und 2400 Bit/sec benutzt wird.
Bei beiden Detektorschaltungen für FSK und DPSK schwanken die Signale nach der Gleichrichtung mit dem Quadrat des auf der Eingangsleitung liegenden Signalpegels. In der Praxis kann der üingangssignalpegel einen Schwankungsbereich von bis zu 35 db haben, so daß der Schwankungsbereich der Signale nach der Demodulation bis zu 70 db betragen kann. Viele bereits existierende oder in der Entwicklung befindliche digitale Filterschaltungen sind aus wirtschaftlichen Gründen für das zu verarbeitende Signal auf ein aus 16 Bit bestehendes Wort beschränkt. Ein auf aiese Weise beschränktes digitales Filter kann jedoch ein Signal mit einer Dynamik von bis zu 70 db nicht mit ausreichend großem Signal-zu-Störverhältnis verarbeiten f damit die in den Fign, 1 und 2 schematisch dargestellten Schaltungen zufriedenstellend arbeiten können. Eine naheliegende Lösung für aiese Schwierigkeit besteht darin, die Größe des Wortes für ein Signal und damit auch die Größe des digitalen Filters zur Verarbeitung derartiger Worte zu erhöhen. Wie bereits erwähnt, ist dieser Ausweg aus Kostengründen und auch aus technischen Überlegungen nicht gangbar. Ein weiterer, ebenfalls nicht brauchbarer Weg könnte darin bestehen, daß man bisher bekannte, analog arbeitende automatische Verstärkungsregelungsschaltungen oder Verfahren vor der Umwandlung des Analogsignals in digitale Form einsetzt. Obgleich dieses Verfahren technisch durchführbar ist, so ist es doch für viele Anwendungsgebiete wirtschaftlich uninteressant. Beispielsweise würde in einem digitalen, nach dem Zeitmultiplexprinzip arbeitenden Demodulator für die Demodulation einer Anzahl unterschiedlicher Signale auf unterschiedlichen Leitungen jede Leitung ihre eigene automatische Verstärkungsregelungsschaltung erfordern, was in vielen Fällen wegen der Natur des aufgenommenen Signals nicht erforderlich wäre. Dieser vielfache Einsatz von Schaltungen und die damit verbundenen Kosten würde in den meisten Fällen die durch das Zeitmultiplexsystem erzielten Einsparungen wieder aufheben. Es
KA 974 001 609826/0900
wäre daher besonders günstig, v/enn man eine digitale, automatische Verstärkungsregelungsschaltung hätte, die man im Anschluß an einen Analog-Digitalwandler einsetzen und im Zeitmultiplexbetrieb für viele Digitalschaltungen einsetzen könnte, wodurch man eine automatische Verstärkungsregelung bei geringen oder gar keinen zusätzlichen Kosten erhielte.
Eine Möglichkeit für eine digitale Verstärkungsregelung würde darin bestehen, ciaß man eine der vielen bekannten Analogschaltungen in Digitaltechnik ausführt. Diese Lösung ist jedoch nicht brauchbar, da viele Betrachtungen der Digitaltechnik und der digitalen Arithmetik, wie z.B. der Überlauf bei Analogschaltungen keine entsprechende Technik finden, dabei den tatsächlichen Aufbau einer digitalen Verstärkungsregelung beeinflussen. Die wünschenswerte Eigenschaft, das Ansprechverhalten einer Übertragungsschleife auf Einschwingvorgänge unabhängig vom Signalpegel zu machen, läßt sich ir. allgeinen bei Analogschaltungen durch ein in der Rückkopplungsschleife aer Verstärkungsregelung enthaltendes logarithmisches Element erzielen. In einer digitalen Schaltung ist eine solche logarithmische Funktion nicht erwünscht, da man dazu einen Tabellensuchvorgang benötigt und dies ist allgemein ein ziemlich aufwendiges besonderes Erfordernis, das sonst bei normalen Datenverarbeitungsschaltungen nicht in jedem Fall erforderlich ist.
Die Erfindung schafft somit eine digitale Verstärkungsregellungsschaltung, die sich für eine digitale Signalverarbeitung, wie z.B. einen digtalen Demodulator eignet, und enthält eine Multiplizierstufe zur Bildung des Produktes eines Eingangssignals und eines Verstärkungsregelungssignals sowie eine auf das Ausgangssignal der Multiplizierstufe und eine Konstante ansprechende Rückkopplungsschleife zur Erzeugung eines Bezugssignals für die Verstärkungsregelung. Diese Rückkopplungsschleife enthält eine Schaltung zur Bildung eines Fehlerssignals entsprechend der Größe und dem Vorzeichen der Differenz zwischen der Größe oder dem Quadrat der Größe des Ausgangssignals der
08826/090"
255474 A
Multiplizier stufe und der ersten Konstanten, sowie einen Akkumulator, der auf das Fehlersignal anspricht und ein Verstärkungs-Regelungssignal erzeugt und eine zweite Rückkopplungsschleife, üie auf das Vorzeichen des Ausgangssignals des Akkumulators anspricht und das Vorzeichen der Konstante steuert, sowie eine v/eitere sekundäre Rückkopplungsschleife, die auf das Verstärkungsregelungssignal anspricht und die Größe des Fehlersignals als Funktion des Verstärkungsregelungssignals steuert.
Die Lrfinaung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben, üie unter Schutz zu stellenden Merkmale der Erfindung sind den ebenfalls beigefügten Patentansprüchen zu entnehmen.
In den Zeichnungen zeigt;
Fig. 1 ein vereinfachtes Blockschaltbild eines digita
len Demodulators für Frequenzumtastung (FSK);
Fig. 2 ein Blockschaltbild eines bekannten digitalen
Demodulators für differentielle Phasensprungmodulation (DPSK);
Fig. 3 ein Blockschaltbild einer digitalen Verstär-
kungs-Regelungsschaltung gemäß der Erfindung
Fig. 3A eine Darstellung der an verschiedenen Punkten
in Fig. 3 auf tretenden Signale ·,
Fig. 3B eine Alternativlösung mit einer Regelung mit
dem quadratischen Mittelwert anstelle des Durchschnittswerts von Fig. 3;
Fig. 4 eine Tabelle zur Darstellung der Eingangssignale für die Verstärkungsregelung;
RA 974 001
609826/0900
Fig. 5 ein Diagramm zur Darstellung des wormalisie-
rungsbereichs aer Verstärkungs-Regelungsschaltung und
Fig. 6 eine Darstellung verschiedener äquivalenter
Analogsignale, wie sie an verschiedenen Punkten in aer Schaltung auftreten.
Die modulierten Analogsignale werden in Fig. 3 einem Analog-Digitalwandler 20 zugeleitet, der das Analogsignal rait einer festen Abtastfrequenz von vorzugsweise etwa 3.0O0 Abtastungen pro Sekunde abtastet und ein codiertes digitales Ausgangssignal liefert, das für jede Äbtastzeit der Amplitude und dem Vorzeichen des Abtastwertes entspricht. Diese Ausgangssignale können beispielsweise die in Fig. 4 dargestellte Form aufweisen, bei der das höchstwertige Bit, d.h. das auf der linken Seite liegende Bit ein Vorzeichenbit ist und die Zahl 0 positive und die Zahl 1 negative Werte anzeigt. Der Zahlenbereich reicht von dem am meisten negativen Wert mit lauter Hüllen fortschreitend zu lauter Einsen und geht wiederum zurück auf lauter Nullen mit einem Vorzeichenbit null für den Wert null und rait einer Eins für das niedrigwertigste Bit mit lauter Kullen bis lauter Einsen mit Ausnahme der Null im höchstwertigen Bit. Das vom Analog-Digitalwandler 20 kommende Ausgangssignal S wird einer Zweierkomplement-Multiplizierstufe, wie z.B. einer Booth-Muliplizierstufe 21 zugeleitet, wo es mit einem Verstärkungsregelungssignal |sJ multipliziert wird. Das VerStärkungsregelungssignal JS1J wird über eine Rückkopplungsschleife zugeführt und die Erzeugung dieses Signals wird noch im einzelnen beschrieben. Das Signal JS1J hat nur eine bestimmte Größeι so daß sich während der Multiplikation in der Multiplizierstufe 21 keine änderung im Vorzeichen des Signals S ergibt. Das Ausgangssignal der Multiplizierstufe 21 ist in der Zeichnung mit S1 bezeichnet und ist gleich dem Produkt aus 1I und SQ. Das Signal S1 stellt das Ausgangssignal für die
609826/0900
- 6 digitale automatische Verstärkungsregelungsschaltung dar.
Das Signal S. wird einer Volladdierstufe 22 zugeleitet. Alle bits mit Ausnahme des Vorzeichenbits werden einem Eingang dieser Addierstufe zugeführt. Alle Nullen werden dem anderen Eingang der Addierstufe 22 zugeführt. Das Vorzeichenbit wird dem Steuereingang der Addierstufe 22 zugeleitet und bestimmt, ob in der Addierstufe eine Addition oder eine Subtraktion durchgeführt wird. Ist das Vorzeichenbit positiv, d.h. eine Null, dann durchlaufen die der Volladdierstufe 22 vom Ausgang der Multipliezierstufe 21 zugeführten Bits die Addierstufe unverändert. Ist das Vorzeichenbit negativ, d.h. das Vorzeichenbit ist eine Eins, dann liefert die Addierstufe ein Ausgangs signal, das der Größe der Differenz zwischen null und der angelegten Zahl ist, was die Vorzeichenumkahrung ues Eingangssignals in Sweierkomplementdarstellung ist. Das bedeutet in Wirklichkeit, daß alle Bits der von der Multiplizier stufe 21 aer Volladdierstufe 22 zugeführten Zahl invertiert werden, wobei in der niedrigstwertigen Bitstelle eine Eins hinzugefügt wird. In der bisherigen Beschreibung war angenommen worden, daß in der Verarbeitung in der gesamten Schaltung eine Zahl mit 16 Bit benutzt wird. Verwendet man jedoch eine andere Anzahl von Bits, dann wird man den einzelnen Schaltungen geringfügig geänderte Konstanten zuführen müssen. Dies wird sich jedoch noch aus der nachfolgenden weiteren Beschreibung ergeben. Die in Fig. 3A dargestellten Diagramme erläutern das bisher beschriebene Verfahren. Auf Zeile a ist ein sinusförmiges Analogsignal dargestellt. Auf Zeile b ist die Größe und das Vorzeichen der vom Digital/Analogwandler 20 gelieferten Digitalwerte angegeben und Zeile c zeigt die Gleichrichtung, die in der Volladdierstufe 22 für diese Signale durchgeführt wird. Wenn man die Volladdierstufe 22 in der angegebenen Weise verwendet, dann wird die Verstärkungsregelung das Ausgangssignal auf einen Pegel normalisieren, der einen bestimmten Durchschnittswert aufweist. Die in Fig. 3B gezeigte Multiplizierstufe 22' kann anstelle der Volladdier-
RA 974 001
809826/0900
stufe 22 verwendet werden, wobei jedoch dann die Normalisierung um den quadratischen Mittelwert erfolgt, da die Multiplizierstufe 22" als Ausgangssignal das Quadrat des Eingangssignals S1 liefert.
Die Größe \sA wird einem Eingang einer Addierstufe 23 zugeleitet. Der andere Eingang der Addierstufe 23 ist an einer Multiplizierstufe 24 angeschlossen, die das Produkt aus einer Konstanten -Ic1 und dem Ausgangssignal eines von zwei Generatoren 25-1 oder 25-2 liefert. Der Generator 25-1 liefert dann, wenn er angesteuert wird, ein Ausgangssignal, das aus einem Vorzeichenbit und 15 Bits mit dem binären Wert Eins besteht, während der Generator 25-2 ein Ausgangssignal liefert, das aus einem negativen Vorzeichenbit, nämlich einer Eins und den restlichen Bits null besteht mit Ausnahme des niedrigswertigsten Bits, das eine Eins ist. Das Ausgangssignal des Generators 25-1 stellt den am meisten positiven Wert in dem System dar, während das Ausgangssignal des Generators 25-2 den unmittelbar an den am meisten negativen Wert anschließenden Wert darstellt. Das Vorzeichen des Ausgangssignals der Multiplizierstufe 24 ist negativ, wenn der Generator 25-1 ein Eingangssignal an die Multiplizierstufe abgibt und positiv, wenn der Generator 25-2 das Eingangssignal für die Multiplizierstufe 24 liefert.
Die Größe der Konstante k.. legt den Verstärkungsgrad für die Schaltung fest und die Auswahl der Generatoren 25-1 und 25-2 ergibt einen Suchvorgang, wenn für längere Zeit kein Signal S1 vorhanden ist. Das Auswahlverfahren für die Generatoren 25-1 und 25-2 wird anschließend beschrieben.
Das Ausgangssignal der Addierstufe 23 stellt ein Maß für die Abweichung des Signals S1 von der Größe und dem Vorzeichen von k1 dar und wird als Eingangssignal einer Multiplizierstufe 26 zugeführt, an deren anderem Eingang eine Konstante -k2 zugeführt wird. Die Größe der Konstanten k„ wird so ausgewählt, daß während der Auswahl des Vorzeichens die Gesamtempfindlich-
RA 974 001
609826/0900
keit eier Rückkopplungsschleife vorhanden ist, so daß die Korrektur in der Verstärkungsregelungschaltung in der richtigen Richtung abläuft. Das Ausgangssignal der Multiplizierstufe 26 wird dem Eingang einer weiteren Multiplizierstufe 27 zugeleitet, an deren zweitem Eingang das Verstärkungsregelungssignal S1 anliegt. Die Multiplikation dient dazu, innerhalb der Rückkopplungsschleife sicherzustellen, daß die Korrekturfaktoren einem festen prozentualen Anteil des tatsächlichen Eingangssignals entsprechen, so daß die Korrektur und Normalisierung mit derselben Geschwindigkeit erfolgt, unabhängig von dem tatsächlichen Pegel des Eingangssignals S . Das Ausgangssignal der Multplizierstufe 27 wird einem Eingang einer Addierschaltung 28 zugeführt. Das Ausgangssignal der Addierstufe 28 wird über eine Verzögerungsschaltung 29 an den zweiten Eingang der Addierschaltung 28 angelegt, so daß diese die Summe oder die Differenz der beiden Werte liefert, entsprechend dem Vorzeichen des Signals in der Verzögerungsschaltung 29 und dem Vorzeichen des von der Multiplizierstufe 27 kommenden Signals des derzeitigen Abtastwerts und des vorangegangenen Abtastwertes, und stellt das Ausgangssignal S1 einschließlich eines Vorzeichens dar, das die Änderung anzeigt. Die Äddierschaltung 28 und die Verzögerungsschaltung 29 bilden eine Art Akkumulator, in dem nach vorwärts und rückwärts gezählt werden kann, wenn entsprechende Korrekturen am Eingangssignal S„ vorgenommen werden, die sich im Signal S1 wieder finden.
Das Ausgangssignal der Addierstufe 28 wird außerdem dem einen Eingang einer mit zwei Eingängen versehenen Multiplizierstufe zugeleitet. Die Konstante in Zweier-Komplementform entsprechend 1-2~ wird dem anderen Eingang der Multiplizierstufe 30 zugeführt. Das Produkt der Multiplizierstufe 30 ist tatsächlich die gleiche Zahl, die am Eingang S1 liegt, multipliziert mit 1 abzüglich der kleinsten codierbaren Größe, wodurch verhindert wird, daß die negativen Werte im Zweier-Komplementcode in Fig. 4 sich durch die Addition oder Subtraktion von eins in der niedrigstwertigen Position um mehr als einen Wert ändern,
RA 974 001
6 09826/0900
was sonst durch die Gleichrichterwirkung eines Volladdierers
31 eintreten würde. Das Ausgangssignal der Multiplizierstufe
30) wird also dem zweiten Volladdierer 31 zugeführt, der in jeder Hinsicht der Addierstufe 22 entspricht. Das Ausgangssignal der Addierstufe 31 ist die Größe S1, nämlich das Verstärkungsregelungssignal, das an der Multiplizierstufe 21 und der Multiplizierstufe 27 liegt und dann, wenn es an dieser Multiplizierstufe zugeführt wird, die Empfindlichkeit der Rückkopplungssschleife steuert. Außerdem wird das Ausgangssignal der Multiplizierstufe 30 unmittelbar dem Generator 25-1 zugeleitet und wählt diesen Generator aus, wenn das Ausgangssignal der Multiplizierstufe positiv ist. Dieses Ausgangssignal wird außerdem über eine Inverterstufe 32 an den Generator 25-2 angelegt und wählt diesen Generator aus, wenn das Vorzeichen des Ausgangssignals negativ ist. Durch Auswahl des Generators 25-1 bei
positivem Vorzeichen des Ausgangssignals und des Generators
25-2 bei negativem Vorzeichen des Ausgangssignals der Multiplizierstufe 30 wird ein Suchvorgang in einer von zwei Positionen durchgeführt. Wenn die Größe des Signals S1 auf null
abfällt, kippt der Akkumulator von einem positiven Wert auf einen negativen Wert um und wieder zurück und so fort und sucht so lange, bis das Signal S1 am Eingang der Addierstufe 23 auftritt, so daß dann zu diesem Zeitpunkt die Normalisierung des Verstärkungsregelungspegels erreicht ist, der durch die Konstante k1 eingestellt ist. Die beiden Diagramme in Fig. 3 stellen den Bereich des Eingangssignals vor der Verstärkungsregelungsschaltung und den Bereich des Ausgangssignals am Ausgang der Verstärkungsregelungsschaltung dar. Die Eingangssignale,
die zwischen 0 und -40 db liegen, werden auf das dargestellte Ausgangssignal normalisiert. Diese liegen unterhalb edes 0 db-Pegels. Signale zwischen -40 db und -60 db werden nicht normalisiert und liegen damit in dem für das Ausgangssignal dargestellten Bereich.
In Fig. 5 ist der Verstärkungsregelungs-Parameter Js^ | über dem Durchschnittwert des Eingangssignals dargestellt und in Fig. sind die entsprechenden Analogsignale der im Zusammenhang mit
RA 974 001
609826/0900
Fig. 3 beschriebenen verschiedenen Signale gezeigt. Das von einer lMachrichtenübertragungsleitung kommende Analogsignal wird normalerweise abgetastet und durch den Analog/Digitalwandler in ein 9 Bit-Zweierkomplement-Digitalsignal umgesetzt. Die automatische Verstarkungsregelungsschaltung ist dabei in Digitaltechnik mit Multiplizierstufen, Addierstufen und dergleichen mit einer Wortlänge von 16 Bit aufgebaut. Am Eingang der automatischen Verstärkungsregelungsschaltung enthalten die neun höchstwertigen Bits des 16 Bit-Wortes das Eingangssignal. Bei der nachfolgenden Verarbeitung stellt ein 16 Bit-Wort ein Signal im Bereich zwischen -1 und +1 im Zweierkomplementcode dar. Die Wirkung der automatischen Verstärkungsregelungsschaltung besteht darin, das Eingangssignal S mit einem Verstärkungsregelungsparameter Is. j oder G mit G = |s-i| zu multiplizieren, dessen Größe derart ist, daß das sich ergebende Produkt S1 einen konstanten Wert hat. Dieser Wert wird so gewählt, daß er dem Durchschnittswert des Signals S. entspricht, obgleich der quadratische Mittelwert benutzt werden kann, wenn der Absolutwert von S1 durch sein Quadrat ersetzt wird.
Die Regelschleife hat daher die Aufgabe, den Durchschnittswert von S1, dem Ausgangssignal der automatischen Verstärkungsregelungsschaltung auf einem konstanten Wert gleich dem Parameter k1 zu halten, wenn der Durchschnittswert des Eingangs signals S0 über einen großen Bereich schwankt. Da das Eingangssignal und nachfolgende Signalpunkte in dem System in dem Bereich +1 liegen, besteht die Wirkung der automatischen Verstärkungsregelungsschaltung darin, das Signal SQ auf den normalisierten Wert S1 zu reduzieren. Die Steuerung wird in der Weise vorgenommen, daß der Fehler zwischen dem Durchschnittswert von S1 und dem gewünschten Wert k1 den Akkumulator 28, 29 ansteuert. Der Absolutwert des Ausgangssignals des Akkumulators ist der Verstärkungsregelungsparameter G. Die Regelschleife bewirkt, daß der Akkumulator so lange seinen Wert ändert, bis der Wert von G in der Weise erreicht ist, daß der Durchschnittswert von S1 = k1 ist. Die Änderung von G mit dem Eingangspegel
RA 974 001
809826/0900
ist in Fig. 5 gezeigt. Für einen Viert von k- =0,01 kann die Schleife ein Ausgangs signal (S..) auf konstantem Pegel halten, wenn sich das Eingangssignal über einen Bereich von angenähert 40 db ändert (36 db für ein sinusförmiges Eingangssignal, d.h. von einem Durchschnittswert von 0,01 bis 0,63, da das Eingangssignal im Bereich zwischen_+1 liegt). Da G dem Durchschnittswert des Eingangssignals umgekehrt proportional ist, kann es in einen Schwellenwert quanitifiziert und für die Trägergleichrichtung für digitale Modems unter Verwendung der in Fig. 1 und 2 gezeigten Empfänger benutzt werden.
In Fig. 3 wird der tatsächliche Wert durch S.. + s„ gebildet, wobei, abhängig vom Vorzeichen des Akkumulatorausgangssignals S2 — + k1 ist. Das ist aus folgenden Gründen notwendig: Wenn das Eingangssignal unter den regelbaren Bereich abfällt (d.h. wenn der Durchschnittswert von Sn kleiner ist als k1), dann beherrscht das Vorzeichen von s„ das Vorzeichen des Fehlers, so daß die Regelschleife als offene Schleife arbeitet. Der Akkumulator wird nur in einer Richtung geregelt und sein Ausgangssignal S1 läuft über. Wenn man aber das Vorzeichen von S2 mit dem Vorzeichen von S1 ändert, dann oszilliert der Akkumulator unmittelbar zwischen den maximalen +_ Werten hin und her ohne den Zwischenwertbereich + 1 zu durchlaufen, was jedoch der Fall wäre, wenn die Suchlaufschleife (25-1, 25-2, 32 und 24) nicht benutzt würde. Da der Absolutwert des Ausgangssignals des Akkumulators als Verstärkungsregelungsparameter G benutzt wird, erscheint die + Oszillation als konstanter +iWert für G, so daß die automatische Verstärkungsregelung ihre Regelung des Eingangssignals ohne Unterbrechung und kontinuierlich aufgeben kann. Aus Gründen der Genauigkeit sei darauf hingewiesen, daß der Meßbereich zwischen +1 und -1 liegt, so ist es doch in
—1 5
Wirklichkeit +(1-2 ) und -1 für einen Zweierkomplementcode mit 16 Bit. Dieser kleine Fehler verursacht bei normalen linearen Operationen offensichtlich keine Schwierigkeiten für die Genauigkeit. Wenn jedoch einmal der Absolutwert von -1 genommen wird, dann existiert kein entsprechender Wert +1, so
RA 974 001 609826/0900
sich ein schwerwiegender Fehler ergibt. Um diese Schwierigkeit bei der Ermittlung des absoluten Wertes des Ausgangssignals
"■15 des Akkumulators zu umgehen, wird S1 mit 1-2 multipliziert, so daß dies die Größe des am meisten negativen Wertes ist, der gleichrichtbar ist.
In Fig. 3 wird das Fehlersignal e (Ausgangssignal der Addierstufe 23) vor dem Anlegen an den Akkumulator mit -k„ multipliziert. Der Parameter k„ bestimmt die Geschwindigkeit, mit der die Regelschleife auf eine Änderung des Fehlers ansprechen kann und bestimmt, wie weit aus dem Fehler ein Durchschnittwert gebildet wird. Die Ansprechschleife (Multiplizierstufe 27) wird hier benutzt, damit das Ansprechverhalten der automatischen Verstärkungsregelung für Einschwingvorgänge vom Signalpegel unabhängig wird. Dies läßt sich wie folgt zeigen. Angenommen, die Schleife ist stabilisiert, wenn das Eingangssignal sich um einen Betrag hSQ ändert, dann ist die Geschwindigkeit, mit der die Verstärkung sich auf diese neue Bedingung einstellt (d.h. die Geschwindigkeit, mit der G geändert wird), durch den Eingangspegel des am Akkumulator liegenden Signals bestimmt, der
k2 G Δ S0
ist. G ist jedoch umgekehrt proportional zum Durchschnittspegel des Eingangssignals S vor der Änderung. Die Ansprechge-
Ϊ schwindigkeit der automatischen Verstärkungsregelungsschaltung ι ist dann
K = k,
so
Diese Beziehung zeigt, daß das Ansprechverhalten auf Einschwingvorgänge von der relativen Pegeländerung und nicht von der absoluten Größe dieser Pegeländerung abhängt. D.h. eine 10 %ige Pegeländerung liefert über den gesamten Regelbereich der automatischen Verstärkungsregelungsschaltung das gleiche Ansprech-
RA 974 001
609826/0900
verhalten für Einschwingvorgänge. Das ist ein ganz wichtiges Kennzeichen von analog arbeitenden automatischen Verstärkungsregelungsschaltungen und ist einer der Gründe dafür, daß viele Schaltungen dieser Art in ihren Regelschleifen eine logarithmische Charkteristik aufweisen.
Die logarithniische Ansprechcharakteristik der digitalen automatischen Verstärkungsregelungsschaltung kann wie folgt dargestellt werden: Die Verstärkungsänderung Δ G während einer Verarbeitung speriode At ist
AG=
wobei e das Fehlersignal der Regelschleife ist. Der Ausdruck At ist der Reziprokwert der Abtastfrequenz f , mit der die gigitalen Signal-Abtastwerte in die automatische Verstärkungsregelung sschaltung einlaufen. Die Anderungsgeschwindigkeit, mit der G sich ändert, ist
AG = G k2 e
t At
Angenommen, die Äbtastfrequenz ist in bezug auf die Bandbreite des Eingangssignals ausreichend hoch, dann wird
dG
dt		 Gk2 e
At
= k. 		e
1 dG
G at
1		 k2
dO-ogioGl 		At > e
log10E * At
dt ^ °9i( ^ = L20log10E
RA 974 0O1
609826/0900
Nimmt man t = 1/f , dann wird
[GdJ = 8'7 k2 f £
Damit kann aber k„ für die gewünschte Beziehung zwischen dem Fehlersignal und der Verstärkungsänderung in Einheiten von db/s gewählt wercten. Man sieht, wenn ein starkes Signal plötzlich in seiner Amplitude abnimmt, daß die Geschwindigkeit der Zunahme der Verstärkung in db durch die rechte Seite der oben dargestelllten Gleichung zu e = k, gegeben ist. Die durch die Ansprechschleife gegebenen Eigenschaften sind bei der Verarbeitung von Signalen erforderlich, deren Einhüllende große Schwankungen aufweisen. Beispiele sind Mehrfrequenzsignale (Parallelton, Übertragung) und Sprachübertragung, Für Signale mit relativ konstanten Einhüllenden wie z.B. FSK und. DPSK-Signale kann die Ansprechschleife nicht erforderlich sein. In diesem Fall wird die Multiplizierstufe 27 nicht benutzt und am Eingang der Addierstufe 28 liegt nur ek„.
RA 974 001
609826/0900

Claims (3)

  1. - 15 -
    ΡΑΐΕ Ν T A N S P R Ü C Il E
    Digitale Schaltungsanordnung für automatische Verstärkungsregelung mit einem eingangsseitig angeordneten Analog-Digitalwandler,
    dadurch gekennzeichnet, daß am Ausgang des Digital-Analogwandlers (20) eine erste Multiplizierstufe (21) angeschlossen ist zur Bildung eines Produktsignals mit dem ungeregelten digitalen Eingangssignal (S ) ein digitales Verstärkungsregelungssignal (Js1J), zuführbar ist, das über eine Rückkopplungsschleife (22, 23, 26, 28, 30, 31) ableitbar ist,
    daß dabei in dem auf die Größe des Ausgangssignals (S. = ) der Multiplizierstufe (21) ansprechendem Rück
    kopp lungskanal (22, 23, 26, 28, 30, 31) ein der Größe und dem Quadrat des dem Vorzeichen der Differenz zwischen dem Ausgangssignals (S1) der Multiplizierstufe und einem Bezugswert entsprechendes Fehlersignal (e) ableitbar ist, daß ferner in der Rückkopplungsschleife ein Akkumulator (28, 29) vorgesehen ist, der in Abhängigkeit von dem Fehlersignal das Verstärkungsregelungssignal liefert, und daß eine Rückkopplungsregelschleife vorgesehen ist, die in Abhängigkeit vom Vorzeichen des Akkumulator-Ausgangssignals das Vorzeichen des Bezugssignals in der Weise beeinflußt, daß das Fehlersignal (e) abwechselnd positive und negative feste Werte (+1) annimmt, wenn das Quadrat des Ausgangssignals der Multiplizierstufe (21) über eine vorbestimmte Zeit auf Null gefallen ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung des Fehlersignals (e) eine Addierstufe (23) vorgesehen ist, die die algebraische Summe aus dem Quadrat des Ausgangs signals (S..) der Multiplizierstufe (21) und dem Ausgangssignal (S„) der Rückkopplungsregelschleife bildet,
    RA 974 001
    609826/0900
    daß am Ausgang der Addierstufe (23) eine zweite Multiplizierstufe (26) zur Multiplikation des Fehlersignals (e) mit einer Konstanten (K ) angeschlossen und für eine Regelung der Größe und des Vorzeichens des Fehlersginals als Eingangssignal für den Akkumulator (28, 29) an diesen angeschlossen ist,
    aaß dabei der Akkumulator aus einer weiteren Addierstufe (28), deren einer Eingang mit der Multiplizierstufe (26) verbunden ist und einer Verzögerungsschaltung (29) besteht, die eingangsseitig mit dem Ausgang und ausgangsseitig mit dem zweiten Eingang der Addierstufe (2ö) verbunden ist, so daß das Ausgangssignal der zweiten Multiplizierstufe aufakkumuliert wird, daß die Addierstufe (28) ausgangsseitig an einer dritten Multiplizierstufe (30) angeschlossen ist, der außerdem noch eine Konstante («*1) zugeführt wird und daß ein weiterer Volladdierer (31) zwischen Ausgang der dritten Muitiplizierstufe und der ersten Multiplizierstufe (21) eingeschaltet ist und damit die Ausgangssignale der dritten Multiplizierstufe (30) unabhängig vom Vorzeichen zu positiven Werten macht.
  3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Rückkopplungsschleife eine vierte Multiplizierstufe (24) und eine auf das Vorzeichen des Ausgangssignals uer dritten Multiplizierstufe (30) ansprechende Schaltung (25-1, 25-2) enthält, die für jedes Vorzeichen je einen digitalen Wert liefert und daß diese Rückkopplungsschleife (30) in Abhängigkeit von dem einen oder dem anderen digitalen Wert (+1, -1) und einer Konstante (K1) den digitalen Bezugswert für die Addierstufe (23) liefert.
    RA 974 001
    609826/0900
DE2554744A 1974-12-18 1975-12-05 Digitale Schaltung zur automatischen Verstärkungsregelung Expired DE2554744C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/534,016 US3983381A (en) 1974-12-18 1974-12-18 Digital automatic gain control circuit

Publications (2)

Publication Number Publication Date
DE2554744A1 true DE2554744A1 (de) 1976-06-24
DE2554744C2 DE2554744C2 (de) 1985-04-25

Family

ID=24128363

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2554744A Expired DE2554744C2 (de) 1974-12-18 1975-12-05 Digitale Schaltung zur automatischen Verstärkungsregelung

Country Status (7)

Country Link
US (1) US3983381A (de)
JP (1) JPS5911293B2 (de)
CA (1) CA1063247A (de)
DE (1) DE2554744C2 (de)
FR (1) FR2295637A1 (de)
GB (1) GB1490445A (de)
IT (1) IT1049899B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059818A (en) * 1976-04-19 1977-11-22 Exxon Production Research Company Periodic waveform interference eliminator
GB1583634A (en) * 1977-03-02 1981-01-28 Int Standard Electric Corp Subscriber line/trunk circuit
US4213097A (en) * 1978-10-19 1980-07-15 Racal-Milgo, Inc. Hybrid automatic gain control circuit
IT1121030B (it) * 1979-09-18 1986-03-26 Cselt Centro Studi Lab Telecom Procedimento e circuito per il controllo automatico del guadagno in apparecchiature elettroniche
JPS583406A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd ディジタル形自動利得制御方法
US4447826A (en) * 1982-03-18 1984-05-08 Rca Corporation Digital television receiver automatic chroma control system
GB2133943B (en) * 1983-01-12 1986-09-17 Ncr Co Automatic gain control circuit
DE3401748A1 (de) * 1984-01-19 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer eine digitale pegelregelung
DE3540722C2 (de) * 1985-11-16 1995-06-29 Daimler Benz Aerospace Ag Verfahren zur automatischen Pegelregelung
US4785418A (en) * 1986-08-29 1988-11-15 International Business Machines Corporation Proportional automatic gain control
US5124673A (en) * 1991-04-26 1992-06-23 The Grass Valley Group, Inc. Level independent automatic cable equalizer
US5563916A (en) * 1995-06-05 1996-10-08 Hitachi America, Ltd. Apparatus and method for varying the slew rate of a digital automatic gain control circuit
US7386074B1 (en) 2003-10-06 2008-06-10 Redpine Signals, Inc. Digital automatic gain control method and apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562504A (en) * 1967-11-08 1971-02-09 Texas Instruments Inc Digital automatic gain control
FR2112726A5 (de) * 1970-11-06 1972-06-23 Sercel Rech Const Elect

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Also Published As

Publication number Publication date
IT1049899B (it) 1981-02-10
DE2554744C2 (de) 1985-04-25
JPS5911293B2 (ja) 1984-03-14
JPS5178110A (de) 1976-07-07
FR2295637B1 (de) 1978-04-07
FR2295637A1 (fr) 1976-07-16
USB534016I5 (de) 1976-02-03
US3983381A (en) 1976-09-28
GB1490445A (en) 1977-11-02
CA1063247A (en) 1979-09-25

Similar Documents

Publication Publication Date Title
DE977039C (de) Schaltungsanordnung fuer Signalumsetzer bei Pulscodemodulation
CH650884A5 (de) Verstaerkereinrichtung mit automatisch gesteuerter verstaerkung.
DE2554744A1 (de) Digitale schaltung fuer automatische verstaerkungsregelung
DE1512172A1 (de) Frequenzwellen-Synthesierer
DE2023570C2 (de) Einseitenband-Modulationssystem
DE69110103T2 (de) Digitaler Funkempfänger.
EP0080725B1 (de) Verfahren und Anordnung zur A/D-Wandlung
DE1922224A1 (de) Adaptiver Entzerrer
DE2831059C2 (de) Integrierender Kodeumsetzer
DE2610766C2 (de) Anordnung zur Umsetzung einer Impulsdauer in einen analogen Strom
DE3147578C2 (de)
DE2223617C3 (de) Empfänger für Datensignale mit einer automatischen Leitungskorrekturanordnung
DE3605283C2 (de) Einrichtung zur Anhebung eines Teils des Frequenzspektrums eines digitalen Videosignals
DE2411062B2 (de) Dynamisch vorgespannte Differentialverstärkeranordnung
EP0091570A1 (de) Digitaler Demodulator
DE2523625A1 (de) Digitalfilter
DE69115111T2 (de) Schaltung mit auswählbaren Übertragungseigenschaften.
DE69524331T2 (de) Schaltung zur automatischen Verstärkungsregelung und Vorrichtung mit einer solchen Schaltung
EP0146652A1 (de) Digitaler FM-Demodulator für digitalisierte FM-Signale
DE2319650B2 (de) Verfahren und Anordnung zum Umwandeln eines Nachrichtensignals aus einem digitalen Codeformat in ein anderes
EP0234034A1 (de) Einrichtung zur Analog/Digital-Wandlung von elektrischen Analogsignalen
EP0133298A1 (de) Verfahren und Schaltungsanordnung zur Kompensation von Echosignalen
DE2506627A1 (de) Decodierung deltamodulierter signale
DE3142199A1 (de) Schaltungsanordnung zur verstaerkung elektrischer signale, die mit einer schaltung zum ausgleichen einer unerwuenschten komponente versehen ist
DE3885948T2 (de) Schaltung zur PCM-Wandlung eines analogen Signals mit verbessertem Verstärkungsabgleich.

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGEN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee