JPH0787397B2 - 自動利得制御方式 - Google Patents
自動利得制御方式Info
- Publication number
- JPH0787397B2 JPH0787397B2 JP62267763A JP26776387A JPH0787397B2 JP H0787397 B2 JPH0787397 B2 JP H0787397B2 JP 62267763 A JP62267763 A JP 62267763A JP 26776387 A JP26776387 A JP 26776387A JP H0787397 B2 JPH0787397 B2 JP H0787397B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- gain control
- automatic gain
- predetermined pulse
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001228 spectrum Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 5
- 230000001960 triggered effect Effects 0.000 claims description 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 claims 1
- 230000002441 reversible effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスペクトラム拡散受信機に係わり、特にその自
動利得制御方式の改良に関する。
動利得制御方式の改良に関する。
［発明の概要］ スペクトラム拡散受信機において、相関器の出力を増幅
する可変利得増幅器のAGC回路に、相関スパイクと比較
されるスレッショルド電圧の発生回路が設けられ、該回
路は相関スパイクの極性に応じて正又は負の２つのスレ
ッショルド電圧を発生し、上記AGC回路による相関スパ
イクのピークが２つのスレッショルド電圧の間にあるよ
うに制御されるようになっている。
する可変利得増幅器のAGC回路に、相関スパイクと比較
されるスレッショルド電圧の発生回路が設けられ、該回
路は相関スパイクの極性に応じて正又は負の２つのスレ
ッショルド電圧を発生し、上記AGC回路による相関スパ
イクのピークが２つのスレッショルド電圧の間にあるよ
うに制御されるようになっている。
［従来の技術］ スペクトラム拡散受信機において採られている従来の自
動利得制御方式の一例を第８図に示す。同図において、
１は相関器、２はIF増幅器、３は相関検波器、４はAGC
増幅器である。
動利得制御方式の一例を第８図に示す。同図において、
１は相関器、２はIF増幅器、３は相関検波器、４はAGC
増幅器である。
相関器１には受信されたスペクトラム拡散信号Ｓが入力
され、その相関出力はIF増幅器２を介して相関検波器３
に与えられる。
され、その相関出力はIF増幅器２を介して相関検波器３
に与えられる。
相関検波器３の出力は第９図に示すような相関スパイク
Ａである。この相関スパイクＡが大きい場合、AGC増幅
器４の出力レベルが大きくなるので、IF増幅器２の利得
を下げるように制御する。
Ａである。この相関スパイクＡが大きい場合、AGC増幅
器４の出力レベルが大きくなるので、IF増幅器２の利得
を下げるように制御する。
一方、相関スパイクＡのレベルりが小さい場合は、AGC
増幅器４の出力レベルは小さいので、IF増幅器２の利得
を上げるように制御する。
増幅器４の出力レベルは小さいので、IF増幅器２の利得
を上げるように制御する。
［発明が解決しようとする問題点］ この相関スパイクＡのような波形の場合、尖頭値に追従
するようなAGC回路が用いられるのが普通であるが、そ
のようなAGC回路の時定数は、充電時には短く、放電時
には長くなるように設計される。ところが、そうした場
合、相関スパイクが増加するような変動には速く応答す
るが、減少するような変動に対する応答が遅く、また、
放電時定数を長くしてはあるものの、相関スパイクの存
在しない間は少しずつ放電するので、AGCの制御電圧は
常に変動することになり、相関スパイクの存在しない期
間のノイズやスプリアスによる誤動作があるという欠点
を有していた。
するようなAGC回路が用いられるのが普通であるが、そ
のようなAGC回路の時定数は、充電時には短く、放電時
には長くなるように設計される。ところが、そうした場
合、相関スパイクが増加するような変動には速く応答す
るが、減少するような変動に対する応答が遅く、また、
放電時定数を長くしてはあるものの、相関スパイクの存
在しない間は少しずつ放電するので、AGCの制御電圧は
常に変動することになり、相関スパイクの存在しない期
間のノイズやスプリアスによる誤動作があるという欠点
を有していた。
本発明の目的は、スペクトラム拡散受信機において、相
関スパイクにのみ高速に応答して利得制御を行い、ノイ
ズレベルを上げることなく、S/N比を悪化させない自動
利得制御方式を提供することにある。
関スパイクにのみ高速に応答して利得制御を行い、ノイ
ズレベルを上げることなく、S/N比を悪化させない自動
利得制御方式を提供することにある。
［問題点を解決するための手段］ 本発明は上記目的を達成するために、相関器により受信
されたスペクトラム拡散信号と基準信号との相関をと
り、その相関出力を上記相関器の出力段側に設けた可変
利得増幅器を介して復調器に与えてデータを復調すると
共に該復調器の出力に応じて上記可変利得増幅器の利得
を制御するスペクトラム拡散受信機において、上記復調
器から出力される相関スパイクをその極性に応じて正又
は負における０レベルに近い第１のスレッショルド電圧
及び０レベルに遠い第２のスレッショルド電圧と夫々比
較する比較手段と、上記比較手段の出力に応答し、上記
相関スパイクが０レベルに近い場合に第１の所定パルス
を発生するとともに、上記相関スパイクが０レベルに遠
い場合に第２の所定パルスを発生する係数制御部と、上
記第１の所定パルス及び第２の所定パルスに基づいて計
数出力を得る計数手段と、を備え、該計数出力に対応し
て上記可変利得増幅器の利得を制御して上記相関スパイ
クのピークが上記第１と第２スレッショルド電圧の間に
あるようにすることを特徴とする。
されたスペクトラム拡散信号と基準信号との相関をと
り、その相関出力を上記相関器の出力段側に設けた可変
利得増幅器を介して復調器に与えてデータを復調すると
共に該復調器の出力に応じて上記可変利得増幅器の利得
を制御するスペクトラム拡散受信機において、上記復調
器から出力される相関スパイクをその極性に応じて正又
は負における０レベルに近い第１のスレッショルド電圧
及び０レベルに遠い第２のスレッショルド電圧と夫々比
較する比較手段と、上記比較手段の出力に応答し、上記
相関スパイクが０レベルに近い場合に第１の所定パルス
を発生するとともに、上記相関スパイクが０レベルに遠
い場合に第２の所定パルスを発生する係数制御部と、上
記第１の所定パルス及び第２の所定パルスに基づいて計
数出力を得る計数手段と、を備え、該計数出力に対応し
て上記可変利得増幅器の利得を制御して上記相関スパイ
クのピークが上記第１と第２スレッショルド電圧の間に
あるようにすることを特徴とする。
［作用］ 本発明のスペクトラム拡散受信機において、復調器から
出力される相関スパイクがその極性に応じて夫々正負の
２つのスレッショルド電圧の間にくるように可変利得増
幅器の利得が制御される。従って相関スパイクのピーク
のレベルだけをとらえてAGCがかけられるので、相関ス
パイクのピーク間のスプリアスノイズによって誤動作す
ることはない。
出力される相関スパイクがその極性に応じて夫々正負の
２つのスレッショルド電圧の間にくるように可変利得増
幅器の利得が制御される。従って相関スパイクのピーク
のレベルだけをとらえてAGCがかけられるので、相関ス
パイクのピーク間のスプリアスノイズによって誤動作す
ることはない。
［実施例］ 以下図面に示す実施例を参照して本発明を説明すると、
第１図はスペクトラム拡散受信機に本発明の自動利得制
御方式を適用した一実施例を示す。同図において、11は
相関器、12は可変利得増幅器、13は復調器、AGCは復調
器13の出力に応答して可変利得増幅器12の利得を制御す
るAGC回路である。
第１図はスペクトラム拡散受信機に本発明の自動利得制
御方式を適用した一実施例を示す。同図において、11は
相関器、12は可変利得増幅器、13は復調器、AGCは復調
器13の出力に応答して可変利得増幅器12の利得を制御す
るAGC回路である。
このAGC回路は、比較部CA、基準電圧発生部RV、計数制
御部CC、クロック選択部CL、計数部CU及び利得制御電流
発生部GCから成る。
御部CC、クロック選択部CL、計数部CU及び利得制御電流
発生部GCから成る。
而して、例えば比較部CAは第２図に示す如くコンパレー
タ回路14から成り、基準電圧発生部RVはスレッショルド
電圧発生回路15を有する。計数制御部CCは絶対値回路1
6,16′、ディジタルモノマルチ回路17,17′、ゲート18,
18′、クロックゲート19,19′を備えている。
タ回路14から成り、基準電圧発生部RVはスレッショルド
電圧発生回路15を有する。計数制御部CCは絶対値回路1
6,16′、ディジタルモノマルチ回路17,17′、ゲート18,
18′、クロックゲート19,19′を備えている。
クロック選択部CLはクロック切換回路25から成り、計数
部CUはアップダウンカウンタ20及びデコーダ24を有し、
利得制御電流発生部GCはD/A変換回路23から成る。な
お、21はデータ切換回路、22はキャリアセンス回路であ
る。
部CUはアップダウンカウンタ20及びデコーダ24を有し、
利得制御電流発生部GCはD/A変換回路23から成る。な
お、21はデータ切換回路、22はキャリアセンス回路であ
る。
コンパレータ回路14は４つの比較器4a〜4dが用いられ、
比較器4a,4bの＋端子には復調器13の出力が、−端子に
はスレッショルド電圧発生回路15のスレッショルド電圧
カ，キが与えられる。また比較器4c,4dの−端子には復
調器13の出力が、＋端子には上記回路15のスレッショル
ド電圧ク，ケが与えられる。
比較器4a,4bの＋端子には復調器13の出力が、−端子に
はスレッショルド電圧発生回路15のスレッショルド電圧
カ，キが与えられる。また比較器4c,4dの−端子には復
調器13の出力が、＋端子には上記回路15のスレッショル
ド電圧ク，ケが与えられる。
絶対値回路16,16′は例えばOR回路から成り、夫々には
各比較器の比較出力イ〜オが与えられ、各絶対値回路の
出力はモノマルチ回路17,17′、ゲート18,18′及びクロ
ックゲート19,19′を介してアップダウンカウンタ10の
アップ及びダウン入力端子UP,DOWNに至る。
各比較器の比較出力イ〜オが与えられ、各絶対値回路の
出力はモノマルチ回路17,17′、ゲート18,18′及びクロ
ックゲート19,19′を介してアップダウンカウンタ10の
アップ及びダウン入力端子UP,DOWNに至る。
カウンタ10の出力はデータ切換回路21を介してD/A変換
回路13に与えられ、該回路の出力で、可変利得増幅器12
の利得が制御されるようになっている。
回路13に与えられ、該回路の出力で、可変利得増幅器12
の利得が制御されるようになっている。
さて、第１図の構成で、復調器13から出力される相関ス
パイクは比較部CAにおいて、その極性に応じて基準電圧
発生部RVから与えられる正又は負の２つのスレッショル
ド電圧と比較され、その比較結果に応じて計数制御部CC
はクロック選択部CLからクロックを選択して計数部CUに
与えて、正又は負方向に計数させる。この計数値に対応
した電流が利得制御電流発生部GCで発生され、これによ
って可変利得増幅器12の利得が制御され、前記相関スパ
イクが正又は負のスレッショルド電圧の間になるように
なされているが、以下第２図の実施例に基づいて上述し
た動作を更に説明する。
パイクは比較部CAにおいて、その極性に応じて基準電圧
発生部RVから与えられる正又は負の２つのスレッショル
ド電圧と比較され、その比較結果に応じて計数制御部CC
はクロック選択部CLからクロックを選択して計数部CUに
与えて、正又は負方向に計数させる。この計数値に対応
した電流が利得制御電流発生部GCで発生され、これによ
って可変利得増幅器12の利得が制御され、前記相関スパ
イクが正又は負のスレッショルド電圧の間になるように
なされているが、以下第２図の実施例に基づいて上述し
た動作を更に説明する。
第２図において、相関器11からは、例えば第３図に示す
ように、スペクトラム拡散変調されているデータが全て
“1"又は“0"で続いていて、T/2の周期で変化している
場合に、Ｔの周期で高周波の間欠的な相関スパイクが出
力される。但しＴはデータのスペクトラム拡散のために
用いられるPN符号の１周期である。この相関スパイクを
可変利得増幅器12で増幅し、復調器13で復調し、第４図
に示すベースバンド信号アを得る。
ように、スペクトラム拡散変調されているデータが全て
“1"又は“0"で続いていて、T/2の周期で変化している
場合に、Ｔの周期で高周波の間欠的な相関スパイクが出
力される。但しＴはデータのスペクトラム拡散のために
用いられるPN符号の１周期である。この相関スパイクを
可変利得増幅器12で増幅し、復調器13で復調し、第４図
に示すベースバンド信号アを得る。
コンパレータ14には、スレッショルド電圧発生回路15よ
り、第５図に示すスレッショルド電圧v2＋カ,v1＋キ,v1
−ク,v2−ケが供給される。
り、第５図に示すスレッショルド電圧v2＋カ,v1＋キ,v1
−ク,v2−ケが供給される。
ベースバンド信号アがv1＋を上回った場合、v3ウが出力
され、v2＋を上回った場合、V4イとV3ウが出力される。
され、v2＋を上回った場合、V4イとV3ウが出力される。
また、ベースバンド信号アがv1−を下回った場合、V2エ
が出力され、v2−を下回った場合、V1オとV2エが出力さ
れる。
が出力され、v2−を下回った場合、V1オとV2エが出力さ
れる。
絶対値回路16には、V4イとV1オが、絶対値回路16′に
は、V3ウ,V2エが入力され、各々のOR演算を行い、信号
コと信号サを得る。この関係は第６図に示す。
は、V3ウ,V2エが入力され、各々のOR演算を行い、信号
コと信号サを得る。この関係は第６図に示す。
第２図のAGC回路の目的とする動作は、これらの信号を
基にして、ベースバンド信号アの正側のピークをスレッ
ショルドレベルv1＋v2＋の中間に、負側のピークをスレ
ッショルドレベルv1−とv2−の中間となるように可変利
得アンプを制御することである。
基にして、ベースバンド信号アの正側のピークをスレッ
ショルドレベルv1＋v2＋の中間に、負側のピークをスレ
ッショルドレベルv1−とv2−の中間となるように可変利
得アンプを制御することである。
ディジタルモノマルチ回路17,17′は、第６図に示すよ
うに、信号コと信号サをトリガとして、τ１のパルス信
号シとスを得る。ここでτ１は、第３図において、相関
スパイクが周期T/2で続く場合に対応して、T/2＜τ１＜
Ｔの場合と、相関スパイクが周期Ｔで続く場合しに対応
してT/2＜τ１＜2Tの場合とがあり、クロック切換回路2
5において、ディジタルモノマルチのタイムクロック
ミを切換えることよって選択できるようになっている。
これはディジタルモノマルチ回路の出力シ，スが、相関
ピーク１周期以下であるとAGCがノイズで誤動作する可
能性があり、２周期以上であるとAGCの動作が遅くなっ
てしまうためである。
うに、信号コと信号サをトリガとして、τ１のパルス信
号シとスを得る。ここでτ１は、第３図において、相関
スパイクが周期T/2で続く場合に対応して、T/2＜τ１＜
Ｔの場合と、相関スパイクが周期Ｔで続く場合しに対応
してT/2＜τ１＜2Tの場合とがあり、クロック切換回路2
5において、ディジタルモノマルチのタイムクロック
ミを切換えることよって選択できるようになっている。
これはディジタルモノマルチ回路の出力シ，スが、相関
ピーク１周期以下であるとAGCがノイズで誤動作する可
能性があり、２周期以上であるとAGCの動作が遅くなっ
てしまうためである。
ゲート18,18′は、受信機の調整の時に入力される制御
信号ナにより、信号シと信号スをゲート18,18′の出力
に現われないようにすると共に、信号セと信号ソを表１
の状態Ｄに保持する。
信号ナにより、信号シと信号スをゲート18,18′の出力
に現われないようにすると共に、信号セと信号ソを表１
の状態Ｄに保持する。
クロックゲート19,19′は、ゲート18,18′を出力信号セ
とソ及びUPカウント禁止信号モとDOWNカウント禁止信号
メによりカウントクロック ノを制御し、UPパルス タ
とDOWNパルス チを表２のように出力する。
とソ及びUPカウント禁止信号モとDOWNカウント禁止信号
メによりカウントクロック ノを制御し、UPパルス タ
とDOWNパルス チを表２のように出力する。
アップダウンカウント20は、UPパルス タとDOWNパルス
チとをトリガとしてカウント動作を行い、Ｎビットの
バイナリーデータを出力する。
チとをトリガとしてカウント動作を行い、Ｎビットの
バイナリーデータを出力する。
データ切換器21は、受信機の調整の際、入力される制御
信号ナによって、出力をデータ ツに切換え、可変利得
増幅器12の利得を固定値とする。
信号ナによって、出力をデータ ツに切換え、可変利得
増幅器12の利得を固定値とする。
D/A変換回路23は、データ切換器のＮビットの出力をア
ナログ変換し、可変利得増幅器12に与え、利得の制御を
行う。このD/A変換回路23のD/A変換動作は、可変利得増
幅器12の制御特性を補正して線形な制御を行うために非
線形D/A変換器を用いると好適である。
ナログ変換し、可変利得増幅器12に与え、利得の制御を
行う。このD/A変換回路23のD/A変換動作は、可変利得増
幅器12の制御特性を補正して線形な制御を行うために非
線形D/A変換器を用いると好適である。
なお、カウンタ20がリングカウンタとして動作してしま
い、出力のＮビット全てが“1"の次のアップパルスで全
て“0"になったり、この逆に、全て“0"の状態から次の
ダウンパルスで全て“1"になってしまうと好ましくな
い。そこで、デコーダ24はカウンタの出力をデコード
し、Ｎビット全てが“1"の時、UPカウント禁止信号モ
と、Ｎビット全てが“0"の時、DOWNカウント禁止信号メ
を出力して、クロックゲート回路19,19′を制御し、Ｎ
ビット全て“1"から、Ｎビット全て“0"へのUPカウント
と、Ｎビット全て“0"からＮビット全て“1"へのダウン
カウントを禁止している。
い、出力のＮビット全てが“1"の次のアップパルスで全
て“0"になったり、この逆に、全て“0"の状態から次の
ダウンパルスで全て“1"になってしまうと好ましくな
い。そこで、デコーダ24はカウンタの出力をデコード
し、Ｎビット全てが“1"の時、UPカウント禁止信号モ
と、Ｎビット全てが“0"の時、DOWNカウント禁止信号メ
を出力して、クロックゲート回路19,19′を制御し、Ｎ
ビット全て“1"から、Ｎビット全て“0"へのUPカウント
と、Ｎビット全て“0"からＮビット全て“1"へのダウン
カウントを禁止している。
またキャリアセンス回路22はカウンタの出力とデータ
テを比較し、カウンタの出力の値がデータ テよりも大
きい時キャリアセンス信号ムを出力する。
テを比較し、カウンタの出力の値がデータ テよりも大
きい時キャリアセンス信号ムを出力する。
クロック切換回路25はクロック１ニとクロック２ヌを制
御信号ネとキャリアセンス信号ムによって切換え、タイ
ムクロック ミを第７図のように出力する。
御信号ネとキャリアセンス信号ムによって切換え、タイ
ムクロック ミを第７図のように出力する。
従って、本AGC回路は以上のような動作を行い、表２の
状態ＡあるいはＤの時DOWNパルスを出し、DOWNカウント
を行い、可変利得アンプの利得を上げるように動作す
る。これは、ベースバンド信号アが、スレッショルド電
圧v1＋を上回り、v1−を下回っていない時であり、ベー
スバンド信号アのレベルが小さい時である。
状態ＡあるいはＤの時DOWNパルスを出し、DOWNカウント
を行い、可変利得アンプの利得を上げるように動作す
る。これは、ベースバンド信号アが、スレッショルド電
圧v1＋を上回り、v1−を下回っていない時であり、ベー
スバンド信号アのレベルが小さい時である。
また、状態ＣあるいはＩの時UPパルスを出し、UPカウン
トを行い、可変利得アンプの利得を下げるように動作す
る。これは、ベースバンド信号アが、スレッショルド電
圧v2＋を上回り、v2−を下回っている時で、ベースバン
ド信号のレベルが大きい時である。
トを行い、可変利得アンプの利得を下げるように動作す
る。これは、ベースバンド信号アが、スレッショルド電
圧v2＋を上回り、v2−を下回っている時で、ベースバン
ド信号のレベルが大きい時である。
このようにして、最終的には、表２の状態ＢあるいはＥ
あるいはＨとなり、この状態ではカウンタの値は変化せ
ず、従って可変利得増幅器の利得も変化せず、ベースバ
ンド信号アの正側のピークはスレッショルドレベルv1＋
とv2＋の間にあり、負側のピークはスレッショルドレベ
ルv1−とv2−の間にある状態となり、第２図のAGC回路
の目的とする動作を達成できる。
あるいはＨとなり、この状態ではカウンタの値は変化せ
ず、従って可変利得増幅器の利得も変化せず、ベースバ
ンド信号アの正側のピークはスレッショルドレベルv1＋
とv2＋の間にあり、負側のピークはスレッショルドレベ
ルv1−とv2−の間にある状態となり、第２図のAGC回路
の目的とする動作を達成できる。
第２図のAGC回路は、入力として正，負両極性の相関ス
パイクを用いるために、正側及び負側に夫々２つのスレ
ッショルド電圧を有し、また、絶対値回路16,16′を有
しているが、もし、相関スパイクが正あるいは負のみの
波形であれば、スレッショルド電圧は、どちらかの極性
用に２本のみで、絶対値回路16,16′も不要となること
は明らかである。
パイクを用いるために、正側及び負側に夫々２つのスレ
ッショルド電圧を有し、また、絶対値回路16,16′を有
しているが、もし、相関スパイクが正あるいは負のみの
波形であれば、スレッショルド電圧は、どちらかの極性
用に２本のみで、絶対値回路16,16′も不要となること
は明らかである。
また、ここではアップダウンカウンタを用いた回路につ
いて延べたが、アップダウンカウンタだけでなく、これ
をCPUによりソフトウエアで処理することもまた、双方
向シフトレジスタを用いても同様の動作を行わせること
が可能である。
いて延べたが、アップダウンカウンタだけでなく、これ
をCPUによりソフトウエアで処理することもまた、双方
向シフトレジスタを用いても同様の動作を行わせること
が可能である。
［発明の効果］ 以上説明したように本発明によればスぺクトラム拡散受
信機において、ノイズによる誤動作を防止し、しかも制
御範囲を自由に設定可能で調整の不要なAGC方式を提供
でき、実用上の効果は多大である。
信機において、ノイズによる誤動作を防止し、しかも制
御範囲を自由に設定可能で調整の不要なAGC方式を提供
でき、実用上の効果は多大である。
第１図は本発明の基本的構成を示すブロック図、第２図
は本発明の一実施例を示すブロック図、第３図乃至第７
図は夫々その動作説明用波形図、第８図は従来の自動利
得制御回路を示すブロック図、第９図はその動作説明用
波形図である。 11……相関器、 12……可変利得増幅器、 13……復調器、 CA……比較部、 RV……基準電圧発生部、 CC……計数制御部、 CL……クロック選択部、 CU……計数部、 GC……利得制御電流発生部。
は本発明の一実施例を示すブロック図、第３図乃至第７
図は夫々その動作説明用波形図、第８図は従来の自動利
得制御回路を示すブロック図、第９図はその動作説明用
波形図である。 11……相関器、 12……可変利得増幅器、 13……復調器、 CA……比較部、 RV……基準電圧発生部、 CC……計数制御部、 CL……クロック選択部、 CU……計数部、 GC……利得制御電流発生部。
Claims (7)
- 【請求項１】相関器により受信されたスペクトラム拡散
信号と基準信号との相関をとり、その相関出力を、上記
相関器の出力段側に設けた可変利得増幅器を介して復調
器に与えてデータを復調すると共に該復調器の出力に応
じて上記可変利得増幅器の利得を制御するスペクトラム
拡散受信機において、 上記復調器から出力される相関スパイクをその極性に応
じて正又は負における０レベルに近い第１のスレッショ
ルド電圧及び０レベルに遠い第２のスレッショルド電圧
と夫々比較する比較手段と、 上記比較手段の出力に応答し、上記相関スパイクが０レ
ベルに近い場合に第１の所定パルスを発生するととも
に、上記相関スパイクが０レベルに遠い場合に第２の所
定パルスを発生する係数制御部と、上記第１の所定パル
ス及び第２の所定パルスに基づいて計数出力を得る計数
手段と、を備え、該計数出力に対応して上記可変利得増
幅器の利得を制御して上記相関スパイクのピークが上記
第１と第２スレッショルド電圧の間にあるようにするこ
とを特徴とする自動利得制御方式。 - 【請求項２】上記計数手段が可逆計数器から成り、上記
第１の所定パルス及び第２の所定パルスのいずれか一方
が順計数、他方が順計数端子に接続され計数出力を得る
ことを特徴とする特許請求の範囲第１項記載の自動利得
制御方式。 - 【請求項３】上記所定パルス発生手段は上記比較出力で
トリガされ、所定時間出力を継続するモノマルチ回路
と、該モノマルチ回路の出力に対応する間パルスを通過
せしめるクロックゲートと、を含むことを特徴とする特
許請求の範囲第１項又は第２項記載の自動利得制御方
式。 - 【請求項４】上記モノマルチ回路の出力発生時間が相関
スパイクの同期以上に設定されていることを特徴とする
特許請求の範囲第３項記載の自動利得制御方式。 - 【請求項５】上記出力発生時間が外部からの信号により
制御可能なことを特徴とする特許請求の範囲第３項記載
の自動利得制御方式。 - 【請求項６】上記計数出力をD/A変換するD/A変換器を有
し、この出力を上記可変利得増幅器へ供給せしめること
を特徴とする特許請求の範囲第１項又は第２項記載の自
動利得制御方式。 - 【請求項７】上記D/A変換器が上記可変利得増幅器の非
線形特性を補償する非線形D/A変換器から成ることを特
徴とする特許請求の範囲第６項記載の自動利得制御方
式。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62267763A JPH0787397B2 (ja) | 1987-10-23 | 1987-10-23 | 自動利得制御方式 |
| US07/224,576 US4899364A (en) | 1987-07-31 | 1988-07-26 | Automatic gain control system |
| GB8817881A GB2208462B (en) | 1987-07-31 | 1988-07-27 | Spread spectrum communications receiver |
| DE3844767A DE3844767C2 (ja) | 1987-07-31 | 1988-07-28 | |
| DE3825740A DE3825740A1 (de) | 1987-07-31 | 1988-07-28 | Verstaerkungsregelvorrichtung |
| FR8810313A FR2618959A1 (fr) | 1987-07-31 | 1988-07-29 | Systeme de reglage automatique du gain |
| US07/475,157 US5347534A (en) | 1987-07-31 | 1990-02-05 | Automatic gain control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62267763A JPH0787397B2 (ja) | 1987-10-23 | 1987-10-23 | 自動利得制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01109925A JPH01109925A (ja) | 1989-04-26 |
| JPH0787397B2 true JPH0787397B2 (ja) | 1995-09-20 |
Family
ID=17449249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62267763A Expired - Lifetime JPH0787397B2 (ja) | 1987-07-31 | 1987-10-23 | 自動利得制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787397B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0783292B2 (ja) * | 1990-09-21 | 1995-09-06 | クラリオン株式会社 | スペクトラム拡散通信機 |
| JP2831122B2 (ja) * | 1990-11-29 | 1998-12-02 | クラリオン株式会社 | スペクトラム拡散通信方式 |
| US5347537A (en) * | 1992-03-17 | 1994-09-13 | Clarion Co., Ltd. | Spread spectrum communication device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681078B2 (ja) * | 1984-07-25 | 1994-10-12 | 日本電気株式会社 | スペクトラム拡散信号自動利得制御方式及び装置 |
-
1987
- 1987-10-23 JP JP62267763A patent/JPH0787397B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01109925A (ja) | 1989-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443242B2 (en) | AGC circuit | |
| US4829593A (en) | Automatic gain control apparatus | |
| US5642075A (en) | Sampled data automatic gain control | |
| KR20160112415A (ko) | 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템 | |
| US6927628B2 (en) | Gain-control method and device for cascaded amplifiers | |
| JPH03108828A (ja) | スペクトラム拡散受信機 | |
| US4899364A (en) | Automatic gain control system | |
| JPH10261940A (ja) | 自動閾値制御回路および信号増幅回路 | |
| US5479119A (en) | High speed active overvoltage detection and protection for overvoltage sensitive circuits | |
| US4540974A (en) | Adaptive analog-to-digital converter | |
| CN100414843C (zh) | 具有偏移补偿功能的突发模式接收装置及其数据恢复方法 | |
| US5168505A (en) | Automatic gain control device for spread spectrum communication device | |
| US6690312B1 (en) | Method and circuit for regulating the signal level fed to an analog/digital converter | |
| US4990912A (en) | Digital peak/valley detector | |
| JPH0787397B2 (ja) | 自動利得制御方式 | |
| JP4094460B2 (ja) | アナログ信号レベル検出回路 | |
| JP4181045B2 (ja) | オフセット補正システムおよび高利得信号チャネルのための方法 | |
| JP2011232067A (ja) | 信号処理装置および電波時計 | |
| US5347534A (en) | Automatic gain control system | |
| US7035349B2 (en) | Signal compensation circuit and demodulating circuit with high-speed and low-speed feedback loops | |
| US5060178A (en) | System for analog-digital-analog conversion | |
| JPS61263304A (ja) | 自動利得制御増幅器 | |
| JPH02123838A (ja) | キャリヤセンス方式 | |
| JPS5884530A (ja) | アナログ−デジタル変換方法および変換装置 | |
| KR960013650B1 (ko) | 에이치디티브이(hdtv) 수신기의 자동이득 조절장치 |