JP2011232067A

JP2011232067A - 信号処理装置および電波時計

Info

Publication number: JP2011232067A
Application number: JP2010100507A
Authority: JP
Inventors: Takashi Sano; 貴司佐野
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2010-04-26
Filing date: 2010-04-26
Publication date: 2011-11-17
Anticipated expiration: 2030-04-26
Also published as: JP5387493B2

Abstract

【課題】標準電波の検波信号を効率良くデータ化することのできる信号処理装置およびそれによりタイムコードの正確な復号を行える電波時計を提供する。
【解決手段】標準電波の検波信号を入力してデジタルの波形データに変換する信号処理装置ならびにこの信号処理装置を備えた電波時計である。そして、検波信号（Ｓｇ２）の信号レベルおよび振幅に応じて変化する複数段の比較電圧（Ｓｇ６〜Ｓｇ８）を生成する比較電圧生成部（１７１，１７２，Ｒ２〜Ｒ５）と、検波信号（Ｓｇ２）の信号レベルと複数段の比較電圧（Ｓｇ６〜Ｓｇ８）とを逐次比較する比較部（Ｃｍｐ１）と、比較部の比較によって得られる一連の比較結果のうち各比較結果と連続する所定個の比較結果を合計してそれぞれを多値化していく算出手段とを備えている。
【選択図】図２

Description

この発明は、標準電波の検波信号をデジタルの波形データに変換する信号処理装置およびこの信号処理装置を備えた電波時計に関する。

標準電波を受信する受信装置では、受信信号を検波した後、その検波信号をハイレベルとローレベルの２値の信号に波形整形して出力するのが一般的である。そして、マイクロコンピュータがこの２値の信号からハイレベル期間とローレベル期間の時間計測を行って検波信号に含まれるタイムコードのパルス判定と復号とを行う。

また、本願発明に関連する先行技術として、特許文献１には、ビデオカメラにおいてＡＤ変換器の上側基準電圧と下側基準電圧とを撮像素子の出力振幅に比例するように変化させる技術が開示されている。

特開平０８−１８１８８６号公報

標準電波は受信環境によって電界強度が非常に微弱になることがあり、また、検波信号には多くの外来ノイズが混入することがある。従って、上記従来のように２値化された検波信号のハイ・ローの時間計測だけでタイムコードの復号を行っていたのでは、受信環境が良好でない場合に、正確な復号ができないという課題があった。

また、電波強度が微弱で多くの外来ノイズが混入するような環境でタイムコードの正確な復号を行うには、波形整形前の検波信号をサンプリングしてデジタルデータとし、外来ノイズの影響を排除可能な様々なデータ処理によりパルス判定を行うことが有効であると考えられる。

しかしながら、受信環境が悪い場合には検波信号の振幅にもバラツキが生じ、また、受信回路の個体差によって検波信号のバイアス点にもバラツキが生じる。そのゆえ、検波信号のレベルが何れのレンジにあっても、その信号振幅の間を少なくとも所定ビット数で分割するような量子化を実行可能とするには、高分解能でダイナミックレンジの広いＡＤコンバータを用いる必要がある。また、ノイズの混入によるレベル変化を信号本来のレベル変化と区別できるようにするにはサンプリングレートも比較的に高くする必要がある。

時計用のマイクロコンピュータは、通常の時刻表示中など大半の期間において処理能力は低くてすむため、比較的に処理能力の低いものが一般に適用される。また、腕時計などでは、消費電力を非常に小さくしたいという要求からも、時計用のマイクロコンピュータには処理能力の低いものが一般に適用される。さらに、メモリアドレスのビット数も小さくされるため、ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）の容量も小さく抑えられる。

そのため、上記のように高分解能でダイナミックレンジの広いＡＤコンバータを用いて比較的に高いサンプリングレートで検波信号をデータ化すると、波形データのデータ量が非常に大きくなって、データ処理の負荷が過大になったり、大きなメモリ容量が必要となったり、また、ＡＤ変換自体の消費電力が大きくなるなど、時計用のマイクロコンピュータに求められる処理能力や時計に求められる消費電力の要求が満たされないという課題が生じる。

この発明の目的は、標準電波の検波信号を効率良くデータ化することのできる信号処理装置および効率の良いデータ化によって小さなメモリ容量で且つ小さな負荷でデコード処理を行うことができ、受信環境が比較的に良好でない場合でもタイムコードの正確な復号を行える電波時計を提供することにある。

上記目的を達成するため、請求項１記載の発明は、
標準電波の検波信号を入力してデジタルの波形データに変換する信号処理装置において、
前記検波信号の信号レベルおよび振幅に応じて変化する複数段の比較電圧を生成する比較電圧生成部と、
前記検波信号の信号レベルと前記複数段の比較電圧とを逐次比較する比較部と、
前記比較部の比較によって得られる一連の比較結果のうち各比較結果と連続する所定個の比較結果を合計してそれぞれを多値化していく算出手段と、
を備えていることを特徴としている。

請求項２記載の発明は、請求項１記載の信号処理装置において、
前記比較電圧生成部は、
前記検波信号の高レベルの電圧を保持して前記検波信号の信号レベルが低下した場合に保持電圧を徐々に低下させる第１電圧保持部と、
前記検波信号の低レベルの電圧を保持して前記検波信号の信号レベルが上昇した場合に保持電圧を徐々に上昇させる第２電圧保持部と、
前記第１電圧保持部の保持電圧と前記第２電圧保持部の保持電圧を複数段の比較電圧に分圧する分圧抵抗と、
を備えていることを特徴としている。

請求項３記載の発明は、請求項１記載の信号処理装置において、
前記複数段の比較電圧を前記比較部の入力側へ送る又は遮断する複数の切換スイッチと、
前記複数の切換スイッチの制御を行って所定周期で前記複数段の比較電圧を１つずつ順繰りに前記比較部へ送るスイッチ制御部と、
を備えていることを特徴としている。

請求項４記載の発明は、請求項１記載の信号処理装置において、
前記検波信号の信号レベルが前記逐次比較の間にも保持されることなく前記比較部に送られて前記複数段の比較電圧との比較が行われることを特徴としている。

請求項５記載の発明は、
時刻を計数する計時手段と、
時刻を表示する時刻表示手段と、
標準電波を受信するアンテナと、
該アンテナにより受信された標準電波を検波する検波手段と、
該検波手段の検波信号を入力してデジタルの波形データに変換する請求項１〜４の何れか１項に記載の信号処理装置とを備え、
前記デジタルの波形データに基づきタイムコードを復号して時刻情報を取得することを特徴とする電波時計である。

本発明に従うと、検波信号の信号レベルおよび振幅に応じて比較電圧を変化させ、且つ、複数段の比較電圧との逐次比較によって得られる連続する所定個の比較結果を合算して波形データとするので、振幅やバイアス点にバラツキが生じる標準電波の検波信号に対して、少ない段数の比較電圧により有効な信号レベルの比較ができ、さらに、１回の比較周期ごとに１つの多値データが得られる。従って、タイムコードのデコードに有用な波形データを効率的に取得することができる。

本発明の実施形態の電波時計の全体構成を示すブロック図である。図１のデジタル変換器の詳細を示す回路図である。デジタル変換器の各部の動作と信号の変化を表わすタイムチャートである。デジタル変換器の再生値から多値データを求める算出動作を表わすタイムチャートである。複数種類の波形データの特性を説明するグラフである。

以下、本発明の実施の形態を図面に基づいて説明する。

図１は、本発明の実施形態の電波時計の全体構成を示すブロック図である。

この実施形態の電波時計１は、標準電波を受信してタイムコードを復号することで時刻情報を取得して計時時刻を自動修正する機能を有する時計であり、標準電波を受信するアンテナ１１と、受信された信号から希望波の信号を抽出して検波する受信回路１２と、検波信号をデジタルの波形データに変換するための前段の信号処理を行うデジタル変換器１７と、時計の全体的な制御を行ったり検波信号の波形データを生成する演算処理等を行う算出手段として機能するＣＰＵ（中央演算処理装置）１８と、ＣＰＵ１８に作業用のメモリ領域を提供するＲＡＭ（Random Access Memory）１９と、ＣＰＵ１８が実行する制御プログラムや制御データを格納したＲＯＭ（Read Only Memory）２０と、時刻の計時を行う計時回路（計時手段）２１と、計時回路２１やデジタル変換器１７に基準クロックＣＬＫ０を供給する発振回路２２と、時刻の表示を行う表示手段（時刻表示手段）２３とを備えている。上記の構成のうち、デジタル変換器１７とＣＰＵ１８により検波信号をデジタルの波形データに変換する信号処理装置が構成される。

受信回路１２は、特に制限されるものではないが、例えば、受信された信号を増幅するアンプ１３と、受信信号から希望波の信号を抽出するフィルタ１４と、振幅変調されている信号を検波する検波器（検波手段）１５と、検波された信号の振幅が大きくばらつかないようにアンプ１３の増幅率を調整するＡＧＣ（自動利得制御）回路１６等を備えている。

図２には、デジタル変換器１７の詳細を示す回路図を示す。

デジタル変換器１７は、検波信号の信号レベルと複数段の比較電圧とを逐次比較してその比較結果を表わす信号Ｓｇ１０をＣＰＵ１８に供給する回路である。デジタル変換器１７は、入力段に設けられたローパスフィルタ（抵抗Ｒ１およびコンデンサＣ１）１７０と、検波信号Ｓｇ２の極大レベルの電圧を保持する第１電圧保持部としてのピークホールド回路１７１と、検波信号Ｓｇ２の極小レベルの電圧を保持する第２電圧保持部としてのボトムホールド回路１７２と、両者の保持電圧Ｓｇ４，Ｓｇ５を分圧する分圧回路（分圧抵抗Ｒ２〜Ｒ５）と、分圧された電圧Ｓｇ６〜Ｓｇ８の何れかを比較電圧Ｓｇ９として選択的に取り出すための切換スイッチＳ１〜Ｓ３と、これら切換スイッチＳ１〜Ｓ３を適宜なタイミングでオン・オフに切り換えるスイッチ制御部としてのタイミングコントローラ１７３と、検波信号Ｓｇ２の信号レベルと比較電圧Ｓｇ９とを比較する比較部としてのコンパレータＣｍｐ１と、検波信号Ｓｇ２の電圧を回路間の緩衝を防いでコンパレータＣｍｐ１に供給するオペアンプＡ１からなるボルテージホロワ１７４と、比較電圧Ｓｇ６〜Ｓｇ８の何れかを回路間の緩衝を防いでコンパレータＣｍｐ１に供給するオペアンプＡ４からなるボルテージホロワ１７５等を備えている。上記の構成のうち、ピークホールド回路１７１、ボトムホールド回路１７２および分圧回路により比較電圧生成部が構成される。

ピークホールド回路１７１は、電圧を保持するコンデンサＣ２と、検波信号Ｓｇ２の電圧が高いときだけコンデンサＣ２に電圧を印加して検波信号Ｓｇ２の電圧が低いときにコンデンサＣ２からの逆流を防ぐダイオードＤ１と、コンデンサＣ２の保持電圧Ｓｇ４が負帰還されて検波信号Ｓｇ２の電圧が高いときにコンデンサＣ２に電荷を供給するオペアンプＡ２と、コンデンサＣ２の保持電圧Ｓｇ４を分圧回路に出力するバッファＢ１等から構成される。

コンデンサＣ２に蓄えられた電荷は、バッファＢ１やオペアンプＡ２の入力端子等へ微少量ずつリークするように構成され、それにより、検波信号Ｓｇ２の電圧が低下したときにピークホールド回路１７１の保持電圧Ｓｇ４も徐々に低下していくようになっている。なお、コンデンサＣ２と並列に抵抗を接続するなどして、所定の時定数で保持電圧が低下していくように制御するようにしても良い。

ボトムホールド回路１７２は、電圧を保持するコンデンサＣ３と、検波信号Ｓｇ２の電圧が低いときだけコンデンサＣ３に電圧を印加して検波信号Ｓｇ２の電圧が高いときにコンデンサＣ３への逆流を防ぐダイオードＤ２と、コンデンサＣ３の保持電圧Ｓｇ５が負帰還されて検波信号Ｓｇ２の電圧が低いときにコンデンサＣ３から電荷を放出させるオペアンプＡ３と、コンデンサＣ３の保持電圧Ｓｇ５を分圧回路に出力するバッファＢ２等から構成される。

コンデンサＣ３に蓄えられた電荷は、バッファＢ２やオペアンプＡ３の入力端子等へ微少量ずつリークするように構成され、それにより、検波信号Ｓｇ２の電圧が上昇したときにボトムホールド回路１７２の保持電圧Ｓｇ５も徐々に上昇していくようになっている。なお、コンデンサＣ３と並列に抵抗を接続するなどして、所定の時定数で保持電圧が上昇していくように制御するようにしても良い。

タイミングコントローラ１７３は、発振回路２２の基準クロックＣＬＫ０に基づいて所定周期で切り換わるスイッチ切換信号ＳＰ１〜ＳＰ３を生成し、また、コンパレータＣｍｐ１の１回の比較処理ごとに比較結果の入力タイミングをＣＰＵ１８に知らせるための動作クロックＣＬＫ１を生成する。

次に、上記構成の電波時計１および検波信号のデジタル変換の処理動作について説明する。

図３には、デジタル変換器１７の各部の動作と信号の変化を表わすタイムチャートを、図４には、デジタル変換器１７の再生値から多値データを求める算出動作を表わすタイムチャートを示す。図３と図４の横軸は同一の時間軸をそれぞれ表わしている。

図３（ｅ），（ｆ）に示すように、デジタル変換器１７に入力される検波信号（検波整流“Ｓｇ１”）は、入力段のローパスフィルタ１７０を通過することで、高周波ノイズが低減することに加えて、波形の鈍りと遅延とが付加された検波信号（ＬＰＦ出力“Ｓｇ２，Ｓｇ３”）となって、コンパレータＣｍｐ１、ピークホールド回路１７１およびボトムホールド回路１７２へそれぞれ送られる。

図３（ｇ）のピークホールド“Ｓｇ４”の電圧波形に示すように、ピークホールド回路１７１ではローパスフィルタ１７０を通過した検波信号Ｓｇ２のピーク電圧が保持される。また、検波信号Ｓｇ２がローレベルになると保持電荷のリークによって保持電圧Ｓｇ４が徐々に低下していくようになっている。

同様に、図３（ｇ）のボトムホールド“Ｓｇ５”の電圧波形に示すように、ボトムホールド回路１７２ではローパスフィルタ１７０を通過した検波信号Ｓｇ２のボトム電圧が保持される。また、検波信号Ｓｇ２がハイレベルになると保持電荷のリークによって保持電圧Ｓｇ５が徐々に上昇していくようになっている。

従って、これらが分圧された３段の比較電圧Ｓｇ６〜Ｓｇ８（図３に細点線で示す）は、検波信号Ｓｇ２の現時点（或いは最近）のピーク電圧とボトム電圧とをほぼ複数に分割した電圧となる。

この実施形態のデジタル変換器１７では、波形データのサンプリング周期（例えば０．０２秒）と同一周期の動作クロックＣＬＫ１（図３（ｄ））をタイミングコントローラ１７３が生成する。そして、この動作クロックＣＬＫ１と同期させてスイッチ切換信号ＳＰ１〜ＳＰ３（図３（ａ）〜（ｃ））を生成して切換スイッチＳ１〜Ｓ３を切り換えていく。詳細には、図３（ａ）〜（ｄ）に示すように、動作クロックＣＬＫ１の一周期の期間に切換スイッチＳ１〜Ｓ３の何れか１個がオンされ、３個の切換スイッチＳ１〜Ｓ３がサイクリックにオンされていくように切り換えられていく。

それにより、図３（ｇ）に示すように、コンパレータＣｍｐ１の一方の入力端子に送られる比較電圧Ｓｇ９（図３（ｇ）の太実線で示す）は３段階の電圧に順に切り換えられていく。そして、この比較電圧Ｓｇ９と検波信号Ｓｇ２，Ｓｇ３とがコンパレータＣｍｐ１により比較されて、その比較結果を表わす信号Ｓｇ１０（図３（ｈ））が動作クロックＣＬＫ１と共にＣＰＵ１８に供給される。

ＣＰＵ１８は、デジタル変換器１７から比較結果を表わす信号Ｓｇ１０を動作クロックＣＬＫ１に同期させて取り込むことで２値の再生値（図４（ｉ））を取得する。

さらに、ＣＰＵ１８は、これらの一連の再生値から多値の波形データを演算によって求める。演算方法は次に示すように複数種類ある。

第１の方法は、図４（ｊ）に示すように、一連の再生値（図４（ｉ））の各々について、全比較電圧との比較が遂行される１周期分（図２の例では動作クロックＣＬＫ１の３周期分）の連続する再生値を合算し、これを波形データのデータ値とするものである。図４（ｊ）の値は、再生値の各々についてその時点の再生値と前回および前々回の再生値とを加算して、その時点の波形データのデータ値としたものである。

図４（ｋ）に、上記方法で算出された多値の波形データを波形形状にした曲線を示している。また、破線により波形形状を連続的に表わした曲線を重ねて示している。上記の第１の方法では、３個の再生値を加算して１つのデータ値としているので、“０〜３”の２ビットの波形データが得られており、この多値の波形データにより検波信号Ｓｇ２の波形に従った波形データが得られていることが分かる。

第２の方法は、図４（ｌ）に示すように、上記算出により得られた多値の波形データをさらなる演算対象として、この波形データの各々について連続する３個（例えば、その時点と前回および前々回の３個）のデータ値を合算して、これをその時点の新たなデータ値とするものである。この処理により、“０〜９”で表わされる多値の波形データを取得することができる。

第３の方法は、図４（ｍ）に示すように、一連の再生値（図４（ｉ））の各々について、全比較電圧との比較が遂行される期間を１周期として、その二倍の２周期分（図２の例では動作クロックＣＬＫ１の６周期分）の連続する再生値を合算し、これを波形データのデータ値とするものである。図４（ｍ）の値は、再生値の各々について、その時点から前方の連続する６個の再生値を加算して、その時点の波形データのデータ値としたものである。

図４（ｎ）に、上記第３の方法で算出された多値の波形データを波形形状にした曲線を示している。また、また、破線により波形形状を連続的にした曲線を重ねて示している。第３の方法では、６個の再生値を加算して１つのデータ値としているので、“０〜６”で表わされる多値の波形データにより検波信号Ｓｇ２の波形に従った波形データが得られていることが分かる。

第４の方法は、図４（ｏ）に示すように、上記第３の方法により得られた多値の波形データをさらに演算対象として、この波形データの各々について連続する６個（例えば、その時点から前方の連続する６個）のデータ値を合計して、これをその時点の新たなデータ値としたものである。この処理により、“０〜３６”で表わされる多値の波形データを取得することができる。

図５には、上記複数の算出処理によりそれぞれ得られる複数種類の波形データの特性を説明するグラフを示す。

図５において、点線はローパスフィルタ１７０を通過した検波出力Ｓｇ２、四角プロット線はデジタル変換器１７の再生値、三角プロット線は再生値を１周期分（３個ずつ）合計した波形データ、白菱形プロット線は再生値を２周期分（６個ずつ）合計した波形データ、黒菱形プロット線は１周期分の合計を２回行った波形データ、黒丸プロット線は２周期分の合計を２回行った波形データを、それぞれ振幅を“１”に正規化して示している。

図５に示すように、上記の第１〜第４の方法により算出された４種類の波形データは、検波信号Ｓｇ２（ＬＰＦ出力）の波形に従った形状を表わすものとなっている。例えば、デジタル変換器１７の再生値では、検波信号Ｓｇ２の立ち上がり部分ＲＥ１または立下り部分ＲＥ２において波形と逆に変化するデータ値が生じている。一方、上記第１〜第４の方法により算出された４種類の波形データは元の波形に沿った変化を表わしている。

さらに、上記の算出処理において、再生値の合計数や合計回数が少ない場合には、波形データはビット数が小さく階段状に変化する部分が生じている。一方、再生値の合計数や合計回数が増えるに従って、波形データはなだらかになるとともに、元の波形と比較して鈍りと遅延とが生じていく。また、再生値の合計数や合計回数を増やせば、その分、瞬間的な外来ノイズの除去作用が大きくなる。

従って、その後に行われるタイムコードのパルス判定の処理方式に合わせて、再生値の合計数や合計回数を適宜な値に設定することで、パルス判定に適した波形データを算出することが可能となる。

ＣＰＵ１８では、上記の波形データに基づいてタイムコードのパルス判定処理が行われる。パルス判定処理の方式は、種々の方式を適用することができる。例えば、タイムコードを構成する複数種類の符号を表わす各パルス信号の波形データをテンプレートデータとしてＲＯＭ２０等に格納しておき、検波信号Ｓｇ２の波形データとこれらテンプレートデータとの相関を計算して、これらの相関値に基づいてパルス判定を行うようにするなど、外来ノイズの影響を排除できる種々の方式を適用することができる。

そして、タイムコードのパルス判定を行ったらＣＰＵ１８はタイムコードをデコードして時刻情報等を取得し、この時刻情報に基づいて計時回路２１の計時データを修正する。それにより表示手段２３により表示される時刻も正確なものに修正される。

以上のように、この実施形態の電波時計１および検波信号の波形データを生成する信号処理装置（デジタル変換器１７およびＣＰＵ１８）によれば、ピークホールド回路１７１、ボトムホールド回路１７２および分圧抵抗Ｒ２〜Ｒ５により、検波信号Ｓｇ２の信号レベルおよび振幅に応じて複数段の比較電圧Ｓｇ６〜Ｓｇ８が変化する。さらに、複数段の比較電圧Ｓｇ６〜Ｓｇ８による逐次比較の結果である連続する再生値をＣＰＵ１８が所定個ずつ合算して波形データとするようになっている。従って、振幅やバイアス点にバラツキが生じる標準電波の検波信号に対して、少ない段数の比較電圧により有効な信号レベルの比較ができ、さらに、１回の比較周期ごとに１つの多値データを有する波形データが得られる。すなわち、タイムコードのパルス判定およびデコードに有用な波形データを効率的に取得することができる。

また、この実施形態の電波時計１および信号処理装置（デジタル変換器１７およびＣＰＵ１８）によれば、検波信号Ｓｇ２のピーク電圧を保持して検波信号Ｓｇ２の信号レベルが低いときに保持電圧Ｓｇ４を徐々に低下させるピークホールド回路１７１と、検波信号Ｓｇ２のボトム電圧を保持して検波信号Ｓｇ２の信号レベルが高いときに保持電圧Ｓｇ５を徐々に上昇させるボトムホールド回路１７２と、これらの保持電圧Ｓｇ４，Ｓｇ５を分圧する分圧抵抗Ｒ２〜Ｒ５とを備え、これらによって上記の比較電圧Ｓｇ６〜Ｓｇ８を生成しているので、検波信号Ｓｇ２のピーク電圧とボトム電圧が緩やかに変化する場合でも、この変化に対応して適切な比較電圧Ｓｇ６〜Ｓｇ８を生成することができる。

また、複数段の比較電圧Ｓｇ６〜Ｓｇ８と検波信号Ｓｇ２の信号レベルとの逐次比較は、切換スイッチＳ１〜Ｓ３とタイミングコントローラ１７３の制御により、比較電圧Ｓｇ６〜Ｓｇ８を１つずつコンパレータＣｍｐ１に送ることで容易に実現されている。

また、この実施形態の電波時計１および信号処理装置（デジタル変換器１７およびＣＰＵ１８）によれば、複数段の比較電圧Ｓｇ６〜Ｓｇ８による逐次比較が行われる期間中、検波信号Ｓｇ２は保持されることなく各時点の信号レベルがコンパレータＣｍｐ１に送られて比較処理がなされるようになっている。そして、上述のように比較結果である再生値を複数個合計して多値データを生成している。従って、一般的な逐次比較型のＡＤコンバータと異なって１回の比較周期ごとに１個の多値データを有する波形データを得ることができる。そのため、比較周期を少し低速にしてデジタル変換処理にかかる消費電力の低減および信号処理の負荷の低減を図ることができる。

例えば、一般的な逐次比較型のＡＤコンバータでは、比較対象の電圧を保持した状態でこの電圧と複数段の比較電圧との比較を行い、これら複数段の比較結果から１個の多値データを得るので、同一のサンプリングレートの波形データを得るには比較電圧の個数分、比較処理の周期を短くしなければならない。しかしながら、標準電波の検波信号Ｓｇ２は、本来がハイレベルとローレベルの２値の信号であり、電波強度が低くなったり外来ノイズが混入したりして信号レベルがばらつくものなので、上記の逐次比較型ＡＤコンバータのような正確なＡＤ変換をせずに、上記実施形態の波形データの生成方法によりタイムコードのパルス判定に有効な波形データを効率的に取得することができる。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施形態では、検波信号のピーク電圧とボトム電圧とから検波信号の振幅に応じて変化する比較電圧Ｓｇ６〜Ｓｇ８を生成する構成を示しているが、例えば、検波信号の振幅はＡＧＣ１６の出力にも現れるので、この出力に基づいて検波信号の振幅に応じて比較電圧を変化させる信号処理を行うようにしても良い。

その他、デジタル変換器１７の入力段にあるローパスフィルタ１７０は省略しても良いし、標準電波を受信する受信回路１２の構成や方式、ピークホールド回路１７１やボトムホールド回路１７２の回路構成、波形データのサンプリング周期、比較電圧の段数、再生値の合計個数や合計回数など、上記実施形態に示した細部等は発明の趣旨を逸脱しない範囲で適宜変更可能である。

１電波時計
１２受信回路
１５検波器
１７デジタル変換器
１８ＣＰＵ
１９ＲＡＭ
２０ＲＯＭ
２１計時回路
２３表示手段
１７０ローパスフィルタ
１７１ピークホールド回路
１７２ボトムホールド回路
１７３タイミングコントローラ
Ｃｍｐ１コンパレータ
Ｓ１〜Ｓ３切換スイッチ
Ｓｇ６〜Ｓｇ８比較電圧

Claims

標準電波の検波信号を入力してデジタルの波形データに変換する信号処理装置において、
前記検波信号の信号レベルおよび振幅に応じて変化する複数段の比較電圧を生成する比較電圧生成部と、
前記検波信号の信号レベルと前記複数段の比較電圧とを逐次比較する比較部と、
前記比較部の比較によって得られる一連の比較結果のうち各比較結果と連続する所定個の比較結果を合計してそれぞれを多値化していく算出手段と、
を備えていることを特徴とする信号処理装置。
前記比較電圧生成部は、
前記検波信号の高レベルの電圧を保持して前記検波信号の信号レベルが低下した場合に保持電圧を徐々に低下させる第１電圧保持部と、
前記検波信号の低レベルの電圧を保持して前記検波信号の信号レベルが上昇した場合に保持電圧を徐々に上昇させる第２電圧保持部と、
前記第１電圧保持部の保持電圧と前記第２電圧保持部の保持電圧を複数段の比較電圧に分圧する分圧抵抗と、
を備えていることを特徴とする請求項１記載の信号処理装置。
前記複数段の比較電圧を前記比較部の入力側へ送る又は遮断する複数の切換スイッチと、
前記複数の切換スイッチの制御を行って所定周期で前記複数段の比較電圧を１つずつ順繰りに前記比較部へ送るスイッチ制御部と、
を備えていることを特徴とする請求項１記載の信号処理装置。
前記検波信号の信号レベルが前記逐次比較の間にも保持されることなく前記比較部に送られて前記複数段の比較電圧との比較が行われることを特徴とする請求項１記載の信号処理装置。
時刻を計数する計時手段と、
時刻を表示する時刻表示手段と、
標準電波を受信するアンテナと、
該アンテナにより受信された標準電波を検波する検波手段と、
該検波手段の検波信号を入力してデジタルの波形データに変換する請求項１〜４の何れか１項に記載の信号処理装置とを備え、
前記デジタルの波形データに基づきタイムコードを復号して時刻情報を取得することを特徴とする電波時計。