JP2017163525A - 増幅回路とアンテナモジュール及び無線通信装置 - Google Patents
増幅回路とアンテナモジュール及び無線通信装置 Download PDFInfo
- Publication number
- JP2017163525A JP2017163525A JP2016229685A JP2016229685A JP2017163525A JP 2017163525 A JP2017163525 A JP 2017163525A JP 2016229685 A JP2016229685 A JP 2016229685A JP 2016229685 A JP2016229685 A JP 2016229685A JP 2017163525 A JP2017163525 A JP 2017163525A
- Authority
- JP
- Japan
- Prior art keywords
- carrier wave
- circuit
- clock
- carrier
- superimposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】送受信手段が受信した搬送波が所定の入力であった場合には、その搬送波に殆ど遅延なく重畳波を加算して増幅搬送波を出力できるようにする。【解決手段】送受信手段であるアンテナ4が受信した搬送波を、無線チップ2へ入力させるとともに増幅回路10へ入力させる。振幅検出部30は、その搬送波を振幅に応じて二値化する。そのため、振幅検出部30は、クロック生成部31によって、入力する搬送波と位相が90度異なるクロックを生成し、そのクロックに基づいて、サンプルホールド回路32がその搬送波をサンプリングしてホールドする。そのサンプルホールド回路32によるホールド値を、コンパレータ33が基準値と比較して二値化する。その二値化出力によって、増幅部であるドライバ23が、重畳波生成部21によって生成された重畳波を搬送波に重畳する増幅搬送波として出力する。【選択図】 図1
Description
この発明は、増幅回路とアンテナモジュール及び無線通信装置に関する。
近年では、二次電池等により駆動し、例えばRFID(Radio Frequency IDentification)等を用いた近距離の無線通信を行う携帯機器が普及されている。そのような携帯機器等では、機器に内蔵するアンテナの小型化が望まれている。しかしながら、アンテナを小型化すると、ゲイン低下により通信性能が低下する。そのため、近年の携帯機器では、アンテナの通信性能を維持しつつ省スペースで携帯機器に格納する工夫がなされている。
例えば、特許文献1には、アンテナが受信した搬送波を増幅する増幅回路を設け、その搬送波が所定の入力であることを検出した場合に、重畳波を増幅搬送波として出力して、その搬送波に重畳(加算)することが開示されている。それによって、通信性能を維持しつつアンテナを小型化することができると記載されている。
しかしながら、このような従来の増幅回路では、受信した搬送波の振幅からそれが所定の入力であるか否かを検出する振幅検出部が、搬送波除去フィルタを含む二値化回路で構成されていた。そのため、搬送波に重畳するための増幅重畳波を出力するための二値化信号の生成処理に時間がかかっていた。また、二値化信号のパルス幅に歪みが発生するため、その補正処理を行うなどの必要があった。それによっても、増幅重畳波の出力に遅延が発生し、通信品質に影響を及ぼすという問題があった。
この発明は上記の問題を解決するためになされたものであり、送受信手段が受信した搬送波が所定の入力であった場合には、その搬送波に殆ど遅延なく増幅搬送波を出力して重畳させられるようにすることを目的とする。
この発明は上記の目的を達成するため、送受信手段が受信した搬送波を増幅する増幅回路であって、上記搬送波に重畳される重畳波を生成する重畳波生成部と、上記搬送波に基づいて、その搬送波と位相が90度異なるクロックを生成するクロック生成部と、そのクロックに基づいて、上記搬送波をサンプリングしてホールドするサンプルホールド回路と、そのサンプルホールド回路のホールド値を、予め設定した基準値と比較して二値化するコンパレータと、そのコンパレータの二値化出力に基づいて、上記重畳波生成部からの重畳波を上記搬送波に重畳する増幅搬送波として出力する増幅部とを有することを特徴とする。
この発明による増幅回路を用いれば、送受信手段が受信した搬送波が所定の入力であった場合に、その搬送波に殆ど遅延なく増幅搬送波を出力して重畳させることができる。
以下、この発明を実施するための形態を図面に基づいて具体的に説明するが、それに先立って、この発明の基礎となる技術について、図18〜図21によって説明する。
図18は、この発明の基礎となる増幅回路とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
図18は、この発明の基礎となる増幅回路とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
図18に示す無線通信装置は、アンテナモジュール1と無線チップ2及びインピーダンス制御回路3とによって構成されている。そのアンテナモジュール1は、アンテナ4と増幅回路18によって構成されている。
アンテナ4は、無線による信号の送受信手段である。そのアンテナ4は、インピーダンス制御回路3を通して無線チップ2と接続されており、増幅回路18の端子T1,T2にも接続されている。インピーダンス制御回路3は、アンテナ4と無線チップ2との間のインピーダンスを調整する回路である。
増幅回路18はまた、端子T3,T4でインピーダンス制御回路3の出力側及び無線チップ2に接続されている。
アンテナ4は、無線による信号の送受信手段である。そのアンテナ4は、インピーダンス制御回路3を通して無線チップ2と接続されており、増幅回路18の端子T1,T2にも接続されている。インピーダンス制御回路3は、アンテナ4と無線チップ2との間のインピーダンスを調整する回路である。
増幅回路18はまた、端子T3,T4でインピーダンス制御回路3の出力側及び無線チップ2に接続されている。
その増幅回路18は、アッテネータ20及び振幅検出部60と、重畳波生成部21、高周波除去部22、ドライバ23とスイッチ部24とによって構成されている。
この増幅回路18において、アンテナ4が受信した搬送波はアッテネータ20によって適切な振幅にされた後、振幅検出部60及び重畳波生成部21に入力される。重畳波生成部21は、搬送波と等しい周波数を持ち、搬送波に重畳される重畳波を生成し、その重畳波を、高周波除去部22を通してドライバ23へ入力させる。
この増幅回路18において、アンテナ4が受信した搬送波はアッテネータ20によって適切な振幅にされた後、振幅検出部60及び重畳波生成部21に入力される。重畳波生成部21は、搬送波と等しい周波数を持ち、搬送波に重畳される重畳波を生成し、その重畳波を、高周波除去部22を通してドライバ23へ入力させる。
振幅検出部60は、アッテネータ20から入力される搬送波の振幅に基づいて、その搬送波が所望のデータを含む所定の搬送波であるか否かを検出して二値化する。振幅検出部60は、その二値化出力を変調二値化信号としてドライバ23へ出力し、スイッチ制御信号としてスイッチ部24にも出力する。
ドライバ23は、高周波除去部22から入力する重畳波を、振幅検出部60からの二値化出力によって、搬送波に重畳(加算)する増幅搬送波として出力する増幅部である。そのドライバ23から出力される増幅搬送波を、スイッチ部24を介して端子T3,T4から無線チップ2へ供給する。スイッチ部24は、振幅検出部60からのスイッチ制御信号がハイレベルの期間だけオンになって、ドライバ23の出力端子と端子T3,T4とを接続する。
このようにして、アンテナ4によって受信した搬送波が所定の入力である場合には、増幅搬送波を重畳し、その出力パワーを増大した搬送波を無線チップ2へ供給することができる。そのため、小型アンテナでも充分な通信性能を維持することができる。
このようにして、アンテナ4によって受信した搬送波が所定の入力である場合には、増幅搬送波を重畳し、その出力パワーを増大した搬送波を無線チップ2へ供給することができる。そのため、小型アンテナでも充分な通信性能を維持することができる。
無線チップ2は無線通信部であり、この例では、例えばRFIDチップであって、この無線チップ2が搭載された携帯機器を識別する識別情報等が格納されたメモリを有していてもよい。その無線チップ2は、例えばRFIDリーダに接近すると、RFIDリーダから送信される所定周波数(例えば13.56MHz)の搬送波を、アンテナモジュール1を介して受信する。
そして、無線チップ2が無線通信の信号が載せられた搬送波である変調搬送波を受信すると、内部の負荷を切り換える負荷変調により、アンテナモジュール1を介して応答信号を返送する。
しかし、無線チップ2はRFIDチップに限るものではなく、例えばRFIDリーダ/ライタにもなり得るRFIDコントローラであってもよい。
そして、無線チップ2が無線通信の信号が載せられた搬送波である変調搬送波を受信すると、内部の負荷を切り換える負荷変調により、アンテナモジュール1を介して応答信号を返送する。
しかし、無線チップ2はRFIDチップに限るものではなく、例えばRFIDリーダ/ライタにもなり得るRFIDコントローラであってもよい。
このような無線通信装置のアンテナモジュール1において、増幅回路18の振幅検出部60には、搬送波除去フィルタを含むコンパレータ等による二値化回路が使用されていた。そのような振幅検出部60の構成例を図19及び図20に示す。
図19はその一例を示す回路図であり、ダイオード61による検波回路と、コンデンサ62と抵抗63の並列回路による搬送波除去フィルタとによって、入力信号である搬送波のピーク検出電圧(搬送波除去出力)vpeakを出力する。そのピーク検出電圧vpeakをコンパレータ64によって基準電圧refと比較して二値化する。
図19はその一例を示す回路図であり、ダイオード61による検波回路と、コンデンサ62と抵抗63の並列回路による搬送波除去フィルタとによって、入力信号である搬送波のピーク検出電圧(搬送波除去出力)vpeakを出力する。そのピーク検出電圧vpeakをコンパレータ64によって基準電圧refと比較して二値化する。
図20は他の例を示す回路図であり、オペアンプ65とFET66によるピークホールド回路と、コンデンサ62と抵抗63の並列回路による搬送波除去フィルタとによって、入力信号である搬送波のピーク検出電圧vpeakを出力する。そのピーク検出電圧vpeakをコンパレータ64によって基準電圧refと比較して二値化する。
これらの回路を用いた振幅検出部60による二値化動作を、図21のタイミングチャートによって説明する。図21では、入力した搬送波を一点鎖線で、ピーク検出電圧(搬送波除去出力)vpeakを太い実線で、基準電圧refを細い実線でそれぞれ示している。
この搬送波は、期間t1,t3においては振幅が大きいH1,H3であり、期間t2では振幅が小さいH2になる。二値化出力であるコンパレータ出力は、期間t1及び期間t3においてはハイレベルH、期間t2においてはローレベルLとなるのが望ましい。
この搬送波は、期間t1,t3においては振幅が大きいH1,H3であり、期間t2では振幅が小さいH2になる。二値化出力であるコンパレータ出力は、期間t1及び期間t3においてはハイレベルH、期間t2においてはローレベルLとなるのが望ましい。
しかし、この場合のピーク検出電圧vpeakは、図21に示すように、入力搬送波よりも高い電圧の場合は緩やかに下降し、入力搬送波の方が電圧が高ければそれに直ちに追随する。したがって、このピーク検出電圧vpeakを、コンパレータ64によって基準電圧refと比較して二値化すると、コンパレータ出力(二値化出力)は立下りが遅れるのに対して、立上りはほぼ遅延無く出力される。
そのため、本来t2の期間でローレベルLとなるべき出力の立下りタイミングが遅延してしまう。また、出力がローレベルLとなる期間も、本来の期間t2と比べると短くなってしまう。
そのため、本来t2の期間でローレベルLとなるべき出力の立下りタイミングが遅延してしまう。また、出力がローレベルLとなる期間も、本来の期間t2と比べると短くなってしまう。
このパルス幅の歪みを、例えば後段の論理回路で除去しようとすると、その処理のために二値化出力はより遅れてしまうことになる。
このような二値化出力の遅延や歪みによって、無線通信の通信品質に悪影響を及ぼしてしまうという問題があった。
このような二値化出力の遅延や歪みによって、無線通信の通信品質に悪影響を及ぼしてしまうという問題があった。
この発明はこのような問題を解決するためになされたのである。その実施の形態を以下に説明する。この発明による増幅回路は、アンテナから受信した搬送波が所定の入力であるときに、所定周波数の増幅搬送波を出力して重畳させ、それを無線通信装置へ供給するために、入力する搬送波の振幅検出に係る処理に関して次の特徴を有する。
すなわち、入力された搬送波に基づいて、その搬送波と位相が90度異なるクロックを生成する。その位相差は+90度でも−90度でもよい。そのクロックにより動作するサンプルホールド回路のホールド値を用いて、入力搬送波をデジタル値に変換することによって、二値化出力に遅れや歪みが殆ど生じないようにする。
すなわち、入力された搬送波に基づいて、その搬送波と位相が90度異なるクロックを生成する。その位相差は+90度でも−90度でもよい。そのクロックにより動作するサンプルホールド回路のホールド値を用いて、入力搬送波をデジタル値に変換することによって、二値化出力に遅れや歪みが殆ど生じないようにする。
〔第1の実施形態〕
図1は、この発明による増幅回路の第1の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第1の実施形態において、アンテナモジュール1Aにおける増幅回路10の振幅検出部30を除く構成は、図18によって説明した増幅回路18と同じである。また、その増幅回路10を除くアンテナモジュール1A及び無線通信装置の構成も、図18のアンテナモジュール1及び無線通信装置と同じである。そのため、図1において、図18の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
図1は、この発明による増幅回路の第1の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第1の実施形態において、アンテナモジュール1Aにおける増幅回路10の振幅検出部30を除く構成は、図18によって説明した増幅回路18と同じである。また、その増幅回路10を除くアンテナモジュール1A及び無線通信装置の構成も、図18のアンテナモジュール1及び無線通信装置と同じである。そのため、図1において、図18の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
この第1の実施形態のアンテナモジュール1Aにおける増幅回路10の振幅検出部30は、クロック生成部31とサンプルホールド回路32とコンパレータ33によって構成されている。そして、送受信手段であるアンテナ4によって受信され、アッテネータ20で適切な振幅にされて振幅検出部30に入力された搬送波は、クロック生成部31とサンプルホールド回路32に入力される。
クロック生成部31は、入力された搬送波に基づいて、サンプルホールド動作クロックを生成する。サンプルホールド動作クロックは、搬送波と同じ周波数であり、立上り及び立下りの位相が搬送波と90度異なるクロックである。すなわち、クロック生成部31は、入力する搬送波に基づいて、その搬送波と位相が90度異なるクロックを生成する。
サンプルホールド回路32は、クロック生成部31からのサンプルホールド動作クロックに基づいて、入力する搬送波をサンプリングしてホールドする。
上記位相差の90度は、+90度でも−90度でも、あるいは270度でも、位相が90度異なることに変わりはない。
サンプルホールド回路32は、クロック生成部31からのサンプルホールド動作クロックに基づいて、入力する搬送波をサンプリングしてホールドする。
上記位相差の90度は、+90度でも−90度でも、あるいは270度でも、位相が90度異なることに変わりはない。
コンパレータ33は、サンプルホールド回路32のホールド値を、予め設定した基準値と比較して二値化する。
そのコンパレータ33からの二値化出力を、振幅検出部30が変調二値化信号としてドライバ23へ出力し、スイッチ制御信号としてスイッチ部24にも出力する。
その二値化出力に基づいて、増幅回路10の増幅部であるドライバ23が、重畳波生成部21から高周波除去部22を介して入力される重畳波を増幅搬送波として、スイッチ部24を介して出力する。
そのコンパレータ33からの二値化出力を、振幅検出部30が変調二値化信号としてドライバ23へ出力し、スイッチ制御信号としてスイッチ部24にも出力する。
その二値化出力に基づいて、増幅回路10の増幅部であるドライバ23が、重畳波生成部21から高周波除去部22を介して入力される重畳波を増幅搬送波として、スイッチ部24を介して出力する。
図2に、この振幅検出部30の動作を説明するためのタイミングチャートを示す。図2において、入力した搬送波を一点鎖線で、ホールド値であるホールド電圧vholdを太い実線で、基準値である基準電圧refを細い実線でそれぞれ示している。また、H1,H2,H3は入力搬送波の振幅を示している。
クロック生成部31によって生成されたサンプルホールド動作クロックの立上りタイミングにおいて、サンプルホールド回路32が搬送波のピーク電圧値を取り込んでホールドする。したがって、サンプルホールド回路32が出力するホールド電圧vholdは、入力した搬送波のピーク電圧を一周期間保持した電圧の連続になる。
クロック生成部31によって生成されたサンプルホールド動作クロックの立上りタイミングにおいて、サンプルホールド回路32が搬送波のピーク電圧値を取り込んでホールドする。したがって、サンプルホールド回路32が出力するホールド電圧vholdは、入力した搬送波のピーク電圧を一周期間保持した電圧の連続になる。
そのホールド電圧vholdを、コンパレータ33によって基準電圧refと比較する。そして、コンパレータ33は、ホールド電圧vholdが基準電圧refより高ければハイレベルH、低ければローレベルLの信号を出力する。このコンパレータ出力が二値化出力である。
こうして得られるコンパレータ出力である二値化出力を、ドライバ23及びスイッチ部24へ出力する。この二値化出力の立下り及び立上りタイミングは、入力する搬送波の変調タイミングからほぼ遅れをなくすことができる。また、この二値化出力がローレベルLの期間を、入力する搬送波の振幅が小さいH2の変調期間t2と等価にすることができる。
こうして得られるコンパレータ出力である二値化出力を、ドライバ23及びスイッチ部24へ出力する。この二値化出力の立下り及び立上りタイミングは、入力する搬送波の変調タイミングからほぼ遅れをなくすことができる。また、この二値化出力がローレベルLの期間を、入力する搬送波の振幅が小さいH2の変調期間t2と等価にすることができる。
図3に、図1におけるサンプルホールド回路32の構成例を示す。この例では、負論理制御のアナログスイッチ34と正論理制御のアナログスイッチ35、およびユニティゲインバッファ36,37によってサンプルホールド回路32を構成している。
アナログスイッチ34は、入力されるサンプルホールド動作クロックがローレベルLの時にオンとなり、ハイレベルHの時にはオフになる。一方、アナログスイッチ35は、サンプルホールド動作クロックがハイレベルHの時にオンとなり、ローレベルLの時にはオフになる。ユニティゲインバッファ36,37は、入力の電圧をバッファしてそのまま出力し、アナログスイッチ34,35がオフになっても、入力部の寄生容量によってオフになる直前の電圧を保持して出力し続ける。寄生容量だけでは足りない場合は、ユニティゲインバッファ36,37の入力部に、それぞれホールド容量を追加してもよい。
アナログスイッチ34は、入力されるサンプルホールド動作クロックがローレベルLの時にオンとなり、ハイレベルHの時にはオフになる。一方、アナログスイッチ35は、サンプルホールド動作クロックがハイレベルHの時にオンとなり、ローレベルLの時にはオフになる。ユニティゲインバッファ36,37は、入力の電圧をバッファしてそのまま出力し、アナログスイッチ34,35がオフになっても、入力部の寄生容量によってオフになる直前の電圧を保持して出力し続ける。寄生容量だけでは足りない場合は、ユニティゲインバッファ36,37の入力部に、それぞれホールド容量を追加してもよい。
サンプルホールド回路32の構成は、この構成に限るものではない。
また、クロック生成部31を、入力する搬送波に遅延ロックループによって一定の遅延を与えたクロックを出力する、DLL(Delay-Locked Loop)回路を用いて構成することができる。すなわち、入力する搬送波に対して可変の遅延時間を持たせたクロックを生成し、そのクロックが入力搬送波と90度の位相関係となるように制御することによって、所望のサンプルホールド動作クロックを生成することができる。DLLに関しては既知の技術であるので、詳細な説明は割愛する。
また、クロック生成部31を、入力する搬送波に遅延ロックループによって一定の遅延を与えたクロックを出力する、DLL(Delay-Locked Loop)回路を用いて構成することができる。すなわち、入力する搬送波に対して可変の遅延時間を持たせたクロックを生成し、そのクロックが入力搬送波と90度の位相関係となるように制御することによって、所望のサンプルホールド動作クロックを生成することができる。DLLに関しては既知の技術であるので、詳細な説明は割愛する。
あるいは、クロック生成部31を、位相ロックループであるPLL(Phase-Locked Loop)回路を用いて構成することもできる。すなわち、周波数可変な発振器を、その出力位相が入力搬送波と90度の位相関係となるように制御することによって、所望のサンプルホールド動作クロックを生成することができる。PLLに関しても既知の技術であるので、詳細な説明は割愛する。
この第1の実施形態の増幅回路10によれば、入力搬送波から二値化出力を得る振幅検出部30において、入力された搬送波と90度の位相関係にあるサンプルホールド動作クロックをクロック生成部31が生成する。そのサンプルホールド動作クロックによって、サンプルホールド回路32が入力搬送波のピーク電圧をサンプリングしてホールドする。
そのホールド電圧vholdを、コンパレータ33によって基準電圧refと比較して二値化し、コンパレータ出力として二値化出力を生成する。
そのホールド電圧vholdを、コンパレータ33によって基準電圧refと比較して二値化し、コンパレータ出力として二値化出力を生成する。
それによって、入力搬送波の振幅の変化を短時間で抽出することができ、二値化に係る遅延時間を最小限にすることができる。また、二値化出力の立上りと立下りに要する時間が等しくなるため、二値化波形に歪みが発生することなく、そのまま増幅搬送波の出力やスイッチ制御に適用できる。そのため、信号処理の必要がなく、搬送波に重畳(加算)するための増幅搬送波を短時間で正確に出力することができる。したがって、小型のアンテナによる送受信手段でも、良好な通信性能を安定して維持することが可能になる。
〔第2の実施形態〕
次に、この発明の第2の実施形態について説明する。
図4は、この発明による増幅回路の第2の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第2の実施形態においても、アンテナモジュール1Bにおける増幅回路12の振幅検出部40を除く構成は、図18によって説明した増幅回路18と同じである。また、その増幅回路12を除くアンテナモジュール1B及び無線通信装置の構成も、図18のアンテナモジュール1及び無線通信装置と同じである。そのため、図4においても、図18の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
次に、この発明の第2の実施形態について説明する。
図4は、この発明による増幅回路の第2の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第2の実施形態においても、アンテナモジュール1Bにおける増幅回路12の振幅検出部40を除く構成は、図18によって説明した増幅回路18と同じである。また、その増幅回路12を除くアンテナモジュール1B及び無線通信装置の構成も、図18のアンテナモジュール1及び無線通信装置と同じである。そのため、図4においても、図18の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
この第2の実施形態における増幅回路12の振幅検出部40は、クロック生成部41とADコンバータ42、および比較器43によって構成されている。
そして、送受信手段であるアンテナ4によって受信され、アッテネータ20で適切な振幅にされて振幅検出部40に入力された搬送波は、クロック生成部41とADコンバータ42に入力される。
そして、送受信手段であるアンテナ4によって受信され、アッテネータ20で適切な振幅にされて振幅検出部40に入力された搬送波は、クロック生成部41とADコンバータ42に入力される。
クロック生成部41は、入力された搬送波と位相が90度異なるADコンバータ動作クロックを生成してADコンバータ42に出力する。また、そのクロック生成部41は、ADコンバータ動作クロックと同じ周波数の比較器動作クロックを生成して、比較器43に出力する。
ADコンバータ動作クロックと比較器動作クロックの位相は、必ずしも一致している必要はなく、比較器43がADコンバータ42の出力を適切に処理できるような関係であればよい。
ADコンバータ動作クロックと比較器動作クロックの位相は、必ずしも一致している必要はなく、比較器43がADコンバータ42の出力を適切に処理できるような関係であればよい。
ADコンバータ42は、クロック生成部41からのADコンバータ動作クロックの立上がり又は立下がりタイミングで、入力する搬送波をデジタル値に変換して出力する。
比較器43は、クロック生成部41からの比較器動作クロックで動作し、ADコンバータ42が出力するデジタル値を予め設定した基準値と比較して二値化する。
その二値化出力に基づいて、増幅回路12の増幅部であるドライバ23が、重畳波生成部21から高周波除去部22を介して入力される重畳波を、増幅搬送波としてスイッチ部24を介して出力する。
比較器43は、クロック生成部41からの比較器動作クロックで動作し、ADコンバータ42が出力するデジタル値を予め設定した基準値と比較して二値化する。
その二値化出力に基づいて、増幅回路12の増幅部であるドライバ23が、重畳波生成部21から高周波除去部22を介して入力される重畳波を、増幅搬送波としてスイッチ部24を介して出力する。
図5に、図4におけるADコンバータ42の構成例を示す。図5に示す例は、出力が2ビットとなるフラッシュADコンバータの回路を示しているが、必要なビット数はこの限りではない。
図5に示す抵抗44a〜44dは、ADコンバータの基準となる電圧ref_a,ref_b,ref_cを生成する。抵抗44a〜44dの各抵抗値は、それぞれ適切な値が選択される。コンパレータ45a,45b,45cは、搬送波の入力信号と各基準電圧ref_a,ref_b,ref_cとをそれぞれ比較し、各出力out_a,out_b,out_cを出力する。各出力out_a,out_b,out_cは、温度計コードとして出力される。温度計コードは、“000”“001”“011”“111”のように、1の数が順次増えていくコードである。
図5に示す抵抗44a〜44dは、ADコンバータの基準となる電圧ref_a,ref_b,ref_cを生成する。抵抗44a〜44dの各抵抗値は、それぞれ適切な値が選択される。コンパレータ45a,45b,45cは、搬送波の入力信号と各基準電圧ref_a,ref_b,ref_cとをそれぞれ比較し、各出力out_a,out_b,out_cを出力する。各出力out_a,out_b,out_cは、温度計コードとして出力される。温度計コードは、“000”“001”“011”“111”のように、1の数が順次増えていくコードである。
デコーダ46は、ADコンバータ動作クロックの立上がりタイミングで動作し、コンパレータ45a,45b,45cの各出力out_a,out_b,out_cに基づいて、デジタルコードのデジタル値を生成する。この例では、デコーダ46が出力するデジタルコード(デコーダ出力)は2ビットになる。すなわち、“00”〜“11”(10進数で「0」〜「3」)である。
図6に、この第2の実施形態の増幅回路12の振幅検出部40における動作のタイミングチャートを示す。この図6では、振幅検出部40に入力される搬送波を一点鎖線で示し、ADコンバータ42における各基準電圧ref_a,ref_b,ref_cを細い実線でそれぞれ示す。また、H1,H2,H3は入力搬送波の振幅を示している。
この図6に示すように、ADコンバータ42の出力であるデジタルコードは、搬送波のピーク電圧を、各基準電圧ref_a,ref_b,ref_cと比較した出力out_a,out_b,out_cによってデジタル化したデジタル値として出力される。この例では、搬送波の振幅が大きいH1,H3の場合は、そのデジタル値が「3」になり、搬送波の振幅が小さいH2の場合は、「1」になる。
この図6に示すように、ADコンバータ42の出力であるデジタルコードは、搬送波のピーク電圧を、各基準電圧ref_a,ref_b,ref_cと比較した出力out_a,out_b,out_cによってデジタル化したデジタル値として出力される。この例では、搬送波の振幅が大きいH1,H3の場合は、そのデジタル値が「3」になり、搬送波の振幅が小さいH2の場合は、「1」になる。
そして、比較器43の基準値は「2」に設定されており、比較器43は、ADコンバータ42の出力であるデコーダ出力と基準値「2」とを、比較器動作クロックの立上がりタイミングで比較して出力する。
この例では、比較器43は、ADコンバータ42が出力するデジタル値が「3」のときは基準値「2」より高いのでハイレベルHを出力し、デジタル値が「1」のときは基準値「2」より低いのでローレベルLを出力する。この比較器出力が2ビットの二値化出力である。
この例では、比較器43は、ADコンバータ42が出力するデジタル値が「3」のときは基準値「2」より高いのでハイレベルHを出力し、デジタル値が「1」のときは基準値「2」より低いのでローレベルLを出力する。この比較器出力が2ビットの二値化出力である。
図6に示すように、ADコンバータ動作クロックと比較器動作クロックとを適切な位相関係にすることによって、入力搬送波の変調タイミングから比較器出力までの遅延時間を小さくすることができる。
クロック生成部41は、第1の実施形態のクロック生成部31と同様に、DLLやPLLを用いて実現できる。その場合、比較器動作クロックはADコンバータ動作クロックを元に、適切な遅延を与えることによって好適に生成できる。
クロック生成部41は、第1の実施形態のクロック生成部31と同様に、DLLやPLLを用いて実現できる。その場合、比較器動作クロックはADコンバータ動作クロックを元に、適切な遅延を与えることによって好適に生成できる。
この第2の実施形態の増幅回路12によれば、入力搬送波から二値化出力を得る振幅検出部40において、入力された搬送波と90度の位相関係にあるクロックを生成し、搬送波のピーク電圧をADコンバータ42によってデジタル値に変換する。そのデジタル値を、比較器43によって基準値と比較して二値化する。
それによって、入力搬送波の振幅の変化を短時間で抽出することができ、二値化に係る遅延時間を極めて短くすることができる。また、二値化出力の立上りと立下りに要する時間が等しくなるため、二値化波形に歪みが発生することはない。したがって、その二値化信号をそのまま増幅搬送波の生成やスイッチ制御に適用できるため、信号処理の必要がなく、増幅搬送波を短時間で出力することができる。
それによって、入力搬送波の振幅の変化を短時間で抽出することができ、二値化に係る遅延時間を極めて短くすることができる。また、二値化出力の立上りと立下りに要する時間が等しくなるため、二値化波形に歪みが発生することはない。したがって、その二値化信号をそのまま増幅搬送波の生成やスイッチ制御に適用できるため、信号処理の必要がなく、増幅搬送波を短時間で出力することができる。
〔第3の実施形態〕
次に、この発明の第3の実施形態について説明する。
図7は、この発明による増幅回路の第3の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第3の実施形態において、アンテナモジュール1Cにおける増幅回路14は、演算器48を追加した点以外は図4によって説明した増幅回路12と同じである。また、その増幅回路14を除くアンテナモジュール1C及び無線通信装置の構成も、図4のアンテナモジュール1B及び無線通信装置と同じである。そのため、図7において、図4の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
次に、この発明の第3の実施形態について説明する。
図7は、この発明による増幅回路の第3の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第3の実施形態において、アンテナモジュール1Cにおける増幅回路14は、演算器48を追加した点以外は図4によって説明した増幅回路12と同じである。また、その増幅回路14を除くアンテナモジュール1C及び無線通信装置の構成も、図4のアンテナモジュール1B及び無線通信装置と同じである。そのため、図7において、図4の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
この図7に示す増幅回路14には演算器48を設けている。その演算器48は、ADコンバータ42の出力するデジタル値に基づいて、入力する搬送波が無変調時のADコンバータ42の入力振幅を演算し、それをアッテネータ20に入力する。それによって、ADコンバータ42の入力ダイナミックレンジにとって適切な振幅が得られるように、アッテネータ20の減衰量を変化させる。
この演算器48の動作は、通常のFIR(Finite Impulse Response)ローパスフィルタ等によって好適に実現できる。また、比較器43の結果も用いて、変調時の振幅は演算に用いない等の処理を入れることによって、さらに精度よくアッテネータ20の出力を求めることもできる。
この第3の実施形態の増幅回路14によれば、第2の実施形態の増幅回路12と同様な作用及び効果が得られる。それに加えて、ADコンバータ42の入力振幅が最適になるようにアッテネータ20の減衰量を調整して設定することができ、さらに通信品質の向上につながる。
この第3の実施形態の増幅回路14によれば、第2の実施形態の増幅回路12と同様な作用及び効果が得られる。それに加えて、ADコンバータ42の入力振幅が最適になるようにアッテネータ20の減衰量を調整して設定することができ、さらに通信品質の向上につながる。
上述した各実施の形態では、搬送波のピーク電圧を用いて二値化出力(変調二値化信号)を生成する構成とした。しかし、サンプリングのタイミングを変えて、搬送波のボトム電圧を用いて二値化出力を生成する構成にしてもよい。また、搬送波のピーク電圧とボトム電圧の両方の値から二値化出力を生成する構成にしてもよい。
搬送波のボトム電圧を用いて二値化出力を生成する場合、第1の実施形態においては、サンプルホールド動作クロックの立下りタイミングにおいて、サンプルホールド回路32が搬送波のボトム電圧を取り込んでホールドすることになる。
第2、第3の実施形態においては、ADコンバータ動作クロックの立下りタイミングで、ADコンバータ42が動作して、搬送波の負側の半波に基づいてデジタル値を生成することになる。
搬送波のボトム電圧を用いて二値化出力を生成する場合、第1の実施形態においては、サンプルホールド動作クロックの立下りタイミングにおいて、サンプルホールド回路32が搬送波のボトム電圧を取り込んでホールドすることになる。
第2、第3の実施形態においては、ADコンバータ動作クロックの立下りタイミングで、ADコンバータ42が動作して、搬送波の負側の半波に基づいてデジタル値を生成することになる。
〔第4の実施形態〕
次に、この発明の第4の実施形態について説明する。図8は、この発明による増幅回路の第4の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第4の実施形態において、アンテナモジュール1Dにおける増幅回路16の振幅検出部50を除く構成は、図18によって説明した増幅回路18と殆ど同じである。また、その増幅回路16を除くアンテナモジュール1D及び無線通信装置の構成も、図18のアンテナモジュール1及び無線通信装置と同じである。そのため、図8においても、図18の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
次に、この発明の第4の実施形態について説明する。図8は、この発明による増幅回路の第4の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第4の実施形態において、アンテナモジュール1Dにおける増幅回路16の振幅検出部50を除く構成は、図18によって説明した増幅回路18と殆ど同じである。また、その増幅回路16を除くアンテナモジュール1D及び無線通信装置の構成も、図18のアンテナモジュール1及び無線通信装置と同じである。そのため、図8においても、図18の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
増幅回路16における増幅部であるドライバ23′は、後述する変調度検出部53の出力である変調度判定結果も入力するので、図18及び他の実施形態におけるドライバ23とは若干異なる。
図8の増幅回路16において、アンテナ4が受信した搬送波は、アッテネータ20によって適切な振幅とされた後、振幅検出部50及び重畳波生成部21に入力される。重畳波生成部21は搬送波と等しい周波数を持ち、位相が同期している重畳波を生成し、高周波除去部22を通してドライバ23′へ入力させる。
図8の増幅回路16において、アンテナ4が受信した搬送波は、アッテネータ20によって適切な振幅とされた後、振幅検出部50及び重畳波生成部21に入力される。重畳波生成部21は搬送波と等しい周波数を持ち、位相が同期している重畳波を生成し、高周波除去部22を通してドライバ23′へ入力させる。
振幅検出部50は、アッテネータ20の出力振幅に基づいて増幅部であるドライバ23′に変調二値化信号を出力し、スイッチ部24にスイッチ制御信号を出力する。
ドライバ23′は、重畳波生成部21から高周波除去部22を通して入力される重畳波を、コンパレータ52からの二値化出力と変調度検出部53からの変調度判定結果とによって増幅搬送波とし、スイッチ部24を経由して端子T3,T4から出力する。
クロック生成部31及びサンプルホールド回路32は、図1に示した振幅検出部30におけるクロック生成部31及びサンプルホールド回路32と同じである。
ドライバ23′は、重畳波生成部21から高周波除去部22を通して入力される重畳波を、コンパレータ52からの二値化出力と変調度検出部53からの変調度判定結果とによって増幅搬送波とし、スイッチ部24を経由して端子T3,T4から出力する。
クロック生成部31及びサンプルホールド回路32は、図1に示した振幅検出部30におけるクロック生成部31及びサンプルホールド回路32と同じである。
アンテナ4からアッテネータ20を介して振幅検出部50に入力された搬送波は、クロック生成部31とサンプルホールド回路32、および基準電圧生成部51に入力される。
クロック生成部31は、入力された搬送波に基づいてサンプルホールド動作クロックを生成する。サンプルホールド動作クロックは入力される搬送波と同じ周波数であり、立上り及び立下りの位相がその搬送波と90度異なるクロックである。また、サンプルホールド回路32は、そのサンプルホールド動作クロックに基づいて、入力された搬送波のピーク電圧を保持する。その構成例は図3によって前に説明したが、それ以外の構成にしてもよい。
クロック生成部31は、入力された搬送波に基づいてサンプルホールド動作クロックを生成する。サンプルホールド動作クロックは入力される搬送波と同じ周波数であり、立上り及び立下りの位相がその搬送波と90度異なるクロックである。また、サンプルホールド回路32は、そのサンプルホールド動作クロックに基づいて、入力された搬送波のピーク電圧を保持する。その構成例は図3によって前に説明したが、それ以外の構成にしてもよい。
基準電圧生成部51は、入力された搬送波の平均電圧とピーク電圧に基づいて、コンパレータ52の複数の二値化閾値電圧を生成する。図8に示す実施形態では、基準電圧生成部51は、二値化閾値電圧として2つの基準電圧ref1,ref2を生成する。
コンパレータ52は、サンプルホールド回路32のホールド電圧と複数の各基準電圧とをそれぞれ比較して、コンパレータ出力として複数の二値化出力comp1,comp2を生成する。
コンパレータ52は、サンプルホールド回路32のホールド電圧と複数の各基準電圧とをそれぞれ比較して、コンパレータ出力として複数の二値化出力comp1,comp2を生成する。
変調度検出部53は、入力される複数の二値化出力comp1,comp2に基づいて入力変調度を判定し、その変調度判定結果をドライバ23′へ出力する。
但し、基準電圧及びホールド電圧との比較結果であるコンパレータ出力(二値化出力)の数は、2より多い任意の数としてよい。
但し、基準電圧及びホールド電圧との比較結果であるコンパレータ出力(二値化出力)の数は、2より多い任意の数としてよい。
図9及び図10に、この第4の実施形態における振幅検出部50の動作を説明するためのタイミングチャートを示す。これらの図において、振幅検出部50に入力される搬送波を一点鎖線で、サンプルホールド回路32のホールド電圧vholdを太い実線で、2つの基準電圧ref1,ref2を細い実線でそれぞれ示している。また、H1,H2,H3は入力搬送波の振幅を示している。
クロック生成部31からのサンプルホールド動作クロックの立上りタイミングにおいて、サンプルホールド回路32は搬送波の電圧値を取り込んでホールドする。
コンパレータ52は、そのホールド電圧vholdと基準電圧ref1, ref2をそれぞれ比較し、その比較結果として二値化出力comp1, comp2を生成する。変調度検出部53は、そのコンパレータ52からの二値化出力copm1,comp2に基づいて入力変調度を判定し、その変調度判定結果をドライバ23′に出力してその変調度を設定する。
コンパレータ52は、そのホールド電圧vholdと基準電圧ref1, ref2をそれぞれ比較し、その比較結果として二値化出力comp1, comp2を生成する。変調度検出部53は、そのコンパレータ52からの二値化出力copm1,comp2に基づいて入力変調度を判定し、その変調度判定結果をドライバ23′に出力してその変調度を設定する。
図9に示す例においては、comp1=L, comp2=Hの時には変調度20%、図10に示す例においては、comp1=L, comp2=Lの時には変調度100%と判定する。
ドライバ23′は、変調度検出部53による入力変調度の判定結果に基づいて変調度を設定され、ドライバ出力の変調度を制御する。
上述したように、基準電圧及びコンパレータ52による二値化出力の数は2より多い任意の数としてよく、基準電圧と二値化出力の数を増やすことによって、より多くの種類の変調度を検出することができる。
ドライバ23′は、変調度検出部53による入力変調度の判定結果に基づいて変調度を設定され、ドライバ出力の変調度を制御する。
上述したように、基準電圧及びコンパレータ52による二値化出力の数は2より多い任意の数としてよく、基準電圧と二値化出力の数を増やすことによって、より多くの種類の変調度を検出することができる。
また、コンパレータ52がホールド電圧vholdと複数の基準電圧ref1, ref2の内の最も高い基準電圧ref1とを比較して生成した二値化出力comp1を、変調二値化信号としてドライバ23′へ、スイッチ制御信号としてスイッチ部24へ出力する。こうすることによって、変調二値化信号の立下り及び立上りタイミングを、入力搬送波の変調タイミングからほぼ遅れなく生成することができる。また、変調度の判定も入力搬送波からほぼ遅れなく検出でき、ドライバ23′の変調出力のL期間を入力搬送波の変調期間t2と等価にできる。
そして、増幅部であるドライバ23′が、重畳波生成部21から高周波除去部22を通して入力される重畳波を、搬送波に重畳する増幅搬送波として出力する。
なお、この第4の実施形態におけるコンパレータ52をフラッシュ型のADコンバータとしてもよい。フラッシュ型のADコンバータは複数のコンパレータからなるので、基本的な動作としては同じものとなる。
なお、この第4の実施形態におけるコンパレータ52をフラッシュ型のADコンバータとしてもよい。フラッシュ型のADコンバータは複数のコンパレータからなるので、基本的な動作としては同じものとなる。
図11に基準電圧生成部51の構成例をブロック回路図で示す。この基準電圧生成部51は、平滑化回路511とピークホールド回路512と分圧回路513によって構成されいる。
平滑化回路511は、入力搬送波を平滑化して平滑化電圧として出力する。また、ピークホールド回路512は、同じ入力搬送波から振幅電圧を抽出して出力する。分圧回路513は、その平滑化電圧と振幅電圧を所定の比率で分圧し、二値化の閾値電圧として複数の基準電圧を出力する。図11の例では、図8の実施形態に合わせて2つの基準電圧ref1, ref2を出力している。
平滑化回路511は、入力搬送波を平滑化して平滑化電圧として出力する。また、ピークホールド回路512は、同じ入力搬送波から振幅電圧を抽出して出力する。分圧回路513は、その平滑化電圧と振幅電圧を所定の比率で分圧し、二値化の閾値電圧として複数の基準電圧を出力する。図11の例では、図8の実施形態に合わせて2つの基準電圧ref1, ref2を出力している。
入力搬送波と振幅電圧、平滑化電圧及び基準電圧ref1, ref2の関係を図12に示す。基準電圧ref1, ref2に対する振幅電圧と平滑化電圧の分圧比は、図8におけるコンパレータ52で検出するコンパレータ出力(二値化出力)に合わせて適切に設定される。
平滑化回路511は通常のローパスフィルタで実現できるため、詳細な内部構成は省略する。また、ピークホールド回路512は図13又は図14に示す回路で実現できる。
図13はダイオード71を、図14はオペアンプ75とFET76をそれぞれ用い、コンデンサ72と抵抗73の時定数によって、入力信号のピーク電圧vpeakをホールドするピークホールド回路である。この回路も既知であるため詳細な説明は省略する。
図13はダイオード71を、図14はオペアンプ75とFET76をそれぞれ用い、コンデンサ72と抵抗73の時定数によって、入力信号のピーク電圧vpeakをホールドするピークホールド回路である。この回路も既知であるため詳細な説明は省略する。
平滑化回路511とピークホールド回路512の時定数は、図9及び図10に示したような通信データとしての変調では変化せず、一方で送受信手段の位置関係の変化による搬送波振幅変動には追随できるように、適切に設定される。
図11における分圧回路513の構成例を図15に示す。入力される平滑化電圧と振幅電圧をそれぞれアンプ81,82で受け、抵抗83,84,85の抵抗比によって分圧して、基準電圧ref1, ref2を出力する。
図11における分圧回路513の構成例を図15に示す。入力される平滑化電圧と振幅電圧をそれぞれアンプ81,82で受け、抵抗83,84,85の抵抗比によって分圧して、基準電圧ref1, ref2を出力する。
また、図11に示した平滑化回路511の代わりに、図16,図17に示すようなボトムホールド回路を用いてもよい。図16はダイオード91を、図17はオペアンプ95とFET96をそれぞれ用い、コンデンサ92と抵抗93の時定数によって、入力信号のボトム電圧vbottomをホールドするボトムホールド回路である。この回路も既知であるため詳細な説明は省略する。
この場合でも、ピークホールド回路512とボトムホールド回路に基づいて搬送波の振幅と平均値を求めることができるため、図11に示した基準電圧生成部51と同様の機能を実現できる。
この場合でも、ピークホールド回路512とボトムホールド回路に基づいて搬送波の振幅と平均値を求めることができるため、図11に示した基準電圧生成部51と同様の機能を実現できる。
この第4の実施形態の増幅回路16によれば、入力搬送波から二値化出力を得る振幅検出部50において、入力された搬送波と90度の位相関係にあるクロックを生成する。そして、サンプルホールド回路32によって、搬送波のピーク電圧を上記クロックに基づいてサンプリングし、上記搬送波の平均電圧と振幅に基づいて二値化の閾値電圧として複数の基準電圧を生成する。そのサンプルホールド回路のホールド電圧を複数の基準電圧に基づいて二値化することによって、入力搬送波の振幅変調とその変調度を短時間で抽出することができ、二値化及び通信タイプ判定にかかる遅延時間を短くすることができる。
また、二値化出力の立上りと立下りに要する時間が等しくなるため、二値化波形に歪みが発生することがなく、そのまま増幅搬送波の生成やスイッチ制御に適用でき、信号処理の必要がなく、短時間で出力することができる。また、二値化の閾値電圧である基準電圧が、入力搬送波の振幅に基づいて生成されるため、入力搬送波の振幅が変化しても精度よく二値化することができる。また、通信タイプの判定も高速に行えるので、出力制御信号生成にかかる遅延時間を少なくすることができる。
なお、本件の実施形態では搬送波のピーク電圧を用いて二値化する構成としたが、サンプリングのタイミングを変えてボトム電圧を用いて二値化するような構成でもよい。また、ピークとボトム両方の値から変調を検出するような構成であってもよい。
なお、本件の実施形態では搬送波のピーク電圧を用いて二値化する構成としたが、サンプリングのタイミングを変えてボトム電圧を用いて二値化するような構成でもよい。また、ピークとボトム両方の値から変調を検出するような構成であってもよい。
以上、この発明の実施形態について説明してきたが、その実施形態の各部の具体的な構成や処理の内容等は、そこに記載したものに限るものではない。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されないことは言うまでもない。
さらに、以上説明してきた実施形態の構成例、動作例及び変形例等は、適宜変更又は追加あるいは一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能である。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されないことは言うまでもない。
さらに、以上説明してきた実施形態の構成例、動作例及び変形例等は、適宜変更又は追加あるいは一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能である。
1,1A,1B,1C,1D:アンテナモジュール 2:無線チップ(無線通信部)
3:インピーダンス制御回路 4:アンテナ(送受信手段)
10,12,14,16,18:増幅回路 20:アッテネータ 21:重畳波生成部
22:高周波除去部 23,23′:ドライバ(増幅部) 24:スイッチ部
30,40,50,60:振幅検出部 31,41:クロック生成部
32:サンプルホールド回路 33,52:コンパレータ
34,35:アナログスイッチ 36,37:ユニティゲインバッファ
42:ADコンバータ 43:比較器 44a,44b,44c,44d:抵抗
45a,45b,45c:コンパレータ 46:デコーダ 48:演算器
51:基準電圧生成部 53:変調度検出部
511:平滑化回路 512:ピークホールド回路 513:分圧回路
T1〜T4:端子
3:インピーダンス制御回路 4:アンテナ(送受信手段)
10,12,14,16,18:増幅回路 20:アッテネータ 21:重畳波生成部
22:高周波除去部 23,23′:ドライバ(増幅部) 24:スイッチ部
30,40,50,60:振幅検出部 31,41:クロック生成部
32:サンプルホールド回路 33,52:コンパレータ
34,35:アナログスイッチ 36,37:ユニティゲインバッファ
42:ADコンバータ 43:比較器 44a,44b,44c,44d:抵抗
45a,45b,45c:コンパレータ 46:デコーダ 48:演算器
51:基準電圧生成部 53:変調度検出部
511:平滑化回路 512:ピークホールド回路 513:分圧回路
T1〜T4:端子
Claims (9)
- 送受信手段が受信した搬送波を増幅する増幅回路であって、
前記搬送波に重畳される重畳波を生成する重畳波生成部と、
前記搬送波に基づいて、該搬送波と位相が90度異なるクロックを生成するクロック生成部と、
前記クロックに基づいて、前記搬送波をサンプリングしてホールドするサンプルホールド回路と、
該サンプルホールド回路のホールド値を、予め設定した基準値と比較して二値化するコンパレータと、
該コンパレータの二値化出力に基づいて、前記重畳波生成部からの重畳波を前記搬送波に重畳する増幅搬送波として出力する増幅部と、
を有することを特徴とする増幅回路。 - 送受信手段が受信した搬送波を増幅する増幅回路あって、
前記搬送波に重畳される重畳波を生成する重畳波生成部と、
前記搬送波に基づいて、該搬送波と位相が90度異なるADコンバータ動作クロックと、該ADコンバータ動作クロックと同じ周波数の比較器動作クロックとを生成するクロック生成部と、
前記ADコンバータ動作クロックのタイミングで、前記搬送波をデジタル値に変換して出力するADコンバータと、
前記比較器動作クロックで動作し、前記ADコンバータが出力するデジタル値を予め設定した基準値と比較して二値化する比較器と、
該比較器の二値化出力に基づいて、前記重畳波生成部からの重畳波を前記搬送波に重畳する増幅搬送波として出力する増幅部と、
を有することを特徴とする増幅回路。 - 請求項2に記載の増幅回路であって、
前記搬送波を適切な入力振幅にして前記ADコンバータに入力するアッテネータと、
前記ADコンバータが出力するデジタル値に基づいて、前記搬送波が無変調時の前記ADコンバータの入力振幅を演算し、前記アッテネータの減衰量を変化させる演算器と、を設けたことを特徴とする増幅回路。 - 送受信手段が受信した搬送波を増幅する増幅回路であって、
前記搬送波に重畳される重畳波を生成する重畳波生成部と、
前記搬送波に基づいて、該搬送波と位相が90度異なるクロックを生成するクロック生成部と、
前記クロックに基づいて、前記搬送波をサンプリングしてホールドするサンプルホールド回路と、
前記搬送波に基づいて、複数の基準電圧を生成する基準電圧生成部と、
前記サンプルホールド回路のホールド電圧と前記複数の基準電圧とを比較して複数の二値化出力を生成するコンパレータと、
前記コンパレータが前記ホールド電圧と前記複数の基準電圧の内の最も高い基準電圧とを比較して生成した二値化出力に基いて、前記重畳波生成部からの重畳波を前記搬送波に重畳する増幅搬送波として出力する増幅部と、
前記コンパレータの複数の二値化出力に基づいて、前記増幅部の変調度を設定する変調度検出部と、
を有することを特徴とする増幅回路。 - 前記基準電圧生成部が、
前記搬送波を平滑化する平滑化回路と、前記搬送波の振幅電圧を抽出するピークホールド回路と、前記平滑化回路が出力する平滑化電圧と前記搬送波の振幅電圧とに基づいて前記複数の基準電圧を生成する分圧回路と、
からなることを特徴とする請求項4に記載の増幅回路。 - 前記クロック生成部が、前記搬送波に一定の遅延を与えたクロックを出力するDLL回路からなることを特徴とする請求項1から5のいずれか一項に記載の増幅回路。
- 前記クロック生成部が、前記搬送波と一定の位相関係となるクロックを出力するPLL回路からなることを特徴とする請求項1から5のいずれか一項に記載の増幅回路。
- 無線による信号の送受信手段と、該送受信手段が受信した搬送波を増幅する増幅回路と、を有するアンテナモジュールであって、
前記増幅回路が、請求項1から7のいずれか一項に記載の増幅回路であることを特徴とするアンテナモジュール。 - 無線による信号の送受信手段と、該送受信手段が受信した搬送波を増幅する増幅回路と、前記信号による通信を行う無線通信部とを有する無線通信装置であって、
前記増幅回路が、請求項1から7のいずれか一項に記載の増幅回路であることを特徴とする無線通信装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016044146 | 2016-03-08 | ||
JP2016044146 | 2016-03-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017163525A true JP2017163525A (ja) | 2017-09-14 |
Family
ID=59858194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016229685A Pending JP2017163525A (ja) | 2016-03-08 | 2016-11-28 | 増幅回路とアンテナモジュール及び無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017163525A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019213199A (ja) * | 2018-06-05 | 2019-12-12 | イーエム・ミクロエレクトロニク−マリン・エス アー | Rfid回路用復調器 |
-
2016
- 2016-11-28 JP JP2016229685A patent/JP2017163525A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019213199A (ja) * | 2018-06-05 | 2019-12-12 | イーエム・ミクロエレクトロニク−マリン・エス アー | Rfid回路用復調器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9137084B2 (en) | Digitally controlled edge interpolator (DCEI) for digital to time converters (DTC) | |
US11233627B2 (en) | System and method for providing fast-settling quadrature detection and correction | |
US20120083205A1 (en) | Nfc device having a differential input envelope detector | |
US9237005B2 (en) | Clock data recovery circuit module and method for generating data recovery clock | |
US20110206160A1 (en) | Receiving data compensation method to improve data receiving rate and receiving modem circuit thereof | |
US11082271B2 (en) | Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop | |
EP2869468A1 (en) | Digital voltage ramp generator | |
JP5354293B2 (ja) | 位相同期装置および位相同期方法 | |
US9148184B2 (en) | Power detection circuit and power detection method | |
WO2009116296A1 (ja) | 同期制御回路、及び映像表示装置 | |
JP5818027B2 (ja) | クロックデータ再生回路及びそれを含む無線モジュール | |
JP2009253973A (ja) | 無線受信機及び電子機器 | |
JP2017163525A (ja) | 増幅回路とアンテナモジュール及び無線通信装置 | |
WO2015025966A1 (ja) | 位相-デジタル変換器、無線通信装置、集積回路および無線通信方法 | |
JP5387493B2 (ja) | 信号処理装置および電波時計 | |
KR101695788B1 (ko) | 초광대역 임펄스 수신기 및 이를 이용하여 포락선 신호를 검출하기 위한 방법 | |
US5406218A (en) | Phase demodulator receiving inputs from phase detector and binary phase detector | |
JP6755093B2 (ja) | 無線送信装置及び無線送信方法 | |
JP4408092B2 (ja) | 無線通信方法、無線送信方法、無線通信システムおよび無線送信機 | |
US8405440B2 (en) | Signal transmission device and signal transmission method | |
US11817828B2 (en) | Amplifier circuitry and voltage correction circuitry | |
JPH10215241A (ja) | クロック抽出回路 | |
US20090243919A1 (en) | Receiver and signal processing system | |
CN114448427A (zh) | 一种用于锁相环的校准电路、方法及芯片、电子设备 | |
JPH0730596A (ja) | ディジタル無線通信装置およびそのオフセット補正方法 |