JPH10261940A

JPH10261940A - 自動閾値制御回路および信号増幅回路

Info

Publication number: JPH10261940A
Application number: JP9066294A
Authority: JP
Inventors: Satoshi Ide; 聡井出; Takaya Chiba; 孝也千葉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-03-19
Filing date: 1997-03-19
Publication date: 1998-09-29
Anticipated expiration: 2017-03-19
Also published as: JP3526719B2; US5923219A

Abstract

(57)【要約】【課題】入力信号の信号振幅や直流レベルの変動に影
響されて正確にディジタル信号の再生を行うことができ
ないという課題がある。【解決手段】入力信号の絶対的な最大レベルを検出す
る絶対ピーク検出回路と、前記入力信号に従って、前記
絶対ピーク検出回路が検出した最大レベルからの相対的
な最小レベルを検出する相対ボトム検出回路と、前記絶
対的な最大レベルおよび前記相対的な最小レベルを所定
の割合で分圧して閾値レベルを発生する分圧回路とを備
えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は自動閾値制御回路お
よび信号増幅回路に関し、特に、光受信回路において、
受光素子の低周波応答を補償して信号を増幅する信号増
幅回路に関する。従来、光受信回路における信号増幅回
路（ディジタル信号再生回路）においては、２つの変動
要因が問題となっている。すなわち、第１の問題は信号
伝達経路（メタル線や光ファイバ等の有線および電波や
光等の無線による信号伝送経路）の状態の変化等により
信号振幅が時間的に変化することであり、また、第２の
問題は温度や電源等の遅い変動により信号の低周波成分
（すなわち、直流レベル）が変動することである。

【０００２】これらの変動は、放置すると時間と共に判
別用の閾値レベルが入力信号の振幅範囲からずれること
になって、最終的には、信号の再生不能にもなりかねな
い。これらの変動の対策としては、相補信号を使用した
差動伝送とすることが考えられる。しかしながら、差動
伝送では配線やインタフェース回路等が２倍必要になる
ため、コスト面から不利となる。

【０００３】また、上記第１の問題に対しては、信号振
幅を検出して該振幅の中央に設定した閾値レベルを用い
て、信号レベル（“１”および“０”）の論理判定を行
う方法が考えられる。一方、上記第２の問題に対して
は、従来より、結合コンデンサを介して入力信号の直流
成分を除去するという所謂交流結合がよく用いられてい
る。

【０００４】しかしながら、近年の集積回路化（ワンチ
ップＩＣ化）の流れにおいて、半導体チップ内に形成可
能な容量の大きさには限界があるため、十分な低減遮断
周波数が得られる結合コンデンサを半導体チップ内に作
ることは極めて困難であり、また、結合コンデンサに個
別部品を用いることはコスト増につながる。さらに、入
力信号の平均値が１／２であることが保証されないよう
な符号系列では交流結合を使用することができないとい
う問題もある。

【０００５】従って、上記の諸問題を解決するために
は、結合コンデンサを用いない直流結合で、かつ入力信
号の振幅変動と直流レベルの変動との両方に適正に対応
できる信号増幅回路（ディジタル信号再生回路）の提供
が要望されている。

【０００６】

【従来の技術】図１は従来の信号増幅回路の一構成例を
示す図である。同図において、参照符号１は増幅回路
（ＡＭＰＣ）、２はピーク検出回路（ＨＬＤ）、３はボ
トム検出回路（ＬＬＤ）、４は抵抗分圧回路（ＶＤ）、
５は再生回路（ＤＳＣＣ）を示している。

【０００７】増幅回路１は、広帯域のオペアンプＯＰＡ
１を使用した直流結合の非反転増幅回路として構成さ
れ、微弱な入力信号ＩＳを増幅して適当な信号振幅およ
び直流レベルの増幅（入力）信号ＩＳＡを出力する。ピ
ーク検出回路２において、入力信号ＩＳＡの最大レベル
を検出・保持するコンデンサＣ１の一端（基準側）はア
ースに接続されており、該ピーク検出回路２は入力信号
ＩＳＡの絶対的な最大レベルＤＨを検出および保持する
ことになる。

【０００８】次に、ピーク検出回路２の動作を詳細に説
明する。ピーク検出回路２０の初期化状態では、例え
ば、入力信号ＩＳＡ＝０（論理ローレベルに相当）の区
間に発生した正のリセットパルス信号ＲＳＰにより、Ｎ
ＰＮ型バイポーラトランジスタＴ１が同通し、コンデン
サＣ１を所定のバイアスローレベルＶＬに向けてディス
チャージする。高入力インピーダンスを有する電界効果
トランジスタ（Ｎチャネル型ＭＯＳＦＥＴ）Ｔ２は、ソ
ースフォロア回路を成しており、コンデンサＣ１のディ
スチャージ電位とほぼ等しい電位の出力信号ＤＨを低イ
ンピーダンスで出力する。

【０００９】なお、厳密には、コンデンサＣ１の電位と
電界効果トランジスタＴ２の出力信号ＤＨとでは電界効
果トランジスタＴ２のしきい値電圧だけ異なっている
が、以下の説明では、説明の簡単のため、この点を省略
して説明する。一方、オペアンプＯＰＡ２は入力信号Ｉ
ＳＡと出力信号ＤＨとを比較しており、ＩＳＡ＞ＤＨの
時はダイオードＤ１を介してコンデンサＣ１を急速にチ
ャージする。このように、トランジスタＴ１によるディ
スチャージと、オペアンプＯＰＡ２によるチャージとが
相まって、初期化時の出力信号ＤＨは、最終的には、そ
の時点における入力信号ＩＳＡ＝０の信号レベルとな
る。

【００１０】上記の初期化後、次に入力信号ＩＳＡ＝１
（論理ハイレベルに相当）になると、ＩＳＡ＞ＤＨによ
り、コンデンサＣ１は出力信号ＤＨが入力信号ＩＳＡ＝
１の信号レベルとなるまで高速にチャージされる。すな
わち、ピーク検出レベルＤＨはＩＳＡ＝１の信号レベル
まで押し上げられる。これ以降は、このピーク検出レベ
ルＤＨは、入力信号ＩＳＡの振幅変動または直流レベル
の変動を問わず、ＩＳＡ＞ＤＨを満足する限りは、その
時点のＩＳＡの信号レベルまで上昇する。

【００１１】また、ボトム検出回路３についても同様で
あり、そのボトム検出レベルＤＬは、最初は上記ＩＳＡ
＝０のリセット時点における信号レベルに初期化される
と共に、それ以降は、ＩＳＡ＜ＤＬを満足する限り、そ
の時点における入力信号ＩＳＡの信号レベルまで下降す
る。抵抗分圧回路４は、抵抗値の等しい抵抗Ｒ８および
Ｒ９を備えて構成され、ピーク検出レベルＤＨとボトム
検出レベルＤＬとの丁度中間の値に相当する閾値レベル
ＴＨ＝（ＤＨ＋ＤＬ）／２を出力する。

【００１２】そして、再生回路５は、コンパレータＣＭ
Ｐ１で構成され、ＩＳＡ＞ＴＨの場合は出力信号ＯＳ＝
１（論理“１”レベル）を出力し、またＩＳＡ≦ＴＨの
場合は出力信号ＯＳ＝０（論理“０”レベル）を出力す
る。このように、従来の信号増幅回路は、その閾値レベ
ルＴＨをピーク検出レベルＤＨとボトム検出レベルＤＬ
との中間に自動設定する構成により、入力信号ＩＳＡの
振幅変動に対しては有効に対処することが可能である。

【００１３】

【発明が解決しようとする課題】しかしながら、図１に
示す従来の信号増幅回路は直流結合方式を採るために、
その入力信号ＩＳＡは、信号伝達路特性、温度または電
源等の変動の影響により、信号の振幅変動のみならず、
その直流レベルも変動する。そのため、従来の信号増幅
回路では、その閾値レベルＴＨが入力信号ＩＳＡの振幅
中央値からずれるという解決すべき課題があった。以
下、これを具体的に説明する。

【００１４】図２は図１に示す従来の信号増幅回路にお
ける課題を説明するための図（その１）であり、また、
図３は図１に示す従来の信号増幅回路における課題を説
明するための図（その２）である。すなわち、図２は入
力信号ＩＳＡの直流レベルが途中から上昇した場合を示
し、また、図３は入力信号ＩＳＡの直流レベルが途中か
ら下降した場合を示している。

【００１５】図２において、入力信号ＩＳＡの直流レベ
ルが変動しない間は、閾値レベルＴＨは入力信号ＩＳＡ
の信号振幅のほぼ中心に位置している。しかしながら、
入力信号ＩＳＡの直流レベルが上昇に転じると、ピーク
検出回路２のピーク検出レベルＤＨはＩＳＡ＞ＤＨを満
足することによりこの上昇に速やかに追従して上昇する
が、一方、ボトム検出回路３のボトム検出レベルＤＬは
元のボトム検出レベルＤＬに取り残されてしまう。その
結果、中間の閾値レベルＴＨ｛＝（ＤＨ＋ＤＬ）／２｝
の上昇は図示の如く緩慢なものとなり、入力信号ＩＳＡ
の信号振幅の中心から外れてくる。このため、出力信号
ＯＳでは、そのパルス幅が広がると共に、最悪の場合に
は、入力信号ＩＳＡ＝０の状態を判別できなくなる。

【００１６】なお、上記の初期化時においては、ほぼＩ
ＳＡ＝ＴＨの関係となり、さらに、実際には雑音等も存
在するので、出力信号ＯＳの論理１／０レベルは定まら
ない。図２では、その状態を論理１／０の中間のレベル
で表している。以下の説明でも同様である。図３におい
て、入力信号ＩＳＡの直流レベルが変動しない間は、閾
値レベルＴＨは入力信号ＩＳＡの信号振幅のほぼ中心に
位置している。

【００１７】しかしながら、入力信号ＩＳＡの直流レベ
ルが下降に転じると、ボトム検出回路３のボトム検出レ
ベルＤＬはＩＳＡ＜ＤＬを満足することによりこの下降
に速やかに追従して下降するが、一方、ピーク検出回路
２のピーク検出レベルＤＨは元のピーク検出レベルＤＨ
に取り残されてしまう。その結果、中間の閾値レベルＴ
Ｈ｛＝（ＤＨ＋ＤＬ）／２｝の下降は図示の如く緩慢な
ものとなり、入力信号ＩＳＡの信号振幅の中心から外れ
てくる。このため、出力信号ＯＳでは、そのパルス幅が
狭くなると共に、最悪の場合には、入力信号ＩＳＡ＝１
の状態を判別できなくなる。

【００１８】図４は従来の信号増幅回路の他の例として
の光受信回路の構成例を示す回路図である。図４におい
て、参照符号１０は前置増幅回路、１１は受光素子、１
２はバッファ回路、２０はピーク検出回路、３０はボト
ム検出回路、４０は抵抗分圧回路、そして、５０は再生
回路を示している。ここで、ピーク検出回路２０、ボト
ム検出回路３０、および、抵抗分圧回路４０によりＡＴ
Ｃ回路を構成するようになっている。

【００１９】ピーク検出回路２０において、最大レベル
を検出・保持するコンデンサＣ１の基準端子側（バッフ
ァＢＦ１の入力に接続されたのと反対側の端子）は、図
１のようにアース（ＧＮＤ）に接続してもよいが、図４
に示すように、他の基準電圧（例えば、高電位電源電圧
Ｖdd）を印加するように構成してもよい。同様に、ボト
ム検出回路３０において、最小レベルを検出・保持する
コンデンサＣ２の基準端子側（バッファＢＦ２の入力に
接続されたのと反対側の端子）も、例えば、高電位電源
電圧Ｖddを印加するように構成してもよい。

【００２０】ボトム検出回路３０は、バッファ回路１２
の出力のうち絶対的に最も低いレベル（すなわち、論理
“０”レベル）を検出し、ピーク検出回路２０は、バッ
ファ回路１２の出力のうち絶対的に最も高いレベル（す
なわち、論理“１”レベル）を検出する。ここで、閾値
レベルは、抵抗分圧回路４０により“０”レベルと
“１”レベルの中央に設定される。また、ＡＴＣ回路
（２０，３０，４０）を用いることで、閾値レベルは、
信号の直流レベルや信号振幅に応答して適正に設定され
ることになる。

【００２１】次に、受光素子１１の低周波応答について
詳述する。図５は光受信回路に使用する受光素子の周波
数応答特性の一例を示す図であり、また、図６は光受信
回路に使用する受光素子の低周波応答がある時の波形応
答特性の一例を示す図である。受光素子１１の周波数応
答特性は、例えば、図５に示されるように、数〜数百Ｋ
Ｈz のところに段差を有する形となっている。この現象
は、受光素子の受光面以外における電界の印加されてい
ない部分に入射した光により生成したキャリアに起因す
るという考えが原因の一つとして挙げられている。すな
わち、このキャリアは、電界により加速されることがな
いため、拡散によりゆっくりと移動し、その結果、非常
に大きな時定数を有することになる。

【００２２】このような特性を持つ受光素子に、図６
（ａ）に示されるような振幅の異なるパケット１とパケ
ット２が連続して入射した場合、図６（ｂ）に示される
ような波形応答（受光素子の出力波形）となる。なお、
図６（ａ）は受光素子１１に対する光入力波形を示し、
また、図６（ｂ）は受光素子１１からの出力電流波形を
示している。

【００２３】ここで、前置増幅回路１２が線形であれ
ば、前置増幅回路１２の出力波形は、図６（ｂ）と同様
の波形となる。低周波応答により、振幅の大きいパケッ
ト１では徐々に“０”レベルが上昇し、振幅の小さいパ
ケット２では、“０”レベルがもとに戻るような動きと
なる。このような波形がＡＴＣ回路に入力したとき、閾
値レベルの確立後に入力レベルが変化することになるた
め、閾値レベルは徐々に信号振幅中央からずれる。特
に、信号振幅に対して“０”レベルの変化が相対的に大
きいパケット２では、その影響が大きくなる。

【００２４】図７は図４に示す従来の光受信回路におけ
る課題を説明するための図であり、前述した図３に対応
するものである。図６（ｂ）におけるパケット２のよう
に“０”レベルが下降する場合、図７（ａ）に示される
ように、ボトム検出出力ＤＬ（ボトム検出回路３０の出
力）は“０”レベルの変動に追従するものの、ピーク検
出出力ＤＨ（ピーク検出回路２０の出力）はパケット最
初の最大レベル（図６（ｂ）におけるパケット１のレベ
ル）を保持し、その結果、閾値レベルＴＨは上側（高電
位）にずれることになる。その結果、図７（ｂ）に示さ
れるように、出力波形ＯＳは、そのパルス幅が狭くな
り、最悪の場合には、入力信号ＩＳＡ＝１の状態を判別
できなくなる。なお、図６（ｂ）におけるパケット１の
ように“０”レベルが上昇する場合では、閾値レベルが
下側にずれることは明らかである。

【００２５】図８は光受信回路が適用される加入者系の
構成を概念的に示す図である。図８に示されるように、
例えば、図４に示すような光受信回路はスターカプラに
設けられ、受光素子１１を介して、複数の加入者からの
信号（パケット）を受信することになる。ところで、例
えば、スターカプラ（光受信回路）と加入者Ａおよび加
入者Ｂとの距離が大きく異なると、受光素子１１に入力
する信号（図６中のパケット１および２）の強度も異な
ることになる。すなわち、受光素子１１（スターカプ
ラ）が、光受信回路からの距離が近くて信号レベルが大
きい加入者Ａからの信号（図６のパケット１）を受信し
た後、光受信回路からの距離が遠くて信号レベルが小さ
い加入者Ｂからの信号（図６のパケット２）を受信する
と、図６および図７を参照して説明したような問題が生
じることになる。

【００２６】本発明は、上述した従来の信号増幅回路
（光受信回路）が有する課題に鑑み、入力信号の信号振
幅や直流レベルの変動に影響されることなく、常に正確
にディジタル信号を再生することができる信号増幅回路
の提供を目的とする。

【００２７】

【課題を解決するための手段】図９は本発明に係る信号
増幅回路の原理を説明するための図である。図９（ａ）
に示されるように、本発明によれば、入力信号の絶対的
な最大レベルを検出する絶対ピーク検出回路６と、前記
入力信号に従って、前記絶対ピーク検出回路６が検出し
た最大レベルからの相対的な最小レベルを検出する相対
ボトム検出回路７と、前記絶対的な最大レベルおよび前
記相対的な最小レベルを所定の割合で分圧して閾値レベ
ルを発生する分圧回路４とを備えたことを特徴とする自
動閾値制御回路が提供される。すなわち、相対ボトム検
出回路７は、相対的な最小レベルを保持する容量Ｃ２の
基準端子を絶対ピーク検出回路６の出力端子に接続する
ようになっている。また、入力信号を自動閾値制御回路
からの閾値レベルにより識別する再生回路を備えること
により、信号増幅回路を構成することができる。なお、
絶対ピーク検出回路６は、絶対的な最大レベルを保持す
る容量Ｃ１の基準端子を所定の基準レベル配線、例え
ば、接地線或いは電源線に接続するようになっている。

【００２８】ここで、分圧回路４を、絶対的な最大レベ
ルおよび前記相対的な最小レベルを所定の割合で分圧し
て閾値レベルを発生する代わりに、絶対ピーク検出回路
６が検出した絶対的な最大レベルおよび入力信号を所定
の割合で分圧して分圧信号を発生するように構成し、且
つ、相対ボトム検出回路７を、該分圧信号に従って、絶
対ピーク検出回路６が検出した絶対的な最大レベルに対
する相対的な最小レベルから閾値レベルを発生するよう
に構成してもよい。

【００２９】図９（ｂ）に示されるように、本発明によ
れば、入力信号の絶対的な最小レベルを検出する絶対ボ
トム検出回路９と、前記入力信号に従って、前記絶対ボ
トム検出回路９が検出した最小レベルからの相対的な最
大レベルを検出する相対ピーク検出回路８と、前記絶対
的な最小レベルおよび前記相対的な最大レベルを所定の
割合で分圧して閾値レベルを発生する分圧回路４とを備
えたことを特徴とする自動閾値制御回路が提供される。
すなわち、相対ピーク検出回路８は、相対的な最大レベ
ルを保持する容量Ｃ１の基準端子を絶対ボトム検出回路
９の出力端子に接続するようになっている。また、入力
信号を自動閾値制御回路からの閾値レベルにより識別す
る再生回路を備えることにより、信号増幅回路を構成す
ることができる。なお、絶対ボトム検出回路９は、絶対
的な最小レベルを保持する容量Ｃ２の基準端子を所定の
基準レベル配線、例えば、接地線或いは電源線に接続す
るようになっている。

【００３０】ここで、分圧回路４を、絶対的な最小レベ
ルおよび前記相対的な最大レベルを所定の割合で分圧し
て閾値レベルを発生する代わりに、絶対ボトム検出回路
９が検出した絶対的な最小レベルおよび入力信号を所定
の割合で分圧した分圧信号を発生するように構成し、且
つ、相対ピーク検出回路８を、該分圧信号に従って、絶
対ボトム検出回路９が検出した絶対的な最小レベルに対
する相対的な最大レベルから閾値レベルを発生するよう
に構成してもよい。

【００３１】さらに、本発明によれば、入力信号の上昇
に追従する上昇追従自動閾値制御回路と、前記入力信号
の下降に追従する下降追従自動閾値制御回路と、前記上
昇追従自動閾値制御回路および前記下降追従自動閾値制
御回路の各検出レベルに基いて、入力信号の直流レベル
の上昇或いは下降を判別する判別回路と、該判別回路の
出力に従って、前記上昇追従自動閾値制御回路または前
記下降追従自動閾値制御回路が発生する閾値レベルを選
択する選択回路と、前記入力信号を前記閾値レベルで識
別する再生回路とを備えたことを特徴とする信号増幅回
路が提供される。

【００３２】

【発明の実施の形態】以下、図面を参照して、本発明に
係る自動閾値制御回路および信号増幅回路の各実施例を
説明する。図１０は本発明に係る信号増幅回路の第１実
施例を示すブロック回路図である。この図１０に示す信
号増幅回路は、入力信号の振幅変動および直流レベルの
上昇に追従するタイプの回路構成を備えている。

【００３３】図１０において、参照符号１は直流直結形
の広帯域増幅回路（ＡＭＰＣ）、６はピーク検出回路
（ＵＨＬＤ）、７はボトム検出回路（ＵＬＬＤ）、４は
抵抗分圧回路（ＵＶＤ）、５は再生回路（ＤＳＣＣ）で
ある。ここで、増幅回路１、抵抗分圧回路４および再生
回路５の各動作は、従来と同様である。また、増幅回路
１は、１または２以上のトランジスタによる通常のＤＣ
アンプとして構成することができる。なお、帯域として
は、例えば、１００MHz 程度である。

【００３４】ピーク検出回路６において、ピーク検出・
保持用のコンデンサＣ１（例えば、数十〜数百ｐＦ程
度）の一端はアース（ＧＮＤ）に接続されていて、この
ピーク検出回路６は、従来のピーク検出回路（例えば、
図１のピーク検出回路１０３）と同様に、入力信号ＩＳ
Ａの絶対的な最大レベルＵＤＨを検出および保持するよ
うになっている。なお、コンデンサＣ１の基準端子は、
他の基準電圧、例えば、電源電圧（電源線）に接続して
もよい。

【００３５】ボトム検出回路７において、ボトム検出・
保持用のコンデンサＣ２（例えば、数十〜数百ｐＦ程
度）の一端はピーク検出回路６の出力端子に接続されて
いる。これにより、このボトム検出回路７はピーク検出
回路６が検出した最大レベルＵＤＨからの相対的に最小
の信号レベルＵＤＬを検出および保持する。すなわち、
ピーク検出回路６が検出した最大レベルＵＤＨと入力信
号ＩＳＡとの間の相対的なレベル差（信号振幅に相当）
のうち最も低い信号振幅に対応するボトム検出レベルＵ
ＤＬを検出および保持することになる。

【００３６】図１１は図１０に示す信号増幅回路の動作
（波形応答）を説明するための図であり、図１０および
図１１を参照して第１実施例の信号増幅回路の動作を具
体的に説明する。ボトム検出回路７において、回路の初
期化状態では、例えば、入力信号ＩＳＡ＝０（論理
“０”レベル）の区間に発生した負のリセットパルス信
号ＲＳＰ／により、トランジスタＴ３が同通し、コンデ
ンサＣ２を所定のバイアスハイレベルＶＨに向けてチャ
ージする。高入力インピーダンスを有するＭＯＳまたは
接合型の電界効果トランジスタＴ４は、ソースフォロア
を成しており、コンデンサＣ２のチャージ電位とほぼ等
しい電位のボトム検出信号ＵＤＬを低インピーダンスで
出力する。

【００３７】一方、オペアンプＯＰＡ２は入力信号ＩＳ
Ａとボトム検出信号ＵＤＬとを比較しており、ＵＤＬ＞
ＩＳＡの時はダイオードＤ２を介してコンデンサＣ２を
急速にディスチャージする。こうして、トランジスタＴ
３によるチャージと、オペアンプＯＰＡ２によるディス
チャージとが相まって、最終的に、初期化時のボトム検
出レベルＵＤＬは、上記リセット時点における入力信号
ＩＳＡ＝０の信号レベルと同一になる。

【００３８】上記リセットの終了後、次に入力信号ＩＳ
Ａ＝１（論理“１”レベル）になると、ピーク検出回路
６ではＩＳＡ＞ＵＤＨによりコンデンサＣ１は、ほぼそ
の時点における入力信号ＩＳＡ＝１の信号レベルにまで
高速にチャージされる。一方、この時点におけるボトム
検出回路７においては、ＩＳＡ＞ＵＤＬによりコンデン
サＣ２はディスチャージされないが、ピーク検出回路６
のピーク検出レベルＵＤＨが入力信号ＩＳＡ＝１の信号
レベルにまで上昇した結果、コンデンサＣ２の基準側電
位が同じ量だけ押し上げられる。これにより、ボトム検
出回路７のボトム検出レベルＵＤＬは一時的にその時点
における入力信号ＩＳＡ＝１の信号レベルにまで押し上
げられる。

【００３９】次に、入力信号ＩＳＡ＝０になると、ピー
ク検出回路６ではＩＳＡ＜ＵＤＨによりコンデンサＣ１
のチャージは起こらない。従って、ピーク検出レベルＵ
ＤＨは元の検出レベルＵＤＨを維持する。一方、ボトム
検出回路７においては、ＩＳＡ＜ＵＤＬによりコンデン
サＣ２は、ほぼその時点における入力信号ＩＳＡ＝０の
信号レベルにまで高速にディスチャージされる。これに
より、ボトム検出レベルＵＤＬもその時点における入力
信号ＩＳＡ＝０の信号レベルにまで押し下げられる。

【００４０】抵抗分圧回路４は、例えば、抵抗値の等し
い抵抗Ｒ８およびＲ９で構成され、ピーク検出レベルＵ
ＤＨとボトム検出レベルＵＤＬとの丁度中央のレベルに
相当する閾値レベルＵＴＨ＝（ＵＤＨ＋ＵＤＬ）／２を
出力する。さらに、再生回路５は、コンパレータＣＭＰ
１からなっており、ＩＳＡ＞ＵＴＨの場合は出力信号Ｏ
Ｓ＝１（論理“１”レベル）を出力し、ＩＳＡ≦ＵＴＨ
の場合は出力信号ＯＳ＝０（論理“０”レベル）を出力
する。以後、しばらくの間は、入力信号ＩＳＡの信号振
幅および直流レベルに変動が無いため、回路動作は上記
の状態を維持する。

【００４１】そして、やがて入力信号ＩＳＡの直流レベ
ルが上昇に転じると、ピーク検出回路６ではＩＳＡ＞Ｕ
ＤＨによりコンデンサＣ１は、ほぼその時点における入
力信号ＩＳＡ＝１の信号レベルにまでチャージされる。
これに伴いピーク検出レベルＵＤＨもその時点における
入力信号ＩＳＡ＝１の信号レベルにまで上昇する。一
方、ボトム検出回路７においては、ＩＳＡ＞ＵＤＬによ
りコンデンサＣ２はディスチャージされないが、ピーク
検出回路６のピーク検出レベルＵＤＨが直流ドリフト分
だけ上昇した結果、コンデンサＣ２の基準側電位が同じ
量だけ押し上げられる。これに伴って、ボトム検出回路
７のボトム検出レベルＵＤＬも直流ドリフト分だけ押し
上げられ、さらに、これらに応じて、抵抗分圧回路４の
閾値レベルＵＴＨも直流ドリフト分だけ押し上げられ
る。

【００４２】従って、再生回路５においては、閾値レベ
ルＵＴＨの上昇により入力信号ＩＳＡの直流ドリフト分
が相殺された形となり、該再生回路５は入力信号ＩＳＡ
の直流レベルの上昇に関わらず、該入力信号ＩＳＡをそ
の振幅の１／２の閾値レベルＵＴＨで正確に出力信号Ｏ
Ｓ＝１／０の判定を行う。なお、図１１における８のＴ
ａのタイミングからは入力信号ＩＳＡの信号振幅も増大
している。そして、信号振幅が増大すると、ピーク検出
回路６においては、ＩＳＡ＞ＵＤＨによりコンデンサＣ
１がチャージされ、また、ボトム検出回路７において
は、その後のＩＳＡ＜ＵＤＬによりコンデンサＣ２がデ
ィスチャージされる。従って、信号振幅の増大にも適正
に追従する。

【００４３】図１２は図１０に示す信号増幅回路（光受
信回路）の第１実施例の変形例を示すブロック回路図で
ある。図１２において、参照符号１０は前置増幅回路、
１１は受光素子、１２はバッファ回路、４０は抵抗分圧
回路、５０は再生回路、６０はピーク検出回路、そし
て、７０はボトム検出回路を示している。ここで、ピー
ク検出回路２０、ボトム検出回路３０、および、抵抗分
圧回路４０によりＡＴＣ回路を構成するようになってい
る。

【００４４】ピーク検出回路６０において、ピーク検出
・保持用のコンデンサＣ１の基準端子側は、図１０のよ
うにアース（ＧＮＤ）に接続してもよいが、図１２に示
すように、他の基準電圧（例えば、高電位電源電圧Ｖd
d）を印加するように構成してもよい。ボトム検出回路
７０において、ボトム検出・保持用のコンデンサＣ２の
基準端子側は、ピーク検出回路６０の出力端子に接続さ
れている。

【００４５】これにより、ピーク検出回路６０は、バッ
ファ回路１２の出力のうち絶対的に最も高いレベル（す
なわち、論理“１”レベル）を検出し、また、ボトム検
出回路７０は、バッファ回路１２の出力とピーク検出回
路６０の出力との相対的レベル差の最小値（すなわち、
論理“０”レベル）を検出する。そして、抵抗分圧回路
４０により“０”レベルと“１”レベルの中央に閾値レ
ベルを設定するようになっている。

【００４６】このように、図１０（図１２）に示す本発
明の信号増幅回路の第１実施例（変形例）は、図４に示
す従来の光受信回路（信号増幅回路）と比較して、ボト
ム検出回路７（７０）の容量基準端子が高電位電源Ｖdd
（アースＧＮＤ）ではなく、ピーク検出回路６（６０）
の出力に接続されている。従って、ボトム検出回路７
（７０）は、増幅回路１（バッファ回路１２）の出力と
ピーク検出回路６（６０）の出力との相対的レベル差の
最小値を検出することになる。この場合、“１”レベル
の変動によってピーク検出回路６（６０）の出力が変動
しても、（“０”レベルが前ビットの“１”レベルを上
回るような急激な変化でなければ）ダイオードＤ２はオ
フ状態であり、また、トランジスタＴ４（バッファＢＦ
２）の入力インピーダンスは十分高いため、容量Ｃ２の
電荷は保持される。その結果、ピーク検出回路６（６
０）の出力とボトム検出回路７（７０）の電位差は保持
されて、ボトム検出回路７（７０）の出力はピーク検出
回路６（６０）の出力に連動することになる。

【００４７】図１３は図１２に示す信号増幅回路の動作
を説明するための図であり、前述した図１１に対応する
図である。また、図１４は図１２に示す信号増幅回路の
動作シミュレーションを示す図であり、基本的に、図１
３（ａ）と同様の波形が得られることが判る。本変形例
においても、図１２に示されるように、ボトム検出回路
７０の容量基準端子をピーク検出回路６０の出力に接続
することによって、ボトム検出回路７０はピーク検出回
路６０からの相対的レベルの最小値を検出するように動
作し、図１３（ａ）および図１４に示されるように、
“０”レベルの変動によらず閾値レベルを信号振幅中央
に設定することが可能となる。なお、本発明は、図１２
に示す光受信回路だけでなく、図１０に示すような任意
のパルス信号を増幅する信号増幅回路として使用するこ
とができるのはいうまでもない。

【００４８】図１５は本発明の信号増幅回路に使用する
ピーク検出回路の一例を示す回路図でり、また、図１６
は本発明の信号増幅回路に使用するボトム検出回路の一
例を示す回路図である。本発明の信号増幅回路に使用す
るピーク検出回路（６０、８０）としては、例えば、図
１５に示すような回路を使用することができ、また、ボ
トム検出回路（７０，９０）としては、例えば、図１６
に示すような回路を使用することができる。

【００４９】図１５に示されるように、ピーク検出回路
６０（８０）は、例えば、Ｐチャネル型ＭＯＳトランジ
スタ６１〜６３、Ｎチャネル型ＭＯＳトランジスタ６４
〜６７、電流源６８，６９、および、容量Ｃ１を備えて
構成されている。トランジスタ６１，６２，６４，６５
および電流源６８は差動増幅器（オペアンプ）ＯＰＡ２
を構成し、また、トランジスタ６３および電流源６９は
バッファＢＦ１を構成している。ここで、トランジスタ
６７はダイオードＤ１を構成し、該ダイオードＤ１（６
７）と並列にトランジスタ６６が設けられている。この
トランジスタ６６により、そのゲートに供給されるリセ
ット信号（ＲＳＰ）が高レベル（“１”）となる期間だ
け該ダイオードＤ１の両端を短絡してリセット動作を行
うようになっている。

【００５０】図１６に示されるように、ボトム検出回路
７０（９０）は、例えば、Ｐチャネル型ＭＯＳトランジ
スタ（ＭＯＳＦＥＴ）７１〜７４、Ｎチャネル型ＭＯＳ
トランジスタ７５〜７７、電流源７８，７９、および、
容量Ｃ２を備えて構成されている。トランジスタ７１，
７２，７５，７６および電流源７８は差動増幅器（オペ
アンプ）ＯＰＡ３を構成し、また、トランジスタ７７お
よび電流源７９はバッファＢＦ２を構成している。ここ
で、トランジスタ７４はダイオードＤ２を構成し、該ダ
イオードＤ２（７４）と並列にトランジスタ７３が設け
られている。このトランジスタ７３により、そのゲート
に供給されるリセット信号（ＲＳＰ／）が低レベル
（“０”）となる期間だけ該ダイオードＤ２の両端を短
絡してリセット動作を行うようになっている。

【００５１】以上、ピーク検出回路６０（８０）および
ボトム検出回路７０（９０）における差動増幅回路ＯＰ
Ａ２およびＯＰＡ３としてはＭＯＳトランジスタを用い
たが、例えば、バイポーラトランジスタ等を使用しても
同様の効果が得られることは言うまでもない。また、ダ
イオードＤ１およびＤ２としては、ゲートとドレインと
を接続したＭＯＳトランジスタ６７および７４を用いた
が、通常のＰＮ接合ダイオードを用いてもよい。

【００５２】図１７は本発明に係る信号増幅回路の第２
実施例を示すブロック回路図である。この信号増幅回路
は、入力信号の振幅変動および直流レベルの下降に追従
するタイプの回路構成を備えている。図１７において、
参照符号８はピーク検出回路（ＤＨＬＤ）を示し、ま
た、９はボトム検出回路（ＤＬＬＤ）を示している。

【００５３】ボトム検出回路９において、コンデンサＣ
２の基準端子側（容量基準端子：バッファＢＦ２の入力
に接続されたのと反対側の端子）は、アース（ＧＮＤ）
に接続されている。従って、このボトム検出回路９は、
従来のボトム検出回路３と同様に入力信号ＩＳＡの絶対
的な最小レベルＤＤＬを検出および保持することにな
る。

【００５４】ピーク検出回路８において、コンデンサＣ
１の容量基準端子側（バッファＢＦ１の入力に接続され
たのと反対側の端子）は、ボトム検出回路９の出力端子
に接続されている。従って、このピーク検出回路８は、
ボトム検出回路９が検出した最小レベルＤＤＬからの相
対的に最大の信号レベルＤＤＨを検出および保持する。
すなわち、ボトム検出回路９が検出した最小レベルＤＤ
Ｌと入力信号ＩＳＡとの間の相対的なレベル差（信号振
幅に相当）のうち最も高い信号振幅に対応するピーク検
出レベルＤＤＨを検出および保持することになる。

【００５５】図１８は図１７に示す信号増幅回路の動作
（波形応答）を説明するための図である。図１７に示す
信号増幅回路において、初期化状態では、例えば、入力
信号ＩＳＡ＝０の区画に発生したリセットパルス信号Ｒ
ＳＰ，ＲＳＰ／により、ピーク検出レベルＤＤＨおよび
ボトム検出レベルＤＤＬは共にそのリセット時点におけ
る入力信号ＩＳＡ＝０の信号レベルになる。

【００５６】上記リセットの終了後、次に入力信号ＩＳ
Ａ＝１になると、ピーク検出回路８ではＩＳＡ＞ＤＤＨ
によりコンデンサＣ１は、ほぼその時点における入力信
号ＩＳＡ＝１の信号レベルにまで高速にチャージされ
る。一方、ボトム検出回路９においては、ＩＳＡ＞ＤＤ
ＬによりコンデンサＣ２はディスチャージされない。従
って、そのボトム検出レベルＤＤＬは元のボトム検出レ
ベルＤＤＬに維持される。

【００５７】抵抗分圧回路４は、例えば閾値レベルＤＴ
Ｈ＝（ＤＤＨ＋ＤＤＬ）／２を出力する。そして、再生
回路５は、ＩＳＡ＞ＤＴＨの場合は出力信号ＯＳ＝１を
出力し、またＩＳＡ≦ＤＴＨの場合は出力信号ＯＳ＝０
を出力する。以後、しばらくの間はこの状態が維持さ
れ、やがて入力信号ＩＳＡの直流レベルが下降に転じる
と、ボトム検出回路９ではＩＳＡ＜ＤＤＬによりコンデ
ンサＣ２は、ほぼその時点における入力信号ＩＳＡ＝０
の信号レベルにまでディスチャージされる。これに伴い
ボトム検出レベルＤＤＬもその時点における入力信号Ｉ
ＳＡ＝０の信号レベルにまで下降する。

【００５８】一方、ピーク検出回路８においては、ＩＳ
Ａ＜ＤＤＨによりコンデンサＣ１はチャージされない
が、ボトム検出回路９のボトム検出レベルＤＤＬが直流
ドリフト分だけ下降した結果、コンデンサＣ１の基準側
電位が同じ量だけ押し下げられる。これに伴いピーク検
出レベルＤＤＨも直流ドリフト分だけ押し下げられる。
また、これらに応じて抵抗分圧回路４の閾値レベルＤＴ
Ｈも直流ドリフト分だけ押し下げられる。

【００５９】従って、再生回路５では直流ドリフト分が
相殺された形となり、該再生回路５は直流レベルの下降
に関わらず、入力信号ＩＳＡをその振幅の１／２の閾値
レベルＤＴＨで正確に閾値信号ＯＳ＝１／０の判定を行
う。なお、図１８におけるタイミングＴａからは、入力
信号ＩＳＡの信号振幅も増大しているが、コンデンサＣ
１のチャージと、その後のコンデンサＣ２のディスチャ
ージとにより、信号振幅の増大にも適正に追従すること
になる。

【００６０】図１９は図１７に示す信号増幅回路（光受
信回路）の第２実施例の変形例を示すブロック回路図で
ある。図１９において、参照符号１０は前置増幅回路、
１１は受光素子、１２はバッファ回路、４０は抵抗分圧
回路、５０は再生回路、８０はピーク検出回路、そし
て、９０はボトム検出回路を示している。ここで、ピー
ク検出回路２０、ボトム検出回路３０、および、抵抗分
圧回路４０によりＡＴＣ回路を構成するようになってい
る。

【００６１】ボトム検出回路９０において、最小レベル
を検出・保持するコンデンサＣ２の基準端子側は、図１
７のようにアース（ＧＮＤ）に接続してもよいが、図１
９に示すように、他の基準電圧（例えば、高電位電源電
圧Ｖdd）を印加するように構成してもよい。ピーク検出
回路８０において、ピーク検出・保持用のコンデンサＣ
１の基準端子側は、ボトム検出回路９０の出力端子に接
続されている。

【００６２】これにより、ボトム検出回路９０は、バッ
ファ回路１２の出力のうち絶対的に最も低いレベル（す
なわち、論理“０”レベル）を検出し、また、ピーク検
出回路８０は、バッファ回路１２の出力とボトム検出回
路９０の出力との相対的レベル差の最大値（すなわち、
論理“１”レベル）を検出する。そして、抵抗分圧回路
４０により“０”レベルと“１”レベルの中央に閾値レ
ベルを設定するようになっている。

【００６３】このように、図１７（図１９）に示す本発
明の信号増幅回路の第２実施例（変形例）は、図４に示
す従来の光受信回路（信号増幅回路）と比較して、ピー
ク検出回路８（８０）の容量基準端子が高電位電源Ｖdd
（アースＧＮＤ）ではなく、ボトム検出回路９（９０）
の出力に接続されている点である。従って、ピーク検出
回路８（８０）は、ボトム検出回路９（９０）の出力と
増幅回路１（バッファ回路１２）の出力との相対的レベ
ル差の最大値を検出することになる。この場合、“０”
レベルの変動によってボトム検出回路９（９０）の出力
が変動しても、（“１”レベルが前ビットの“０”レベ
ルを下回るような急激な変化でなければ）ダイオードＤ
１はオフ状態であり、また、トランジスタＴ２（バッフ
ァＢＦ１）の入力インピーダンスは十分高いため、容量
Ｃ１の電荷は保持される。その結果、ボトム検出回路９
（９０）の出力とピーク検出回路８（８０）の電位差は
保持されて、ピーク検出回路８（８０）の出力はボトム
検出回路９（９０）の出力に連動することになる。

【００６４】図２０は図１９に示す信号増幅回路の動作
を説明するための図であり、前述した図１８に対応する
図である。また、図２１は図１９に示す信号増幅回路の
動作シミュレーションを示す図であり、基本的に、図２
０（ａ）と同様の波形が得られることが判る。本変形例
においても、図１９に示されるように、ピーク検出回路
８０の容量基準端子をボトム検出回路９０の出力に接続
することによって、該ピーク検出回路８０はボトム検出
回路９０からの相対的レベルの最大値を検出するように
動作し、図２０（ａ）および図２１に示されるように、
“０”レベルの変動によらず閾値レベルを信号振幅中央
に設定することが可能となる。その結果、図２０（ｂ）
に示されるように、入力信号の信号振幅や直流レベルの
変動に影響されることなく、常に正確にディジタル信号
を再生することができる。

【００６５】以上において、図１７（図１９）に示す信
号増幅回路（光受信回路）では、“０”レベルが下降す
る場合にしか対応できないが、受光素子１１の低周波応
答に起因する“０”レベル変動は、前述のように、下降
する場合に顕著であり、下降する場合だけの対応であっ
ても十分な効果が得られる。図２２は本発明に係る信号
増幅回路の第３実施例を示すブロック回路図である。図
２２に示す第３実施例は、前述した図１０の第１実施例
の信号増幅回路の一変形例ともいえるもので、抵抗分圧
回路４をボトム検出回路７の前段に設けるようになって
いる。

【００６６】すなわち、本第３実施例では、前述の第１
実施例がピークおよびボトムレベル検出した後で１／２
に分圧しているのに対して、１／２に分圧した後でボト
ム検出を行う点が異なっている。ここで、抵抗分圧回路
４は、入力信号ＩＳＡとピーク検出回路６のピーク検出
レベルＵＤＨとに基づき、例えば、分圧信号Ｖ＝（ＩＳ
Ａ＋ＵＤＨ）／２を出力する。

【００６７】ボトム検出回路７は、分圧信号Ｖ（抵抗分
圧回路４の出力電圧）に従って、ピーク検出回路６が検
出した最大レベルＵＤＨからの相対的に最小の中間レベ
ルＵＴＨを検出および保持する。すなわち、ピーク検出
回路６が検出した最大レベルＵＤＨと分圧信号Ｖとの間
の相対的なレベル差（１／２信号振幅に相当）のうち最
も低いレベル差に対応するボトム検出レベルＵＴＨを検
出および保持することになる。

【００６８】従って、本第３実施例によれば、入力信号
ＩＳ（ＩＳＡ）の振幅変動および直流レベルの上昇に関
わらず、常に正確に出力信号ＯＳ＝１／０の判定を行う
ことができる。なお、本第３実施例では、前述した図１
５および図１６に示すピーク検出回路およびボトム検出
回路と同様に、ＭＯＳまたは接合型の電界効果トランジ
スタＴ１およびＴ３（６６および７３）を使用してダイ
オードＤ１およびＤ２をバイパスする方式により、コン
デンサＣ１およびＣ２のリセット機能を実現している。
これらのトランジスタＴ１およびＴ３としては、バイポ
ーラトランジスタを使用してもよいのはもちろんであ
る。

【００６９】図２３は図２２に示す信号増幅回路の動作
（波形応答）を説明するための図である。図２３に示さ
れるように、信号増幅回路の初期化状態において、例え
ば、入力信号ＩＳＡ＝１の区間に発生したリセットパル
ス信号ＲＳＰ（または、ＲＳＰ／）により、ピーク検出
レベルＵＤＨおよび閾値レベルＵＴＨは、共にそのリセ
ット時点における入力信号ＩＳＡ＝１の信号レベルにな
る。

【００７０】上記リセットの終了後、次に入力信号ＩＳ
Ａ＝０になると、ピーク検出回路６では、ＩＳＡ＜ＵＤ
ＨによりコンデンサＣ１はチャージされず、従って、ピ
ーク検出レベルＵＤＨは元（初期化時）のピーク検出レ
ベルＵＤＨに維持される。一方、ボトム検出回路７にお
いては、Ｖ＜ＵＴＨによりコンデンサＣ２は、ほぼその
時点における分圧信号Ｖの信号レベルにまで急速にディ
スチャージされる。

【００７１】以後は、しばらくの間はこの状態が維持さ
れ、やがて入力信号ＩＳＡの直流レベルが上昇に転じる
と、ピーク検出回路６ではＩＳＡ＞ＵＤＨによりコンデ
ンサＣ１は、ほぼその時点における入力信号ＩＳＡ＝１
の信号レベルにまでチャージされる。これに伴って、ピ
ーク検出レベルＵＤＨもその時点における入力信号ＩＳ
Ａ＝１の信号レベルにまで上昇する。一方、ボトム検出
回路７においては、Ｖ＞ＵＴＨによりコンデンサＣ２は
ディスチャージされないが、ピーク検出回路６のピーク
検出レベルＵＤＨが直流ドリフト分だけ上昇した結果、
コンデンサＣ２の基準側電位が同じ量だけ押し上げられ
る。これに伴い閾値レベルＵＴＨも直流ドリフト分だけ
押し上げられる。

【００７２】従って、再生回路５では直流ドリフト分が
相殺された形となり、該再生回路５は、直流レベルの上
昇に関わらず、入力信号ＩＳＡをその振幅の１／２の閾
値レベルＵＴＨで正確に閾値信号ＯＳ＝１／０の判定を
行うことになる。そして、図２３におけるタイミングＴ
ａからは、入力信号ＩＳＡの信号振幅も増大している
が、コンデンサＣ１のチャージと、その後のコンデンサ
Ｃ２のディスチャージとにより、信号振幅の増大にも適
正に追従することになる。

【００７３】図２４は図２２に示す信号増幅回路の第３
実施例の変形例を示すブロック回路図である。図２４に
示す信号増幅回路は、レベルが上昇する場合に対応させ
たもので、前述した図１２において、抵抗分圧回路４０
をボトム検出回路７０の前段に設けるようにしたもので
ある。なお、図２４では、受光素子１１および前置増幅
回路１０が省略されている。また、ピーク検出回路６０
において、最大レベルを検出・保持するコンデンサＣ１
の基準端子側は、図２２のようにアース（ＧＮＤ）に接
続してもよいが、本変形例では、高電位電源電圧（高電
位電源線）Ｖddに接続されている。

【００７４】ピーク検出回路６０は、バッファ回路１２
の出力のうち絶対的に最も高いレベル（論理“１”レベ
ル）を検出し、抵抗分圧回路４０により、最大レベルが
ほぼ等しく振幅が１／２であるような分圧信号を得る。
ボトム検出回路７０は、抵抗分圧回路４０からの分圧信
号（Ｖ）とピーク検出回路６０の出力（ＵＤＨ）との相
対的レベル差の最小値から、閾値レベル（ＵＴＨ）を出
力する。これにより、入力信号ＩＳＡの振幅変動および
直流レベルの上昇に関わらず、常に正確な出力信号の判
定が可能となる。

【００７５】図２５は本発明に係る信号増幅回路の第４
実施例を示すブロック回路図である。図２５に示す第４
実施例は、前述した図１７の第２実施例の信号増幅回路
の一変形例ともいえるもので、前述の第３実施例と同様
に、抵抗分圧回路４をボトム検出回路７の前段に設ける
ようになっている。すなわち、本第４実施例では、第２
実施例がピークおよびボトムレベル検出した後で１／２
に分圧しているのに対して、１／２に分圧した後でピー
ク検出を行う点が異なっている。ここで、抵抗分圧回路
４は、入力信号ＩＳＡとボトム検出回路９のボトム検出
レベルＤＤＬとに基づき、例えば、分圧信号Ｖ＝（ＩＳ
Ａ＋ＤＤＬ）／２を出力する。

【００７６】ピーク検出回路８は、分圧信号Ｖ（抵抗分
圧回路４の出力電圧）に従って、ボトム検出回路９が検
出した最小レベルＤＤＬからの相対的に最大の中間レベ
ルＤＴＨを検出および保持する。すなわち、ボトム検出
回路９が検出した最小レベルＤＤＬと分圧信号Ｖとの間
の相対的なレベル差（１／２信号振幅に相当）のうち最
も高いレベル差に対応するピーク検出レベルＤＴＨを検
出および保持することになる。

【００７７】従って、本第４実施例によれば、入力信号
ＩＳ（ＩＳＡ）の振幅変動および直流レベルの下降に関
わらず、常に正確に出力信号ＯＳ＝１／０の判定を行う
ことができる。図２６は図２５に示す信号増幅回路の動
作（波形応答）を説明するための図である。

【００７８】図２６に示されるように、信号増幅回路の
初期化状態において、例えば、入力信号ＩＳＡ＝０の区
間に発生したリセットパルス信号ＲＳＰ（または、ＲＳ
Ｐ／）により、ボトム検出レベルＤＤＬおよび閾値レベ
ルＤＴＨは共にそのリセット時点における入力信号ＩＳ
Ａ＝０の信号レベルになる。上記リセットの終了後、次
に入力信号ＩＳＡ＝１になると、ボトム検出回路９で
は、ＩＳＡ＞ＤＤＬによりコンデンサＣ２はディスチャ
ージされず、従って、ボトム検出レベルＤＤＬは元（初
期化時）のボトム検出レベルＤＤＬに維持される。一
方、ピーク検出回路８においては、Ｖ＞ＤＴＨによりコ
ンデンサＣ１は、ほぼその時点における分圧信号Ｖの信
号レベルにまで急速にチャージされる。

【００７９】以後は、しばらくの間はこの状態が維持さ
れ、やがて入力信号ＩＳＡの直流レベルが下降に転じる
と、ボトム検出回路９ではＩＳＡ＜ＤＤＬによりコンデ
ンサＣ２は、ほぼその時点における入力信号ＩＳＡ＝０
の信号レベルにまでディスチャージされる。これに伴っ
て、ボトム検出レベルＤＤＬもその時点における入力信
号ＩＳＡ＝０の信号レベルにまで下降する。一方、ピー
ク検出回路８においては、Ｖ＜ＤＴＨによりコンデンサ
Ｃ１はチャージされないが、ボトム検出回路９のボトム
検出レベルＤＤＬが直流ドリフト分だけ下降した結果、
コンデンサＣ１の基準側電位が同じ量だけ押し下げられ
る。これに従い閾値レベルＤＴＨも直流ドリフト分だけ
押し下げられる。

【００８０】従って、再生回路５では直流ドリフト分が
相殺された形となり、該再生回路５は、直流レベルの下
降に関わらず、入力信号ＩＳＡをその振幅の１／２の閾
値レベルＤＴＨで正確に閾値信号ＯＳ＝１／０の判定を
行うことになる。そして、図２６におけるタイミングＴ
ａからは、入力信号ＩＳＡの信号振幅も増大している
が、コンデンサＣ１のチャージと、その後のコンデンサ
Ｃ２のディスチャージとにより、信号振幅の増大にも適
正に追従することになる。

【００８１】図２７は図２５に示す信号増幅回路（光受
信回路）の第４実施例の変形例を示すブロック回路図で
ある。図２７に示す信号増幅回路は、前述した図１９に
おいて、抵抗分圧回路４０をピーク検出回路８０の前段
に設けるようにしたものである。すなわち、本変形例
は、図２４の変形例のピークおよびボトムレベル検出の
関係を逆にしたもので、レベルが下降する場合に対応す
るように構成している。なお、図２７では、受光素子１
１および前置増幅回路１０が省略されている。また、ボ
トム検出回路９０において、最小レベルを検出・保持す
るコンデンサＣ２の基準端子側は、図２５のようにアー
ス（ＧＮＤ）に接続してもよいが、本変形例では、高電
位電源電圧（高電位電源線）Ｖddに接続されている。

【００８２】ボトム検出回路９０は、バッファ回路１２
の出力のうち絶対的に最も低いレベル（論理“０”レベ
ル）を検出し、抵抗分圧回路４０により、最小レベルが
ほぼ等しく振幅が１／２であるような分圧信号を得る。
ピーク検出回路８０は、抵抗分圧回路４０からの分圧信
号（Ｖ）とボトム検出回路９０の出力（ＤＤＬ）との相
対的レベル差の最大値から、閾値レベル（ＤＴＨ）を出
力する。これにより、入力信号ＩＳＡの振幅変動および
直流レベルの下降に関わらず、常に正確な出力信号の判
定が可能となる。

【００８３】上述した各信号増幅回路（光受信回路）で
は、入力信号の振幅変動および直流レベルの下降、或い
は、上昇だけの場合に対応するようになっているが、例
えば、電源雑音のようにレベルの上昇・下降が予測不能
の場合には、レベルの上昇および下降の両方に対応させ
る必要がある。すなわち、直流レベルの変動は、上昇の
場合も下降の場合もあるが、その変化の割合がともに急
な場合には、次の実施の形態による信号増幅回路が有効
である。この場合に、信号伝送系の特性等によっては、
上昇する変化が急であるのかまたは下降する変化が急で
あるのかは、予測可能な傾向がある場合もあるが、これ
が上昇および下降の両方の場合もある。

【００８４】この場合には、以下に説明するように、レ
ベルの下降に対応するＡＴＣ回路とレベルの上昇に対応
するＡＴＣ回路との両方を用意しておき、直流レベルの
変動周期よりも短い時間間隔で直流レベルの変動を監視
し、レベル変動に応じて一方のＡＴＣ回路の出力を選択
するように構成する。図２８は本発明に係る信号増幅回
路の第５実施例を示すブロック回路図である。図２８に
おいて、参照符号２１は上昇追従回路、２２は下降追従
回路、２３はアナログスイッチ回路（ＡＳＷ）、そし
て、２４は判別回路を示している。

【００８５】上昇追従回路２１は、例えば、前述した図
１０（図１２）に示すような本発明の第１実施例（変形
例）のピーク検出回路６（６０）、ボトム検出回路７
（７０）、および、抵抗分圧回路４を備え、また、下降
追従回路２２は、前述した図１７（図１９）に示すよう
な本発明の第２実施例（変形例）のピーク検出回路８
（８０）、ボトム検出回路９（９０）、および、抵抗分
圧回路４を備えて構成される。

【００８６】判別回路２４は、上昇追従回路２１および
下降追従回路２２の各ピーク検出レベルＵＤＨ，ＤＤＨ
およびボトム検出レベルＵＤＬ，ＤＤＬに基づいて、入
力信号ＩＳＡの直流レベルが上昇しているのか、或い
は、下降しているのかを判別すると共に、アナログスイ
ッチ回路２３の選択制御信号ＳＬを生成する。具体的
に、判別回路２４は、コンパレータＣＭＰ１１，ＣＭＰ
１２、および、フリップフロップ（ＳＲフリップフロッ
プ）回路ＦＦを備えて構成されている。コンパレータＣ
ＭＰ１１の入力には、上昇追従回路２１のボトム検出レ
ベルＵＤＬが供給され、また、該コンパレータＣＭＰ１
１の反転入力には抵抗Ｒ１１を介して下降追従回路２２
のボトム検出レベルＤＤＬが供給されている。また、コ
ンパレータＣＭＰ１２の入力には、上昇追従回路２１の
ピーク検出レベルＵＤＨが供給され、また、該コンパレ
ータＣＭＰ１２の反転入力には抵抗Ｒ１２を介して下降
追従回路２２のピーク検出レベルＤＤＨが供給されてい
る。

【００８７】そして、判別回路２４において、コンパレ
ータＣＭＰ１１はＵＤＬとＤＤＬとを比較しており、Ｕ
ＤＬ＞ＤＤＬになると、上昇検出信号ＳＵを出力し、フ
リップフロップ回路ＦＦを強制セットする。これによ
り、アナログスイッチ回路２３は上昇追従回路２１の閾
値レベルＵＴＨを選択する。また、コンパレータＣＭＰ
１２はＵＤＨとＤＤＨとを比較しており、ＵＤＨ＞ＤＤ
Ｈになると、下降検出信号ＳＤを出力し、フリップフロ
ップ回路ＦＦを強制リセットする。これにより、アナロ
グスイッチ回路２３は下降追従回路２２の閾値レベルＤ
ＴＨを選択する。

【００８８】ここで、上記のような信号増幅回路の初期
化直後の状態ではＵＤＬ＝ＤＤＬとなるため、コンパレ
ータＣＭＰ１１の出力は不安定となるが、本第５実施例
では、コンパレータＣＭＰ１１の反転入力端子のライン
に直列抵抗Ｒ１１を挿入すると共に、該反転入力端子に
定電流源ＣＣＳ１により定電流を供給しているので、当
該反転入力端子は正側にバイアスされ、不安定は解消さ
れている。また、コンパレータＣＭＰ１２についても同
様である。なお、コンパレータＣＭＰ１１，１２にヒス
テリシス特性を持たせることで、雑音等により出力が不
安定になることを防ぐことができる。

【００８９】また、本発明の第５実施例の信号増幅回路
を備える装置においては、例えば、装置の電源投入時、
各伝送フレームの始め（または、隙間）の時点、或い
は、直流レベル変動周期より短い適宜の時間間隔で、所
要のリセットパルス信号ＲＳＰ，ＲＳＰ／が生成され、
これによりピーク検出回路６，８およびボトム検出回路
７，９は初期化されるようになっている。

【００９０】実際に、装置によっては入力信号ＩＳＡの
直流レベルの変動分が信号振幅（例えば、１００ｍＶ
_P-P）の数倍に及ぶような場合もあり得るが、このよう
な場合でも、適宜にリセットパルス信号を発生すること
で、各区間におけるレベル検出動作をそれぞれの時点に
おける入力信号ＩＳＡの直流レベルからスタートさせる
ことができ、各区間内における直流レベルの変動分を小
さなものにすることができる。なお、以上の点は、前述
した第１実施例〜第４実施例においても同様である。

【００９１】図２９は図２８に示す信号増幅回路の動作
を説明するための図であり、図２９（ａ）は上昇追従回
路２１の動作を示し、また、図２９（ｂ）は下降追従回
路２２の動作をそれぞれ示している。初期化直後の状態
では、上昇追従回路２１および下降追従回路２２は共に
同一の状態で動作しており、実際には、いずれの閾値レ
ベルＵＴＨまたはＤＴＨを使用してもよい。ただし、本
第５実施例では、フリップフロップ回路ＦＦをリセット
パルス信号ＲＳＰにより強制リセットすることで、下降
追従回路２２の閾値レベルＤＴＨを優先的に使用するよ
うになっている。

【００９２】これは、この装置における入力信号ＩＳＡ
の直流レベルが、どちらかと言うと下がり易い（下降の
変化が大きい）傾向にあることを考慮した初期設定であ
り、これによりアナログスイッチ回路２３の切り替え頻
度を低減させる効果がある。なお、入力信号ＩＳＡの直
流レベルが上がり易い（上昇の変化が大きい）場合に
は、例えば、フリップフロップ回路ＦＦをリセットパル
ス信号ＲＳＰにより強制セットするように構成すればよ
い。

【００９３】図２９（ａ）に示されるように、例えば、
入力信号ＩＳＡの直流レベルが途中で上昇に転じたとす
ると、上昇追従回路２１においては、ピーク検出レベル
ＵＤＨおよびボトム検出レベルＵＤＬが共に上昇する。
一方、図２９（ｂ）に示されるように、下降追従回路２
２では、ピーク検出レベルＤＤＨ’は上昇追従回路２１
のピーク検出レベルＵＤＨと同様に上昇するが、ボトム
検出レベルＤＤＬ’は元のボトム検出レベルのレベルを
維持する。従って、ＵＤＬ＞ＤＤＬ’の検出により、直
流レベルの上昇を適正に検出することができる。

【００９４】逆に、例えば、入力信号ＩＳＡの直流レベ
ルが途中で下降に転じたとすると、下降追従回路２２に
おいては、ピーク検出レベルＤＤＨおよびボトム検出レ
ベルＤＤＬが共に下降する。一方、上昇追従回路２１で
は、ボトム検出レベルＵＤＬ’は下降追従回路２２のボ
トム検出レベルＤＤＬと同様に下降するが、ピーク検出
レベルＵＤＨ’は元の検出レベルを維持する。従って、
ＵＤＨ’＞ＤＤＨの検出により、直流レベルの下降を適
正に検出することができる。

【００９５】図３０は図２９に示す信号増幅回路の動作
（レベル上昇時）の変形例を説明するための図である。
図３０（図２９（ａ))のようにレベルが上昇している場
合、上昇および下降追従ピーク検出回路６（６０），８
（８０）と上昇追従ボトム検出回路７（７０）はレベル
に追従するが、下降追従ボトム検出回路９（９０）は絶
対的な最小値を検出および保持するために追従しないこ
とになる。従って、上昇追従ボトム検出７（７０）の出
力と下降追従ボトム検出回路９（９０）の出力を比較す
ることで、レベルの上昇状態を判別することができる。
すなわち、コンパレータＣＭＰ１２の出力が低レベルか
ら高レベルへ変化したのを受けて、アナログスイッチ２
３により上昇追従回路２１の閾値レベルを選択して再生
回路５へ供給するようになっている。

【００９６】なお、図３０に示す例では、下降追従ボト
ム検出回路９（９０）の出力が上昇追従ボトム検出７
（７０）の出力より一定レベル低くなったときに上昇状
態と判別するように、上昇追従ボトム検出７（７０）の
出力をわずかにレベルシフトしている。また、比較回路
（コンパレータＣＭＰ１２）の出力を安定にするため
に、ヒステリシスを持たせるように構成してもよい。こ
れは、レベル下降時についても同様である。

【００９７】また、図３０において、リセット直後の最
初の１ビットで、上昇追従ボトム検出回路７（７０）が
上昇追従ピーク検出回路６（６０）の出力に追従するた
め、コンパレータＣＭＰ１２の出力が高レベルとなる
が、このような、リセット直後の数ビットは、動作が不
安定であるため、その時間領域をマスクして、状態の変
動を無視することにより誤動作を防ぐことが可能とな
る。

【００９８】上述した第５実施例において、リセット後
の状態の変動は、上昇または下降の一方向だけしか対応
することができないが、上昇または下降の予測できない
変動は、温度や電源等の遅い変動要因が多く、リセット
を十分短い周期で入れることにより問題を生じることは
ない。図３１は本発明に係る信号増幅回路の第６実施例
を示すブロック回路図である。図３１において、参照符
号２１は上昇追従回路、２２は下降追従回路、２３はア
ナログスイッチ回路（ＡＳＷ）、２５は判別部、２６は
スキャナ回路（ＳＣＡＮ）、２７はＡ／Ｄ変換器、２８
はメモリ（ＭＥＭ）、そして、２９はマイクロプロセッ
サ（ＣＰＵ）を示している。

【００９９】上昇追従回路２１は、前述した第１実施例
または第３実施例（或いは、その変形例）によるピーク
検出回路６、ボトム検出回路７、および、抵抗分圧回路
４を備えている。また、下降追従回路２２は、前述した
第２実施例または第４実施例（或いは、その変形例）に
よるピーク検出回路８、ボトム検出回路９、および、抵
抗分圧回路４を備えている。

【０１００】判別部２５は、上昇追従回路２１および下
降追従回路２２の各監視用信号（すなわち、ピーク検出
レベル、ボトム検出レベル、および／または、閾値レベ
ル）に基づいて、入力信号ＩＳＡの直流レベルが上昇し
ているのか、或いは、下降しているのかを判別すると共
に、アナログスイッチ回路２３の選択制御信号ＳＬを生
成する。

【０１０１】この場合に、各監視用信号をＡ／Ｄ変換し
てデジタル信号処理することにより、様々な方法で、直
流レベルの変化の状態を高信頼性で検出できる。すなわ
ち、ＣＰＵ２９は、各監視用信号を高速に時分割でスキ
ャンする（２６）と共に、これらをＡ／Ｄ変換して（２
７）、メモリ２８に記憶する。さらに、この動作を所定
の時間間隔で繰り返すことにより、各監視用信号の変化
が時系列に得られる。そして、ＣＰＵ２９は、各監視用
信号の変化（推移）を時系列に調べることにより直流レ
ベルの変化の動向を判別する。

【０１０２】図３２は図３１に示す信号増幅回路の動作
を説明するための図であり、図３２（ａ）は上昇追従回
路２１の動作を示し、また、図３２（ｂ）は下降追従回
路２２の動作をそれぞれ示している。具体的に、例え
ば、ピーク検出レベルＵＤＨ（或いは、ＤＤＨ）および
ボトム検出レベルＵＤＬ（或いは、ＤＤＬ）、または、
閾値レベルＵＴＨおよびＤＴＨ等に変化（傾斜）が認め
られない場合は、直流レベルに変化は無いと判別でき
る。また、例えば、ピーク検出レベルＵＤＨおよびボト
ム検出レベルＤＤＬに変化が認められても、これらが正
反対の方向に開いて行く場合は、信号振幅の増大であ
り、直流レベルに変化は無いと判別できる。

【０１０３】さらに、例えば、ピーク検出レベルＵＴＨ
およびＤＴＨが共に上昇する場合は、直流レベルに上昇
の変化があると判別てき、また、ピーク検出レベルＵＴ
ＨおよびＤＴＨが共に下降する場合は、直流レベルに下
降の変化があると判別できる。上記以外にも、各監視用
信号の時系列な変化についての様々なパターン認識を行
うことにより高信頼性のきめ細かい判別を行うことがで
きる。本第６実施例の動作は、各出力レベルの動きをデ
ジタル処理することでレベルの上昇および下降を判別す
るもので、図２８に示す第５実施例に比較して、回路規
模は大きくなるものの、より正確な判別を行うことがで
きる。

【０１０４】以上において、前述した第３および第４実
施例（変形例）に示すようなＡＴＣ回路は、共通のレベ
ルを出力しないため、これらを第５実施例に適用してア
ナログ的な比較を行うことは難しい。しかしながら、第
６実施例のように記憶装置（メモリ）２８を有していれ
ば、過去のレベルと比較することで変動を判別すること
ができるため、第６実施例では、第３および第４実施例
（変形例）に示すようなＡＴＣ回路を適用することも可
能である。

【０１０５】なお、上述した各実施例（変形例）の説明
においては、クロック信号の再生例を述べたが、本発明
は他の一般的なディジタル信号（データ信号やパルス信
号等）の再生に適用することができるのはもちろんであ
る。また、上記各実施例では、閾値レベルをピーク検出
レベルとボトム検出レベルとの中央値に設定したが、任
意の割合で設定してもよい。

【０１０６】以上、詳述したように、本発明によれば、
入力信号の振幅変動や直流レベルの変動に関わらず、常
に正確にディジタル信号を再生可能な信号増幅回路を提
供できる。しかも、信号増幅回路をＬＳＩ化に適した簡
単な回路構成で、かつ外部実装部品の少ない低コストな
回路構成として提供することが可能である。

【０１０７】

【発明の効果】以上、詳述したように、本発明によれ
ば、入力信号の振幅変動や直流レベルの変動に関わら
ず、常に正確にディジタル信号を再生可能な信号増幅回
路を提供できる。しかも、信号増幅回路をＬＳＩ化に適
した簡単な回路構成で、かつ外部実装部品の少ない低コ
ストな回路構成として提供することができる。

【図面の簡単な説明】

【図１】従来の信号増幅回路の一例を示す回路図であ
る。

【図２】図１に示す従来の信号増幅回路における課題を
説明するための図（その１）である。

【図３】図１に示す従来の信号増幅回路における課題を
説明するための図（その２）である。

【図４】従来の信号増幅回路の他の例としての光受信回
路の構成例を示す回路図である。

【図５】光受信回路に使用する受光素子の周波数応答特
性の一例を示す図である。

【図６】光受信回路に使用する受光素子の低周波応答が
ある時の波形応答特性の一例を示す図である。

【図７】図４に示す従来の光受信回路における課題を説
明するための図である。

【図８】光受信回路が適用される加入者系の構成を概念
的に示す図である。

【図９】本発明に係る信号増幅回路の原理を説明するた
めの図である。

【図１０】本発明に係る信号増幅回路の第１実施例を示
すブロック回路図である。

【図１１】図１０に示す信号増幅回路の動作（波形応
答）を説明するための図である。

【図１２】図１０に示す信号増幅回路（光受信回路）の
第１実施例の変形例を示すブロック回路図である。

【図１３】図１２に示す信号増幅回路の動作を説明する
ための図である。

【図１４】図１２に示す信号増幅回路の動作シミュレー
ションを示す図である。

【図１５】本発明の信号増幅回路に使用するピーク検出
回路の一例を示す回路図である。

【図１６】本発明の信号増幅回路に使用するボトム検出
回路の一例を示す回路図である。

【図１７】本発明に係る信号増幅回路の第２実施例を示
すブロック回路図である。

【図１８】図１７に示す信号増幅回路の動作（波形応
答）を説明するための図である。

【図１９】図１７に示す信号増幅回路（光受信回路）の
第２実施例の変形例を示すブロック回路図である。

【図２０】図１９に示す信号増幅回路の動作を説明する
ための図である。

【図２１】図１９に示す信号増幅回路の動作シミュレー
ションを示す図である。

【図２２】本発明に係る信号増幅回路の第３実施例を示
すブロック回路図である。

【図２３】図２２に示す信号増幅回路の動作（波形応
答）を説明するための図である。

【図２４】図２２に示す信号増幅回路の第３実施例の変
形例を示すブロック回路図である。

【図２５】本発明に係る信号増幅回路の第４実施例を示
すブロック回路図である。

【図２６】図２５に示す信号増幅回路の動作（波形応
答）を説明するための図である。

【図２７】図２５に示す信号増幅回路の第４実施例の変
形例を示すブロック回路図である。

【図２８】本発明に係る信号増幅回路の第５実施例を示
すブロック回路図である。

【図２９】図２８に示す信号増幅回路の動作を説明する
ための図である。

【図３０】図２９に示す信号増幅回路の動作（レベル上
昇時）の変形例を説明するための図である。

【図３１】本発明に係る信号増幅回路の第６実施例を示
すブロック回路図である。

【図３２】図３１に示す信号増幅回路の動作を説明する
ための図である。

【符号の説明】

１，１０…前置増幅回路４，４０…抵抗分圧回路５，５０…再生回路６，８，６０，８０…ピーク検出回路７，９，７０，９０…ボトム検出回路１１…受光素子１２…バッファ回路２１…上昇追従回路２２…下降追従回路２３…アナログスイッチ回路２４…判別回路２５…判別部２６…スキャナ回路２７…Ａ／Ｄ変換器２８…メモリ２９…ＣＰＵ

Claims

【特許請求の範囲】

【請求項１】入力信号の絶対的な最大レベルを検出す
る絶対ピーク検出回路と、前記入力信号に従って、前記絶対ピーク検出回路が検出
した最大レベルからの相対的な最小レベルを検出する相
対ボトム検出回路と、前記絶対的な最大レベルおよび前記相対的な最小レベル
を所定の割合で分圧して閾値レベルを発生する分圧回路
とを備えたことを特徴とする自動閾値制御回路。
【請求項２】入力信号の絶対的な最大レベルを検出す
る絶対ピーク検出回路と、前記絶対ピーク検出回路が検出した絶対的な最大レベル
および前記入力信号を所定の割合で分圧した分圧信号を
発生する分圧回路と、前記分圧信号に従って、前記絶対ピーク検出回路が検出
した絶対的な最大レベルに対する相対的な最小レベルか
ら閾値レベルを発生する相対ボトム検出回路とを備えた
ことを特徴とする自動閾値制御回路。
【請求項３】請求項１または２のいずれかに記載の自
動閾値制御回路において、前記相対ボトム検出回路は、
相対的な最小レベルを保持する容量の基準端子を前記絶
対ピーク検出回路の出力端子に接続するようになってい
ることを特徴とする自動閾値制御回路。
【請求項４】請求項１または２のいずれかに記載の自
動閾値制御回路において、前記絶対ピーク検出回路は、
絶対的な最大レベルを保持する容量の基準端子を所定の
基準レベル配線に接続するようになっていることを特徴
とする自動閾値制御回路。
【請求項５】入力信号の絶対的な最小レベルを検出す
る絶対ボトム検出回路と、前記入力信号に従って、前記絶対ボトム検出回路が検出
した最小レベルからの相対的な最大レベルを検出する相
対ピーク検出回路と、前記絶対的な最小レベルおよび前記相対的な最大レベル
を所定の割合で分圧して閾値レベルを発生する分圧回路
とを備えたことを特徴とする自動閾値制御回路。
【請求項６】入力信号の絶対的な最小レベルを検出す
る絶対ボトム検出回路と、前記絶対ボトム検出回路が検出した絶対的な最小レベル
および前記入力信号を所定の割合で分圧した分圧信号を
発生する分圧回路と、前記分圧信号に従って、前記絶対ボトム検出回路が検出
した絶対的な最小レベルに対する相対的な最大レベルか
ら閾値レベルを発生する相対ピーク検出回路とを備えた
ことを特徴とする自動閾値制御回路。
【請求項７】請求項５または６のいずれかに記載の自
動閾値制御回路において、前記相対ピーク検出回路は、
相対的な最大レベルを保持する容量の基準端子を前記絶
対ボトム検出回路の出力端子に接続するようになってい
ることを特徴とする自動閾値制御回路。
【請求項８】請求項５または６のいずれかに記載の自
動閾値制御回路において、前記絶対ボトム検出回路は、
絶対的な最小レベルを保持する容量の基準端子を所定の
基準レベル配線に接続するようになっていることを特徴
とする自動閾値制御回路。
【請求項９】請求項１、２、５または６のいずれか１
項に記載の自動閾値制御回路と、前記入力信号を該自動
閾値制御回路からの閾値レベルにより識別する再生回路
とを備えたことを特徴とする信号増幅回路。
【請求項１０】入力信号の上昇に追従する上昇追従自
動閾値制御回路と、前記入力信号の下降に追従する下降追従自動閾値制御回
路と、前記上昇追従自動閾値制御回路および前記下降追従自動
閾値制御回路の各検出レベルに基いて、入力信号の直流
レベルの上昇或いは下降を判別する判別回路と、該判別回路の出力に従って、前記上昇追従自動閾値制御
回路または前記下降追従自動閾値制御回路が発生する閾
値レベルを選択する選択回路と、前記入力信号を前記閾値レベルで識別する再生回路とを
備えたことを特徴とする信号増幅回路。
【請求項１１】請求項１０記載の信号増幅回路におい
て、前記上昇追従自動閾値制御回路は、請求項１または
２のいずれかに記載の自動閾値制御回路を備えて構成さ
れていることを特徴とする信号増幅回路。
【請求項１２】請求項１０記載の信号増幅回路におい
て、前記下降追従自動閾値制御回路は、請求項５または
６のいずれかに記載の自動閾値制御回路を備えて構成さ
れていることを特徴とする信号増幅回路。
【請求項１３】請求項１０記載の信号増幅回路におい
て、前記判別回路は、前記上昇追従自動閾値制御回路お
よび前記下降追従自動閾値制御回路の各ピーク検出出力
を比較する比較回路を備え、前記上昇追従自動閾値制御回路の出力レベルが前記下降
追従自動閾値制御回路の出力レベルよりも一定レベル以
上高い場合に、直流レベルが下降していると判断するよ
うになっていることを特徴とする信号増幅回路。
【請求項１４】請求項１０記載の信号増幅回路におい
て、前記判別回路は、前記上昇追従自動閾値制御回路お
よび前記下降追従自動閾値制御回路の各ボトム検出出力
を比較する比較回路を備え、前記下降追従自動閾値制御回路の出力レベルが前記上昇
追従自動閾値制御回路の出力レベルよりも一定レベル以
上低い場合に、直流レベルが上昇していると判断するよ
うになっていることを特徴とする信号増幅回路。
【請求項１５】請求項１０記載の信号増幅回路におい
て、前記判別回路は、前記上昇追従自動閾値制御回路お
よび前記下降追従自動閾値制御回路の各ピークおよびボ
トム検出レベル、或いは、閾値レベルをデジタル信号化
するＡ／Ｄ変換回路と、該デジタル化された検出レベルを比較する論理演算回路
とを備えたことを特徴とする信号増幅回路。
【請求項１６】請求項１０〜１５のいずれか１項に記
載の信号増幅回路において、前記信号増幅回路は、さら
に、光信号を電流信号に変換する受光素子と、前記電流
信号を電圧信号として増幅する前置増幅回路とを具備
し、該電圧信号を入力信号として信号増幅を行うことを
特徴とする信号増幅回路。