KR20070117171A - 오디오 앰프의 입력이득 제한 장치 및 방법 - Google Patents

오디오 앰프의 입력이득 제한 장치 및 방법 Download PDF

Info

Publication number
KR20070117171A
KR20070117171A KR1020060051032A KR20060051032A KR20070117171A KR 20070117171 A KR20070117171 A KR 20070117171A KR 1020060051032 A KR1020060051032 A KR 1020060051032A KR 20060051032 A KR20060051032 A KR 20060051032A KR 20070117171 A KR20070117171 A KR 20070117171A
Authority
KR
South Korea
Prior art keywords
voltage
input
resistor
gain
resistance
Prior art date
Application number
KR1020060051032A
Other languages
English (en)
Inventor
김성우
김윤용
김남인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060051032A priority Critical patent/KR20070117171A/ko
Priority to US11/723,249 priority patent/US20070285160A1/en
Priority to EP07104520A priority patent/EP1865598A3/en
Priority to CNA2007100982081A priority patent/CN101087126A/zh
Publication of KR20070117171A publication Critical patent/KR20070117171A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/3026—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/001—Volume compression or expansion in amplifiers without controlling loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

본 발명은 오디오 앰프의 입력이득 제한 장치 및 방법에 관한 것으로서, 음향 증폭기를 비롯한 스위칭 앰프(Switching Amp)를 구비한 오디오 장치에서, 입력되는 음향 신호가 다이나믹 레인지(Dynamic Range)보다 더 큰 경우에, 음향 신호가 다이나믹 레인지 이내로 입력되도록 미리 설정한 제한 레벨을 기준으로 입력 신호의 이득을 자동으로 감쇠시켜 클리핑(Clipping)시의 왜곡을 최소화하면서 과입력을 제한하도록 하는 것을 특징으로 하며, 본 발명에 의하면, 특정 레벨 이상의 과입력 신호에 대해 신호의 원형을 유지하면서 이득만을 감소시킴으로써, 출력파형의 클리핑에 의한 왜곡이 최소화 되고, 클리핑 시에 발생하는 고조파 왜곡과 스텝성의 고주파 잡음을 동시에 제거할 수가 있다.
오디오 앰프, 입력이득, 리미터, 이득감쇠, 다이나믹 레인지, 스위칭 앰프

Description

오디오 앰프의 입력이득 제한 장치 및 방법{Input-gain control apparatus and method}
도 1은 종래 D-Class 앰프 회로의 구성을 간략히 나타낸 구성도,
도 2a 및 도 2b는 종래 리미터 회로를 나타낸 도면,
도 3a 및 도 3b는 출력전압의 최대 꼭지점 Vp가 전원전압 VCC를 넘게 된 경우에 나타나는 클리핑 현상을 나타낸 도면,
도 4는 오디오 앰프 회로의 내부 동작 파형을 나타낸 도면,
도 5는 본 발명의 실시예에 따른 오디오 앰프의 입력이득 제한 장치를 나타낸 구성도이다.
도 6은 본 발명의 실시예에 따라 마진전압 이내로 출력되는 출력전압의 파형을 나타낸 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 에러 앰프 120 : 비교기
130 : 게이트 구동부 140 : 저역 필터부
150 : 삼각파 발생부 160 : 리미터
510 : 입력부 520 : 전압 검출부
530 : 입력 제한부 Vo : 출력 전압
SP : 스피커 Rin : 입력 저항
VCC : 전원전압 Q1 : 제1 트랜지스터
Q2 : 제2 트랜지스터 Q3 : 제3 트랜지스터
Q4 : 제4 트랜지스터 DZ1, DZ2 : 제너 다이오드
Ra, Rb : 궤환 저항 C, C1, C2 : 캐패시터
R, R1, R2 : 저항 Ro : 출력 저항
본 발명은 오디오 앰프의 입력이득 제한 장치 및 방법에 관한 것으로서, 더욱 상세하게는 음향 증폭기를 비롯한 스위칭 앰프(Switching Amp)를 구비한 오디오 장치에서, 입력되는 음향 신호가 다이나믹 레인지(Dynamic Range)보다 더 큰 경우에, 음향 신호가 다이나믹 레인지 이내로 입력되도록 미리 설정한 제한 레벨을 기준으로 입력 신호의 이득을 자동으로 감쇠시켜 클리핑(Clipping)시의 왜곡을 최소화하면서 과입력을 제한하도록 하는, 오디오 앰프의 입력이득 제한 장치 및 방법에 관한 것이다.
일반적으로, A to D(Analog to Digital) 앰프(D-Class Amp) 회로는 음향 신호를 펄스폭 변조(PWM)하여 디지털 신호의 한 형태로 변환시키고, 이를 증폭하여 저주파수 대역(LPF)으로 통과시켜 원래의 아날로그 신호를 만들어낸다.
도 1은 종래 D-Class 앰프 회로의 구성을 간략히 나타낸 구성도이다.
종래 D-Class 앰프 회로는, 앰프(Amp)(110), 비교기(120), 게이트 구동부(130), 저역 필터부(140), 삼각파 발생부(150), 리미터(160) 등을 구비한다.
도 1에 도시된 바와 같이, 앰프(110)는 적분기 형태로 구현되며, 입력과 출력을 비교하여 Vea 신호를 발생한다.
이어, 비교기(120)는 Vea 신호와 삼각파 신호를 비교하여 펄스폭 변조파(PWM) 신호를 발생한다. 게이트 구동부(130)는 PWM 신호를 증폭하여 출력 MOSFET 스위치를 구동하게 된다. 게이트 신호에 따라 스위칭 동작하는 MOSFET 스위치로부터 출력된 신호는 저역 필터부(140)를 통해 저역 필터링되어 음향 신호로 스피커(SP)로 인가된다. 이때, 회로의 출력 Vo가 전원에 의해 클리핑될 때 발생하는 고주파 왜곡 성분을 개선하기 위해 입력단에 리미터(160)를 구성할 수 있다. 여기서, 일반적인 리미터는 도 2a와 도 2b처럼 통상적인 제너 다이오드(ZD1, ZD2)나 일반적인 소신호 다이오드(DD1, DD2)로 구성할 수 있다.
회로에서, 오디오 신호 Vin이 입력되면 적분기 형태의 앰프(110)에서는 출력 Vo에서 궤환된 신호와 입력신호 Vin을 비교하여 그 차이에 해당하는 Vea 신호를 생성한다. 이러한 Vea 신호와 삼각파 신호를 비교하여 펄스폭이 변조된 PWM 신호를 생성하게 되고, PWM 신호에 의해 그 출력이 PWM 스위칭하게 된다. 이렇게 발생한 PWM 신호는 LC 저역필터를 거쳐 오디오 신호가 재생되는데 이 때 출력 Vo와 입력신호 Vin은 궤환 저항에 의해 다음 수학식 1과 같은 증폭률을 갖는다.
Figure 112006040013154-PAT00001
수학식 1에 따라 입력신호 Vin이 커지면 출력 Vo도 점점 증가하고, Vin이 더욱 증가하여 Vo의 최대 꼭지점 Vp가 전원전압 VCC를 넘게되면 도 3a 또는 도 3b처럼 VCC에 해당되는 출력 레벨에서 클리핑이 발생하게 된다. 만약, 디지털 앰프 회로가 아닌 아날로그 앰프 회로라면 도 3a와 같이 단순한 클리핑만 발생하게 되고, 이 때의 왜곡성분은 D1으로 정의된 성분을 갖는다. 그러나, 디지털 앰프 회로로서 최근에 많이 사용되고 있는 PWM 스위칭 앰프라면 클리핑시의 파형은 도 3b와 같이 나타나게 되며, 상술한 클리핑 왜곡인 D1 성분 외에 클리핑의 끝부분에서 스텝성의 고주파 왜곡인 D2 성분을 추가적으로 갖게 된다.
디지털 앰프 회로에서 도 3b의 스텝성 왜곡인 D2가 추가적으로 발생하는 이유는 도 4에 도시된 디지털 앰프 회로의 내부 동작 파형을 보면 쉽게 이해할 수 있다. 도 4에서 출력 Vo가 클리핑이 되기까지는 에러 앰프(110)의 출력 신호 Vea가 점점 상승하여 삼각파 신호와 비교되므로, PWM의 듀티비는 점점 증가하여 거의 100 %에 도달한다. 듀티비가 100 %에 도달하는 시점이 바로 앰프 출력 Vo가 전원전압 VCC까지 상승한 시점이기 때문에, 이 시점 후에 입력 Vin이 더욱 커지게 되더라 도 출력은 전원전압 VCC 이상 상승하지 못하고 클리핑되며, 이 때의 에러 앰프(110)의 출력 Vea는 삼각파의 범위를 벗어나 포화 상태로 들어간다. 입력 Vin이 최대점을 지나 감소하고 그 값이 클리핑된 Vo의 궤환값 보다 작아지면 에러 앰프(110)의 출력 Vea도 포화 상태를 벗어나 삼각파의 범위 내로 들어오게 되는데, 적분기의 특성상 시간 지연이 필연적으로 발생하여 Vea가 포화 상태를 벗어나 삼각파 범위로 들어오는 데는 약간의 시간이 걸린다. 이러한 적분기의 특성 때문에 출력 Vo는 상술한 시간 지연 동안 클리핑 상태가 더 지속되며 앰프(110)의 출력 Vea가 삼각파 범위로 진입하여 정상적인 PWM 동작으로 접어든 후에야 입력 Vin에 해당하는 출력을 급하게 따라가기 위하여 급한 기울기로 변하므로 스텝성 왜곡이 발생하게 된다.
상술한, 클리핑시의 스텝성 왜곡 D2를 개선하기 위해서는 앰프(110)의 출력 Vea가 삼각파의 범위를 벗어나지 않도록 해야 하며, 이것은 입력전압 Vin을 적정한 수준 이하로 제한하기 위한 입력 리미터를 사용함으로써 달성 가능하다. 입력 리미터로서 일반적으로 생각할 수 있는 구조는 도 2a 또는 도 2b와 같은 형태를 생각할 수 있으나, 이러한 구조는 회로가 간단하다는 장점이 있는 반면에, 제한하고자 하는 레벨이 제너 전압이나 다이오드 전압으로 제한이 되어 자유롭게 가변하기가 어렵다. 따라서, 앰프의 증폭율이나 전원전압의 변동에 정확하게 대응하기가 어렵고 제한(Limit) 시에 과입력의 상하 부분이 잘림으로써 출력에 왜곡이 발생하는 문제점이 있다.
상기 문제점을 해결하기 위해 본 발명은, 음향 증폭기를 비롯한 스위칭 앰프를 구비한 오디오 장치에서, 입력되는 음향 신호가 다이나믹 레인지보다 더 큰 경우에, 음향 신호가 다이나믹 레인지 이내로 입력되도록 미리 설정한 제한 레벨을 기준으로 입력 이득을 자동으로 감쇠시켜 클리핑시의 왜곡을 최소화하면서 과입력을 제한하도록 하는, 오디오 앰프의 입력이득 제한 장치 및 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 오디오 앰프의 입력이득 제한 장치는, 오디오 앰프의 출력신호 전압이 전원전압과 마진전압의 차전압을 초과하는지를 검출하는 전압 검출부; 및 상기 전압 검출부의 검출 결과에 따라 상기 출력신호 전압이 상기 차전압을 초과하지 않도록 입력신호의 이득을 제한하는 입력 제한부;를 포함한다.
여기서, 상기 전압 검출부는, 상기 전원전압에 대하여 일정한 상기 마진전압을 결정하는 정전압부; 상기 마진전압의 상한선 및 하한선을 결정하는 전압 분배부; 및 상기 상한선 및 상기 하한선을 초과하는 전압에 의해 스위칭 동작을 수행하는 제1 스위칭부;를 포함한다.
또한, 상기 정전압부는 제너 다이오드를 이용하고, 상기 전압 분배부는 상기 상한선을 결정하는데 이용하는 제1저항(R1)과 제2저항(R2); 및 상기 하한선을 결정 하는데 이용하는 제3저항(R3)과 제4저항(R4)을 포함한다.
또한, 상기 제1 스위칭부는 스위칭 소자를 이용하고, 상기 스위칭 소자는 NPN형 또는 PNP형 트랜지스터를 포함한다.
또한, 상기 입력 제한부는, 스위칭 신호에 따라 스위칭 동작하는 제2 스위칭부; 및 상기 스위칭 동작에 따라 상기 입력신호의 이득을 감쇠시키는 출력 임피던스;를 포함한다. 여기서, 상기 출력 임피던스는 저항을 이용한다.
또한, 상기 상한선의 전압(VUL)은
Figure 112006040013154-PAT00002
에 의해 산출하고, VDZ1은 제너 다이오드 DZ1의 역방향 전압을 나타낸다.
또한, 상기 하한선의 전압(VLL)은
Figure 112006040013154-PAT00003
에 의해 산출하고, VDZ2은 제너 다이오드 DZ2의 역방향 전압을 나타낸다.
그리고, 상기 전압 분배부에서, 저항비는 제1저항:제2저항 = 제3저항:제4저항인 것이 바람직하다.
한편, 본 발명의 다른 목적에 따른 오디오 앰프의 입력이득 제한 방법은, 오디오 앰프의 출력신호 전압이 전원전압과 마진전압의 차전압을 초과하는지를 검출하는 전압 검출 단계; 및 상기 전압 검출의 결과에 따라 상기 출력신호 전압이 상기 마진전압을 초과하지 않도록 입력신호의 이득을 제한하는 입력 제한 단계;를 포 함한다.
여기서, 상기 전압 검출 단계는, 상기 전원전압에 대하여 일정한 상기 마진전압을 결정하는 단계; 상기 마진전압의 상한선 및 하한선을 결정하는 단계; 상기 상한선 및 상기 하한선을 초과하는 전압에 의해 스위칭 동작을 수행하는 단계; 및 상기 스위칭 동작에 따라 상기 입력신호의 이득을 감쇠시키는 단계;를 포함한다.
또한, 상기 마진전압을 결정하는 단계는, 정전압 소자를 이용하여 상기 마진전압을 결정하게 된다.
또한, 상기 상한선 및 하한선을 결정하는 단계에서, 상기 상한선은 제1저항(R1)과 제2저항(R2)을 이용하고, 상기 하한선은 제3저항(R3)과 제4저항(R4)을 이용하여 결정하게 된다.
또한, 상기 제1저항 내지 상기 제4저항의 저항비는 제1저항:제2저항 = 제3저항:제4저항인 것이 바람직하다.
또한, 상기 상한선의 전압(VUL)은
Figure 112006040013154-PAT00004
에 의해 산출하고, VDZ1은 제너 다이오드 DZ1의 역방향 전압을 나타낸다.
또한, 상기 하한선의 전압(VLL)은
Figure 112006040013154-PAT00005
에 의해 산출하고, VDZ2은 제너 다이오드 DZ2의 역방향 전압을 나타낸다.
그리고, 그리고, 상기 입력 제한 단계는, 스위칭 신호에 따라 스위칭 동작하는 단계; 및 상기 스위칭 동작에 따라 상기 입력신호의 이득을 감쇠시키는 단계;를 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 발명은 오디오 앰프의 증폭율 및 전원전압의 변동에 상관없이 출력신호가 마진전압(dV) 이내로 앰프의 전원전압 VCC에 근접하지 못하도록 과입력 신호에 대하여 신호를 감쇠시켜 과입력 및 과출력에 의해 야기되는 클리핑 왜곡 D1 및 앰프 내부 블록의 포화로 인한 스텝성의 고주파 왜곡 D2를 방지하기 위한 것이다. 또한, 과입력 성분을 단순히 제거(cutting)함으로써 입력 레벨을 제한하는 것이 아니라 전체적인 이득을 감쇠시켜 입력신호의 원형을 그대로 유지하면서 왜곡을 최소화하게 된다. 또한, 부가적으로 전원전압 VCC에 대한 마진전압(dV)을 조절하여 출력 제한 레벨을 가변시킴으로써 제품에 따라 다양한 출력 파워를 갖는 앰프를 설계하더 라도 이전과 동일한 스피커 임피던스 및 전원전압을 갖도록 설계함으로써 스피커 및 전원 블록을 공용화할 수 있게 된다.
도 5는 본 발명의 실시예에 따른 오디오 앰프의 입력이득 제한 장치를 나타낸 구성도이다.
본 발명에 따른 오디오 앰프의 입력이득 제한 장치는, 입력부(510), 전압 검출부(520) 및 입력 제한부(530)를 포함한다.
물론, 여기에 비교기(120), 게이트 구동부(130), 저역 필터부(140), 삼각파 발생부(150) 등도 포함되지만, 그에 대한 구성 및 설명은 전술하였으므로 생략한다.
입력부(510)는 입력단자(INPUT)와 입력전원(Vin) 사이에 캐패시터(C1)와 입력저항(Rin)이 직렬로 연결되어 있다.
전압 검출부(520)는 오디오 앰프의 출력신호 전압이 전원전압(VCC)과 마진전압(dV)의 차전압을 초과하는지를 검출하게 된다.
입력 제한부(530)는 전압 검출부(520)의 검출 결과에 따라 출력신호 전압이 차전압을 초과하지 않도록 입력신호의 이득을 제한하게 된다.
이때, 전압 검출부(520)는 전원전압(VCC)에 대하여 일정한 마진전압(dV)을 결정하는 정전압부(522)와, 차전압의 상한선 및 하한선을 결정하는 전압 분배부(524), 및 상한선 및 하한선을 초과하는 전압에 의해 스위칭 동작을 수행하는 제1 스위칭부(526)를 포함한다.
여기서, 정전압부(522)는 제1 제너 다이오드(DZ1) 및 제2 제너 다이오드(DZ2)를 포함하고, 전압 분배부(524)는 제1저항(R1)과 제2저항(R2), 제3저항(R3) 및 제4저항(R4)을 포함한다. 그리고, 제1 스위칭부(526)는 NPN형 트랜지스터(Q2)와 PNP형 트랜지스터(Q4)를 포함한다.
즉, 도 5에 도시된 바와 같이 전압 검출부(520)는 정 전원전압(+VCC)과 부 전원전압(-VCC) 사이에 제1 제너 다이오드(DZ1)와 제1저항(R1), 제2저항(R2), 제4저항(R4), 제3저항(R3), 및 제2 제너 다이오드(DZ2)가 직렬로 연결되어 있다. 여기에, 제2 트랜지스터(Q2)의 베이스가 제1저항(R1)과 제2저항(R2)의 접속점에 연결되고, 컬렉터는 정 전원전압(+VCC)과 제1 제너 다이오드(DZ1)의 접속점에 연결되어 있다. 제2 트랜지스터(Q2)의 에미터는 저항(R)을 통해 부 전원전압(-VCC)에 연결됨과 더불어 입력 제한부(530)에 연결되어 있다.
또한, 제4 트랜지스터(Q4)의 베이스가 제3저항(R3)과 제4저항(R4)의 접속점에 연결되어 있고, 에미터는 저항(R)을 통해 정 전원전압(+VCC)에 연결되어 있다. 그리고, 컬렉터는 부 전원전압(-VCC)과 제2 제너 다이오드(DZ1)의 접속점에 연결되어 있다.
한편, 입력 제한부(530)는 스위칭 신호에 따라 스위칭 동작하는 제2 스위칭부(532), 및 스위칭 동작에 따라 입력신호의 이득을 감쇠시키는 출력 임피던스(534)를 포함한다.
여기서, 제2 스위칭부(532)는 PNP형 트랜지스터(Q1) 및 NPN형 트랜지스터(Q3)를 포함하고, 출력 임피던스(534)는 저항을 포함한다.
즉, 입력 제한부(530)는 제1 트랜지스터(Q1)의 베이스가 전압 검출부(520)의 제2 트랜지스터(Q2)의 베이스에 연결되고, 컬렉터는 부 전원전압(-VCC)에 연결되며, 에미터는 출력저항(Ro)에 연결되어 있다. 또한, 제3 트랜지스터(Q3)의 베이스는 전압 검출부(520)의 제4 트랜지스터(Q4)의 에미터에 연결되고, 제3 트랜지스터(Q3)의 컬렉터는 정 전원전압(+VCC)에 연결되며, 에미터는 출력저항(Ro)과 연결된다. 그리고, 출력저항(Ro)은 입력단(INPUT)과 입력저항(Rin) 사이에 병렬로 연결되어 있다.
여기서, 출력저항(Ro)은 가변저항 소자를 이용할 수 있으며, 저항값을 가변시킴으로써 이득 감쇠를 조절할 수 있다.
또한, 제1 저항(R1) 내지 제4 저항(R4)의 저항비는 R1:R2 = R3:R4이고, 마진전압(dV)은 출력 신호의 전압이 전원전압 VCC에 이르지 못하도록 하는 전압을 의미한다.
이어, 본 발명에 따른 오디오 앰프의 입력이득 제한 장치의 동작에 대하여 설명한다.
본 발명에 따른 입력이득 제한 장치의 동작을 설명하기 위하여, 도 5에 도시된 실시예가 도 1의 오디오 앰프의 입력측에 구성되어 있다고 가정한다.
여기서, 입력이득 제한 장치가 동작하는 시점은 출력신호의 전압(Vo)이 전원전압 VCC에 대하여 마진전압(dV)을 넘는 경우이다. 출력신호의 전압(Vo)이 전원전압에서 마진전압, 즉 제1 제너 다이오드(DZ1)의 제너 전압을 뺀 차전압을 넘게 되 면, 제1 저항(R1) 및 제2저항(R2)에서 전압강하가 발생한다. 이때, 제1 저항(R1)에 의한 전류가 제2 트랜지스터(Q2)의 베이스로 인가되어 제2 트랜지스터(Q2)를 작동시킨다.
또한, 출력신호의 전압(Vo)이 전원전압에서 마진전압, 즉 제2 제너 다이오드(DZ2)의 제너 전압을 뺀 차전압을 넘게 되면, 제3 저항(R3)에 의해 전압강하가 발생한다. 이때, 제3 저항(R3)에 의한 전류에 따라 제4 트랜지스터(Q4)의 베이스가 로우 레벨 상태가 되어, 제4 트랜지스터(Q4)가 작동된다.
전압 검출부(520)의 제2 트랜지스터(Q2) 및 제4 트랜지스터(Q4)가 작동하게 됨에 따라, 입력 제한부(510)의 제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3)가 작동하게 된다.
이때, 제1 트랜지스터(Q1) 내지 제4 트랜지스터(Q4)의 턴온 베이스-에미터 간의 전압이 서로 동일한 경우에, 입력제한의 상한 레벨(상한선 전압 VUL)은 수학식 2와 같이 얻어지고, 입력제한의 하한 레벨(하한선 전압VLL)은 수학식 3과 같이 얻어진다.
Figure 112006040013154-PAT00006
여기서, VDZ1은 제1 제너 다이오드(DZ1)의 역방향 전압이다.
Figure 112006040013154-PAT00007
여기서, VDZ2은 제2 제너 다이오드(DZ2)의 역방향 전압이다.
이때, 제1 제너 다이오드(DZ1)의 전압과 제2 제너 다이오드 전압(DZ2)의 전압은 서로 같은 값을 갖도록 설정한다.
이후, 제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3)의 동작에 따른 전류가 출력저항(Ro)으로 인가되고, 출력저항(Ro)에 의해 입력신호의 레벨을 마진전압(dV) 이내로 입력되도록 조절하게 된다.
한편, 궤환 저항에 의한 증폭률이 수학식 1과 같이 될 때, 전압 분배부의 저항비가 R1:R2=R3:R4≡Ra:Rb인 경우, 클리핑 레벨 시의 출력신호의 전압(Vclip)은 다음 수학식 4와 같이 얻을 수 있다.
Figure 112006040013154-PAT00008
출력신호의 클리핑 레벨은 수학식 3과 같이 주어지므로, 전원전압(VCC)의 변동에 상관없이 전원전압 VCC와 항상 일정한 마진전압(dV)을 유지하게 된다. 즉, 마진전압(dV)은 전원전압(VCC)에서 제너 다이오드 전압(VDZ1)을 뺀 전압이므로, 제너 다이오드의 전압에 의해 결정된다.
그리고, 출력 임피던스 Ro를 적당한 값으로 조정하게 되면, 제한 레벨을 초과한 성분을 단순히 제거하여 없앨 수 있을 뿐만 아니라, 도 6의 우측에 도시된 바와 같이(Ro=0이 아닐 때) 클리핑된 레벨 위에다 적당한 양을 더해 줄 수 있다. 따라서, 단순 클리핑에 의한 D1 왜곡 성분도 상당히 완화시킬 수 있다.
전술한 바와 같이 본 발명에 의하면, 음향 증폭기를 비롯한 스위칭 앰프를 구비한 오디오 장치에서, 입력되는 음향 신호가 다이나믹 레인지보다 더 큰 경우에, 음향 신호가 다이나믹 레인지 이내로 입력되도록 미리 설정한 제한 레벨을 기준으로 입력 이득을 자동으로 감쇠시켜 클리핑시의 왜곡을 최소화하면서 과입력을 제한하도록 하는, 오디오 앰프의 입력이득 제한 장치 및 방법을 실현할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 첫째로 특정 레벨 이상의 과입력 신호를 단순히 자르는 것이 아니라 이득만을 감소시킴으로써, 출력파형의 클리핑에 의한 왜곡이 최소화 된다. 특히, 스위칭 앰프의 경우 내부 블럭의 포화를 방지하여 클리핑 시에 발생하는 고조파 왜곡과 스텝성의 고주파 잡음을 동시에 제거할 수가 있다. 또한, 선형적인 아날로그 앰프라 할지라도 단순 클리핑이 아니라 원형을 유지하면서 이득만 감쇠시켜서 출력신호의 왜곡을 최소화 할 수가 있다.
둘째로, 오디오 기능이 있는 전자 제품의 경우 제품별로 동일한 전원전압을 사용하더라도 이득 감쇠 회로가 동작하는 출력 비교 회로의 기준전압을 임의로 조정하여 출력 레벨을 제한할 수 있기 때문에 전원이나 스피커 임피던스를 변화시키지 않으면서도 마치 전원이나 스피커 임피던스를 변화시킨 것과 같은 동일한 효과를 얻을 수가 있다. 따라서, 다양한 출력사양을 갖는 제품에 대한 전원 전압과 스피커 임피던스를 표준화 할 수 있는 효과가 있다.

Claims (19)

  1. 오디오 앰프의 출력신호 전압이 전원전압과 마진전압의 차전압을 초과하는지를 검출하는 전압 검출부; 및
    상기 전압 검출부의 검출 결과에 따라 상기 출력신호 전압이 상기 차전압을 초과하지 않도록 입력신호의 이득을 제한하는 입력 제한부;를 포함하는 오디오 앰프의 입력이득 제한 장치.
  2. 제 1 항에 있어서,
    상기 전압 검출부는,
    상기 전원전압에 대하여 일정한 상기 마진전압을 결정하는 정전압부;
    상기 차전압의 상한선 및 하한선을 결정하는 전압 분배부; 및
    상기 상한선 및 상기 하한선을 초과하는 전압에 의해 스위칭 동작을 수행하는 제1 스위칭부;를 포함하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  3. 제 2 항에 있어서,
    상기 정전압부는 제너 다이오드를 이용하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  4. 제 2 항에 있어서,
    상기 전압 분배부는, 상기 상한선을 결정하는데 이용하는 제1저항(R1)과 제2저항(R2); 및 상기 하한선을 결정하는데 이용하는 제3저항(R3)과 제4저항(R4)을 포함하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  5. 제 2 항에 있어서,
    상기 스위칭부는 스위칭 소자를 이용하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  6. 제 5 항에 있어서,
    상기 스위칭 소자는 NPN형 또는 PNP형 트랜지스터를 포함하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  7. 제 1 항에 있어서,
    상기 입력 제한부는,
    스위칭 신호에 따라 스위칭 동작하는 제2 스위칭부; 및
    상기 스위칭 동작에 따라 상기 입력신호의 이득을 감쇠시키는 출력 임피던스;를 포함하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  8. 제 7 항에 있어서,
    상기 출력 임피던스는 저항을 이용하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  9. 제 4 항에 있어서,
    상기 상한선의 전압(VUL)은
    Figure 112006040013154-PAT00009
    에 의해 산출하고, VDZ1은 제너 다이오드 DZ1의 역방향 전압을 나타내는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  10. 제 4 항에 있어서,
    상기 하한선의 전압(VLL)은
    Figure 112006040013154-PAT00010
    에 의해 산출하고, VDZ2은 제너 다이오드 DZ2의 역방향 전압을 나타내는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  11. 제 4 항에 있어서,
    상기 전압 분배부에서, 저항비는 제1저항:제2저항 = 제3저항:제4저항인 것을 특징으로 하는 오디오 앰프의 입력이득 제한 장치.
  12. 오디오 앰프의 출력신호 전압이 전원전압과 마진전압의 차전압을 초과하는지를 검출하는 전압 검출 단계; 및
    상기 전압 검출의 결과에 따라 상기 출력신호 전압이 상기 차전압을 초과하지 않도록 입력신호의 이득을 제한하는 입력 제한 단계;를 포함하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 방법.
  13. 제 12 항에 있어서,
    상기 전압 검출 단계는, 상기 전원전압에 대하여 일정한 상기 마진전압을 결정하는 단계;
    상기 차전압의 상한선 및 하한선을 결정하는 단계; 및
    상기 상한선 및 상기 하한선을 초과하는 전압에 의해 스위칭 동작을 수행하는 단계;를 포함하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 방법.
  14. 제 13 항에 있어서,
    상기 마진전압을 결정하는 단계는, 정전압 소자를 이용하여 상기 마진전압을 결정하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 방법.
  15. 제 13 항에 있어서,
    상기 상한선 및 하한선을 결정하는 단계에서, 상기 상한선은 제1저항과 제2 저항을 이용하고, 상기 하한선은 제3저항과 제4저항을 이용하여 결정하는 것을 특징으로 하는 오디오 앰프의 입력이득 자동 제어회로.
  16. 제 15 항에 있어서,
    상기 제1저항 내지 상기 제4저항의 저항비는 제1저항:제2저항 = 제3저항:제4저항인 것을 특징으로 하는 오디오 앰프의 입력이득 제한 방법.
  17. 제 15 항에 있어서,
    상기 상한선의 전압(VUL)은
    Figure 112006040013154-PAT00011
    에 의해 산출하고, VDZ1은 제너 다이오드 DZ1의 역방향 전압을 나타내는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 방법.
  18. 제 15 항에 있어서,
    상기 하한선의 전압(VLL)은
    Figure 112006040013154-PAT00012
    에 의해 산출하고, VDZ2은 제너 다이오드 DZ2의 역방향 전압을 나타내는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 방법.
  19. 제 12 항에 있어서,
    상기 입력 제한 단계는, 스위칭 신호에 따라 스위칭 동작하는 단계; 및
    상기 스위칭 동작에 따라 상기 입력신호의 이득을 감쇠시키는 단계;를 포함하는 것을 특징으로 하는 오디오 앰프의 입력이득 제한 방법.
KR1020060051032A 2006-06-07 2006-06-07 오디오 앰프의 입력이득 제한 장치 및 방법 KR20070117171A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060051032A KR20070117171A (ko) 2006-06-07 2006-06-07 오디오 앰프의 입력이득 제한 장치 및 방법
US11/723,249 US20070285160A1 (en) 2006-06-07 2007-03-19 Input-gain control apparatus and method
EP07104520A EP1865598A3 (en) 2006-06-07 2007-03-20 Input-gain control apparatus and method
CNA2007100982081A CN101087126A (zh) 2006-06-07 2007-04-13 输入增益控制设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060051032A KR20070117171A (ko) 2006-06-07 2006-06-07 오디오 앰프의 입력이득 제한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20070117171A true KR20070117171A (ko) 2007-12-12

Family

ID=38511382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060051032A KR20070117171A (ko) 2006-06-07 2006-06-07 오디오 앰프의 입력이득 제한 장치 및 방법

Country Status (4)

Country Link
US (1) US20070285160A1 (ko)
EP (1) EP1865598A3 (ko)
KR (1) KR20070117171A (ko)
CN (1) CN101087126A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102646A (ko) * 2015-02-23 2016-08-31 주식회사 인터엠 오디오 앰프 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664265B2 (ja) * 2011-01-19 2015-02-04 ヤマハ株式会社 ダイナミックレンジ圧縮回路
US9124461B2 (en) * 2011-07-18 2015-09-01 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for reducing jitter
CN103326677B (zh) * 2012-03-22 2016-05-04 炬芯（珠海）科技有限公司 音频功率放大器及音频功率放大器的调节方法
US9607603B1 (en) * 2015-09-30 2017-03-28 Cirrus Logic, Inc. Adaptive block matrix using pre-whitening for adaptive beam forming
GB2547799A (en) * 2016-02-26 2017-08-30 Cirrus Logic Int Semiconductor Ltd Clamping audio signal paths
GB2547730B (en) * 2016-02-26 2018-08-01 Cirrus Logic Int Semiconductor Ltd Clamping audio signal paths
US10972123B1 (en) 2019-05-09 2021-04-06 Dialog Semiconductor B.V. Signal processing structure
US10861433B1 (en) 2019-05-09 2020-12-08 Dialog Semiconductor B.V. Quantizer
US10784890B1 (en) * 2019-05-09 2020-09-22 Dialog Semiconductor B.V. Signal processor
US10848174B1 (en) 2019-05-09 2020-11-24 Dialog Semiconductor B.V. Digital filter
US11107453B2 (en) 2019-05-09 2021-08-31 Dialog Semiconductor B.V. Anti-noise signal generator
US11329634B1 (en) 2019-05-09 2022-05-10 Dialog Semiconductor B.V. Digital filter structure
US11706062B1 (en) 2021-11-24 2023-07-18 Dialog Semiconductor B.V. Digital filter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301445A (en) * 1979-12-10 1981-11-17 General Electric Company Communication system and method having wide dynamic range digital gain control
US4459557A (en) * 1982-02-04 1984-07-10 Mcquilken Mark A Compressor limiter for audio signal processing
US4457203A (en) * 1982-03-09 1984-07-03 Wright-Malta Corporation Sound signal automatic detection and display method and system
US4881047A (en) * 1988-06-20 1989-11-14 Waller Jr James K Automatic gain expansion system
US5151939A (en) * 1990-03-21 1992-09-29 Delco Electronics Corporation Adaptive audio processor for am stereo signals
US5260674A (en) * 1992-08-04 1993-11-09 Acrodyne Industries, Inc. Amplitude modulator
US5329243A (en) * 1992-09-17 1994-07-12 Motorola, Inc. Noise adaptive automatic gain control circuit
JP2889803B2 (ja) * 1993-11-22 1999-05-10 三洋電機株式会社 レベル設定回路
JP3526719B2 (ja) * 1997-03-19 2004-05-17 富士通株式会社 自動閾値制御回路および信号増幅回路
US6107875A (en) * 1998-10-15 2000-08-22 Intersil Corporation Variable frequency class D modulator with built in soft clipping and frequency limiting
US6765436B1 (en) * 2002-09-04 2004-07-20 Cirrus Logic, Inc. Power supply based audio compression for digital audio amplifier
US8005230B2 (en) * 2002-12-20 2011-08-23 The AVC Group, LLC Method and system for digitally controlling a multi-channel audio amplifier
JP3922182B2 (ja) * 2002-12-27 2007-05-30 ヤマハ株式会社 増幅回路
TWI344752B (en) * 2004-10-18 2011-07-01 Monolithic Power Systems Inc Method for high efficiency audio amplifier
JP5270071B2 (ja) * 2006-05-16 2013-08-21 富士通オプティカルコンポーネンツ株式会社 信号増幅装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102646A (ko) * 2015-02-23 2016-08-31 주식회사 인터엠 오디오 앰프 장치

Also Published As

Publication number Publication date
CN101087126A (zh) 2007-12-12
EP1865598A2 (en) 2007-12-12
EP1865598A3 (en) 2008-08-27
US20070285160A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
KR20070117171A (ko) 오디오 앰프의 입력이득 제한 장치 및 방법
KR20070113434A (ko) 입력이득 자동 제어회로 및 그 방법
KR101120492B1 (ko) Ｄ급 증폭기
US20080012639A1 (en) Dual Mode Audio Amplifier
US9525385B2 (en) Device and method for reducing clipping in an amplifier
US4173739A (en) Overload detecting circuit for a PWM amplifier
JP2000165154A (ja) ピ―ク電流リミット検出回路および負荷インピ―ダンス検知回路を具えるｄ級増幅器
KR101606441B1 (ko) 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로
EP2802074B1 (en) Amplifier circuit and amplification method
US7394315B2 (en) Gate driver for Class D audio amplifier with adaptive dV/dt control
KR100331369B1 (ko) 오디오증폭기장치
US10476446B2 (en) Total harmonic distortion (THD) controlled clip detector and automatic gain limiter (AGL)
JP5109243B2 (ja) ショート検出回路
JP5266830B2 (ja) 自励式ｄ級増幅器
JP5303488B2 (ja) 振幅抑圧回路
JP3112912B2 (ja) 高周波増幅器の電力制御回路
KR20110071347A (ko) 오디오 앰프 출력 제어 장치 및 방법
CA2846321A1 (en) Voltage controlled amplifier and method of using the same
JP5109956B2 (ja) 増幅器の保護回路
CN217116040U (zh) 功放增益自动控制电路及电子设备
CN214799419U (zh) 单电源运放电路
CN208638335U (zh) 一种适用于pwm功放的反馈调节跳脉冲保护装置
JP3811030B2 (ja) デジタルアンプ
CN101090257A (zh) D类放大器电路
US10256780B2 (en) Duty cycle clipper

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid